半導(dǎo)體封裝及其制造方法
【專利摘要】半導(dǎo)體封裝及其制造方法。根據(jù)本發(fā)明的實施例，一種半導(dǎo)體器件包含具有第一側(cè)面和相對的第二側(cè)面的半導(dǎo)體芯片，和設(shè)置在半導(dǎo)體芯片的第一側(cè)面上的芯片接觸焊盤。介電襯墊設(shè)置在半導(dǎo)體芯片上。介電襯墊包含在芯片接觸焊盤上的多個開口。互連通過在芯片接觸焊盤處的所述多個開口接觸半導(dǎo)體芯片。
【專利說明】半導(dǎo)體封裝及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體器件，且更具體地涉及半導(dǎo)體封裝及其制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件用于多種電子和其他應(yīng)用中。除了別的以外，半導(dǎo)體器件還包含集成電路或分立器件，其通過下述形成于半導(dǎo)體晶片上:在半導(dǎo)體晶片上沉積一種或多種類型的薄膜材料，并圖案化薄膜材料以形成集成電路。
[0003]半導(dǎo)體器件被典型地封裝在陶瓷體或塑性體內(nèi)以保護半導(dǎo)體器件免受物理性損壞或腐蝕。封裝也支持將半導(dǎo)體器件(也稱為管芯或芯片)連接到封裝外部的其他裝置所需的電接觸。很多不同類型的封裝是可用的，取決于將被封裝的半導(dǎo)體器件的類型和半導(dǎo)體器件的預(yù)期用途。典型的封裝特征，比如封裝的尺寸、引腳數(shù)量等等，可以除了別的以外還遵從來自電子器件工程聯(lián)合委員會(邛020的開放式標準。封裝也可以被稱為半導(dǎo)體器件組裝或簡單地稱為組裝。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體器件包含具有第一側(cè)面和相對的第二側(cè)面的半導(dǎo)體芯片，以及布置在半導(dǎo)體芯片的第一側(cè)面上的芯片接觸焊盤。介電襯墊布置在半導(dǎo)體芯片上。介電襯墊包含在芯片接觸焊盤上方的多個開口?；ミB通過多個開口在芯片接觸焊盤處接觸半導(dǎo)體芯片。
[0005]根據(jù)本發(fā)明的替代實施例，一種半導(dǎo)體器件包含具有第一側(cè)面和相對的第二側(cè)面的半導(dǎo)體芯片，以及布置在半導(dǎo)體芯片的第一側(cè)面上的芯片接觸焊盤。芯片接觸焊盤包含多個開口?；ミB通過多個開口在芯片接觸焊盤處接觸半導(dǎo)體芯片。
[0006]根據(jù)本發(fā)明的替代實施例，一種形成半導(dǎo)體器件的方法包含提供具有第一側(cè)面和相對的第二側(cè)面的半導(dǎo)體芯片，以及將半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板。半導(dǎo)體芯片在其第一側(cè)面上具有芯片接觸焊盤。介電襯墊被形成于半導(dǎo)體芯片上。第一芯片接觸焊盤上的介電襯墊的一部分被圖案化。封裝物形成在半導(dǎo)體芯片上?；ミB被形成為穿過封裝物及穿過介電襯墊的被圖案化的部分到達芯片接觸焊盤。
[0007]根據(jù)本發(fā)明的替代實施例，一種形成半導(dǎo)體器件的方法包含提供具有第一側(cè)面和相對的第二側(cè)面的半導(dǎo)體芯片，以及將半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板。半導(dǎo)體芯片在其第一側(cè)面上具有芯片接觸焊盤。芯片接觸焊盤的一部分被圖案化以在芯片接觸焊盤中形成開口。該方法進一步包括在第一半導(dǎo)體芯片上形成封裝物以及形成穿過封裝物和第一芯片接觸焊盤的開口的互連。
【專利附圖】

【附圖說明】
[0008]為了更完整地理解本發(fā)明及其優(yōu)勢，現(xiàn)在參考下面結(jié)合附圖進行的描述，其中:
[0009]圖1，其包括圖1八-1(:,示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖1八示出了半導(dǎo)體器件的剖面圖，而圖18示出了半導(dǎo)體器件的部分頂視圖，以及圖X示出了頂視圖；
[0010]圖2，其包括圖2八-21，示出了根據(jù)本發(fā)明的實施例的在不同制造階段期間的半導(dǎo)體器件；
[0011]圖3，其包括圖3八-32,示出了根據(jù)本發(fā)明的替代實施例的在不同處理階段期間的半導(dǎo)體器件；
[0012]圖4，其包括圖4八-4？，示出了根據(jù)本發(fā)明的替代實施例的在制造期間的半導(dǎo)體器件；
[0013]圖5，其包括圖5八-58,示出了本發(fā)明的替代實施例，其中芯片接觸焊盤中的多個開口被間隔開以便于形成間隔物；
[0014]圖6，其包括圖6八-6(:,示出了根據(jù)本發(fā)明的替代實施例的在不同制造階段中的半導(dǎo)體器件；
[0015]圖7，其包括7八-72，示出了根據(jù)本發(fā)明的替代實施例的在制造期間的半導(dǎo)體器件；
[0016]圖8，其包括8八-80，示出了根據(jù)本發(fā)明的替代實施例的在制造期間的半導(dǎo)體器件；
[0017]圖9，其包括圖9八-90，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件；
[0018]圖10，其包括圖10^-102，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖案化的介電襯墊形成分段的接觸`焊盤，其中圖10八示出了在晶片級加工之后的剖面圖，圖108-100示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖102示出了在形成接觸互連之后的半導(dǎo)體封裝的剖面圖；
[0019]圖11，其包括圖11八-110，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖案化的介電襯墊在形成用于接觸互連的開口的過程中被剝離，其中圖11八示出了在晶片級加工后的剖面圖，圖118-11(:示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖110示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖；
[0020]圖12，其包括圖12八-122，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中包含兩個層的介電襯墊被用來形成圖案化的介電襯墊，其中圖12八示出了晶片級加工后的剖面圖，圖128-120示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖122示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖；
[0021]圖13，其包括圖13八-130，示出了根據(jù)本發(fā)明的替代實施例的半導(dǎo)體器件，其中包含兩個層的介電襯墊被用來形成圖案化的介電襯墊，其中圖13八示出了晶片級加工后的剖面圖，圖138-13(:示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖130示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖；
[0022]圖14，其包括圖14八-142，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中包含圖案化的芯片接觸區(qū)域的每個子結(jié)構(gòu)被耦合到下層通路，其中圖14八示出了晶片級加工后的剖面圖，圖148-140示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖142示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖；
[0023]圖15，其包括圖15八-150，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖案化的芯片接觸焊盤通過外緣被耦合，其中圖15八示出了晶片級加工后的剖面圖，圖158-15(:示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖150示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖；以及
[0024]圖16，其包括圖16八-160，示出了根據(jù)本發(fā)明的替代實施例的半導(dǎo)體器件，其中圖案化的芯片接觸焊盤通過外緣被耦合，其中圖16八示出了晶片級加工后的剖面圖，圖168-16(:示出了芯片接觸焊盤的對應(yīng)平面圖，以及圖160示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0025]不同附圖中的相應(yīng)數(shù)字和標志一般指的是相應(yīng)的部分，除非另作說明。附圖被繪制以清晰說明實施例的相關(guān)方面，并且不一定按比例繪制。
【具體實施方式】[0026]不同實施例的制作和使用在下文詳細討論。然而應(yīng)當領(lǐng)會的是本發(fā)明提供許多可適用的發(fā)明構(gòu)思，其可在廣泛的多種多樣的特定情境下得以具體實施。討論的特定實施例僅說明制作和使用本發(fā)明的特定方式，并不限制本發(fā)明的范圍。
[0027]本發(fā)明的結(jié)構(gòu)實施例將用圖1描述。本發(fā)明的替代結(jié)構(gòu)實施例將用圖212?。?、32、4^584(^7181^以及9-16描述。一種制造半導(dǎo)體器件的方法將用圖2描述。制造半導(dǎo)體器件的替代實施例將用圖3、4、5、6、7、8、10-16描述。
[0028]圖1，其包括1八-1(:,示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件。圖1八示出了半導(dǎo)體器件的剖面圖，而圖18示出了半導(dǎo)體器件的部分頂視圖，以及圖X示出了頂視圖。
[0029]參照圖1八，半導(dǎo)體器件可以是含有半導(dǎo)體芯片50的半導(dǎo)體模塊1。
[0030]在多種實施例中，半導(dǎo)體芯片50可包括集成電路芯片或分立器件。在一個或多個實施例中，半導(dǎo)體芯片50可包含邏輯芯片、存儲芯片、模擬芯片、混合信號芯片、分立器件以及其組合，比如片上系統(tǒng)。半導(dǎo)體芯片50可包含不同類型的有源和無源器件，比如二極管、晶體管、晶閘管、電容器、電感器、電阻器、光電器件、傳感器、微機電系統(tǒng)等等。
[0031]在多種實施例中，半導(dǎo)體芯片50被附著到導(dǎo)電襯底10。在一個實施例中導(dǎo)電襯底10含有銅。在其他實施例中，導(dǎo)電襯底10含有金屬材料，其可包括導(dǎo)電金屬和它們的合金。導(dǎo)電襯底10還可包括金屬間化合物材料，如果它們是導(dǎo)電的。在一個實施例中導(dǎo)電襯底10可包括引線框。例如，在一個實施例中導(dǎo)電襯底10可包括管芯板((116即況匕)，半導(dǎo)體芯片50可以被附著到該管芯板上。在進一步的實施例中，如關(guān)于圖7將要描述的，導(dǎo)電襯底10可包括一個或多個管芯板，一個或多個芯片可以被附著到所述管芯板上。
[0032]在進一步的替代實施例中，襯底10可以不導(dǎo)電。在這些實施例中，不采用到襯底10的電接觸。
[0033]在多種實施例中，幾個不同的或相同的芯片50可通過不同方式被附著到襯底10上。
[0034]在多種實施例中，半導(dǎo)體芯片50可被形成在硅襯底上?；蛘?，在其他實施例中，半導(dǎo)體芯片50可能被形成在碳化硅(310上。在一個實施例中，半導(dǎo)體芯片50可能被至少部分地形成在氮化鎵(以⑷上。
[0035]在多種實施例中，半導(dǎo)體芯片50可包括功率半導(dǎo)體器件，其在一個實施例中可為分立器件。在一個實施例中，半導(dǎo)體芯片50是兩端器件，比如？爪二極管或肖特基二極管。在一個或多個實施例中，半導(dǎo)體芯片50是三端器件，比如功率金屬絕緣體半導(dǎo)體場效6是使用注模填料形成的密封劑，以及比如戶，封裝物20可由任何合適的硬質(zhì)塑料、熱[施例中封裝物20的材料可包括填充材料。真充材料，該填充材料包含小玻璃顆?；蚱洳牧?。
20 9 III到約100 9 III之間的厚度。在替代實匕間的厚度。在進一步的替代實施例中，封3或者，在一些實施例中可使用更薄的封裝
104 III到約20 4 III之間的厚度。
卜接觸焊盤90用于將半導(dǎo)體模塊1安裝到接觸焊盤91、第二接觸焊盤92和第三接觸
3多個接觸焊盤90的第三接觸焊盤93可被I盤92和第三接觸焊盤93被耦合到半導(dǎo)體中，包含第二接觸焊盤92和第三接觸焊盤片接觸焊盤150。接觸互連80設(shè)置在封裝[0045]在所示實施例中，襯墊15僅形成于半導(dǎo)體芯片50上。然而，在一些替代實施例中，襯墊15形成在半導(dǎo)體芯片50和襯底10兩者上。如圖18所示，在一個實施例中圖案化層在介電襯墊15內(nèi)形成多個溝槽，該介電襯墊覆蓋半導(dǎo)體芯片50。在替代實施例中，圖案化層形成多個正方形或柱或圓形。
[0046]圖2，其包括圖2八-21，示出了根據(jù)本發(fā)明的實施例的在不同制造階段期間的半導(dǎo)體器件。
[0047]參照圖2八，半導(dǎo)體芯片50被附著到襯底10。在多種實施例中，圖2中描述的過程可針對每個半導(dǎo)體芯片執(zhí)行或在替代實施例中，多個半導(dǎo)體封裝可通過使用包含多個導(dǎo)電板的帶或襯底10來形成?；蛘?，襯底10可包含聚合物襯底。
[0048]在多種實施例中，半導(dǎo)體芯片50可包含集成電路芯片或分立器件。半導(dǎo)體芯片50包含在半導(dǎo)體芯片50的第一側(cè)面上的多個芯片接觸焊盤150。在一些實施例中，半導(dǎo)體芯片50還可具有在半導(dǎo)體芯片50的相對的第二側(cè)面上的接觸焊盤。例如，半導(dǎo)體芯片50可以是在兩側(cè)都具有接觸焊盤的分立垂直器件。
[0049]半導(dǎo)體芯片50可被形成于半導(dǎo)體晶片內(nèi)以及被單體化。在多種實施例中，半導(dǎo)體晶片在單體化過程之前或之后被減薄。因此，在多種實施例中，半導(dǎo)體芯片50具有在約10 4 III到約100 4 III之間的厚度，以及在一個實施例中具有約30 4 III到約50 4 III的厚度。
[0050]在多種實施例中，半導(dǎo)體芯片50可用焊接工藝附著到襯底10。在一個或多個實施例中，半導(dǎo)體芯片50使用擴散接合工藝附著到襯底10。
[0051]在多種實施例中，半導(dǎo)體芯片50可用管芯附著層11附著到襯底10，在一個實施例中該管芯附著層可以是絕緣的。在一些實施例中，管芯附著層11可以是導(dǎo)電的，例如，可包含納米導(dǎo)電膏。在替代實施例中，管芯附著層11是可焊接的材料。例如，管芯附著層11可被施加在半導(dǎo)體芯片50上，并且在一個實施例中可被焊接到襯底10。
[0052]在替代實施例中，管芯附著層11包含聚合物，比如氰酯或環(huán)氧材料，并且可包含銀粒子。在一個實施例中，管芯附著層11可被施加為聚合物基質(zhì)內(nèi)的導(dǎo)電粒子以便在固化后形成復(fù)合材料。在替代實施例中，導(dǎo)電納米膏，比如銀納米膏可被施加。或者，在另一個實施例中，管芯附著層11包含焊料，比如鉛錫材料。在多種實施例中，任何適合的導(dǎo)電粘結(jié)材料，包括金屬或金屬合金，比如鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻或釩-鎳，可被用來形成管芯附著層11。
[0053]管芯附著層11可按控制量分配在半導(dǎo)體芯片50下方。具有聚合物的管芯附著層11可在約1251到約2001被固化而基于焊料的管芯附著層11可在2501到約3501被固化。使用管芯附著層11，半導(dǎo)體芯片50被附著到襯底10，其在一個實施例中可以是引線框的管芯板。
[0054]參照圖28，襯墊15被沉積在半導(dǎo)體芯片50的襯底10上。在多種實施例中，襯墊15可包括氮化物材料。在替代實施例中，襯墊15可包含氧化物。在進一步的實施例中，襯墊15可包含其他適合的材料，比如氮氧化硅、氧化鉿、碳化硅、有機介電材料等等。在其他實施例中，襯墊15僅設(shè)置在芯片50上。
[0055]在多種實施例中，襯墊15可使用氣相沉積工藝比如化學(xué)氣相沉積工藝、物理氣相沉積工藝、包括高密度等離子體工藝的等離子體增強物理氣相沉積工藝或原子層沉積工藝來被沉積。在其他實施例中，有機材料通過噴射、印刷或旋涂工藝來被沉積。在多種實施例中，沉積后的襯墊15的厚度為約IOOnm到約300nm。在替代實施例中，沉積后的襯墊15的厚度為約Inm到約40nm。在一個或多個實施例中，沉積后的襯墊15的厚度為約5nm到約20nm。在一個或多個實施例中，沉積后的襯墊15的厚度為約40nm到約lOOnm。
[0056]如圖2C到2D所示襯墊15被圖案化。圖2C是頂視圖而圖2D是剖面圖。在一個或多個實施例中，襯墊15從襯底10上被去除或在襯底10上被圖案化。
[0057]參照圖2D，在多種實施例中襯墊15在半導(dǎo)體芯片50上方的區(qū)域內(nèi)被圖案化。在一個或多個實施例中，直接位于芯片接觸焊盤150上方的襯墊15被圖案化以形成多個開口60，其被襯墊15的各段(圖2C)分開。在一些實施例中，半導(dǎo)體芯片50可就功能性穿過襯墊15內(nèi)的多個開口 60被測試。在一個或多個實施例中，多個開口 60被具有約10 μ m到約2μπ?到10 μ m的長度的各段分開。在其他實施例中，介電段具有在一個方向上的5μπ?到20 μ m的延伸。類似地，多個開口 60包含具有約2μπι到ΙΟμπι的尺寸的開口。在其他實施例中，開口 60具有在一個方向上的5到20 μ m的尺寸。
[0058]如接下來在圖2E中所示的，封裝物20被施加在該(或多個)半導(dǎo)體芯片50上，并且部分地包圍半導(dǎo)體芯片50。在一個實施例中，封裝物20使用模塑工藝被施加，比如壓縮模塑、傳遞模塑工藝、注射模塑、粒料模塑、粉料模塑、液體模塑以及印刷工藝，比如模版印刷或絲網(wǎng)印刷。
[0059]在多種實 施例中，封裝物20包括如先前關(guān)于圖1描述的介電材料。在一個實施例中，封裝物20包括酰亞胺。封裝物20可被固化，即經(jīng)受熱工藝以硬化從而形成氣密密封以保護半導(dǎo)體芯片50。
[0060]在多種實施例中，封裝物20可具有約20 μ m到約70 μ m的厚度，以及在一個實施例中具有約50 μ m到約100 μ m的厚度。
[0061 ] 參照圖2F，多個接觸開口 70形成在封裝物20內(nèi)。接觸開口 70從封裝物20的頂表面延伸到芯片接觸焊盤150。多個直通通路開口還可形成在封裝物20內(nèi)至襯底10。直通通路開口可以從封裝物20的頂表面穿過封裝物20的相對的底表面并穿過襯墊15延伸到襯底10。
[0062]在一個或多個實施例中，多個接觸開口 70和多個直通通路開口使用激光工藝來形成。例如，激光鉆可被用來結(jié)構(gòu)化封裝物20。在一個實施例中，脈沖二氧化碳激光器可被用于激光鉆孔。在另一個實施例中，激光鉆孔可包括Nd=YAG激光器。在替代實施例中，多個接觸開口 70和多個直通通路開口在例如使用等離子體刻蝕工藝的常規(guī)光刻工藝之后被形成。
[0063]在多種實施例中，多個接觸開口 70包含小于200 μ m的最大直徑。在一個或多個實施例中多個接觸開口 70包含小于80 μ m的最大直徑。在一個實施例中多個接觸開口 70包含小于300 μ m的最大直徑。在多種實施例中多個接觸開口 70包含約50 μ m到約150 μ m
的最大直徑。
[0064]參照圖2G，多個接觸開口 70和多個直通通路開口被導(dǎo)電材料填充。
[0065]如接下來在圖2G中所示的，金屬襯墊81可被形成在多個接觸開口 70和多個直通通路開口內(nèi)。在一些實施例中金屬襯墊81可填充介電襯墊15內(nèi)的多個開口 60。或者,金屬襯墊81可以給多個接觸開口 70加襯里。金屬襯墊81可包括擴散阻擋層材料并且還可包括種子層用于隨后的電鍍或無電極電鍍。作為例子，在一個實施例中金屬襯墊81可包括.銀等。在多種實施例中，導(dǎo)電填充材料8282后，導(dǎo)電層86形成在封裝物20上。這片之間的電氣布線。
；個接觸開口 70至并例如使用焊接工藝被
持斗82被結(jié)構(gòu)化以形成接觸互連80以及貫度觸開口 70內(nèi)而貫穿襯底的通路被形成在充材料82可以在光刻工藝之后使用刻蝕工
包括帶，比如引線框帶。因此，多個半導(dǎo)體形成，其可以被例如機械地單體化。一個或芯片封裝。
二，其可以包括形成背面和正面再分配層。
明的替代實施例的在不同加工階段期間的
髮施例中襯墊15被圖案化成較小的段。換[0078]在這個實施例中，芯片接觸焊盤150被自身分段。在這個實施例中，金屬層14和通路層料可通過雙大馬士革((111511 (181118806116)工藝或通路和單大馬士革工藝來形成。在另一個實施例中，金屬層14和通路層乂4可通過圖案電鍍工藝來形成。
[0079]參照圖4八，分段芯片接觸焊盤150形成在襯底110上。襯底110可包括形成于其內(nèi)的有源器件。一組金屬化層130設(shè)置在襯底110上，在多種實施例中其可包括一級或多級金屬線和通路。例如，在一個實施例中金屬化層130可包括十個或更多個金屬級。在另一個實施例中，該層130可包括三個金屬層。在另一個實施例中，金屬化層130可包含四個或更多個金屬級。在一個實施例中金屬化層130可耦合半導(dǎo)體芯片50內(nèi)的不同器件。在另一個實施例中，金屬化層130形成到分立半導(dǎo)體器件的不同區(qū)域的接觸。
[0080]在多種實施例中，芯片接觸焊盤150被耦合到襯底110內(nèi)的有源器件，比如第一器件105。在多種實施例中第一器件105可以是晶體管、電容器、二極管、晶閘管和其他器件。在一個實施例中芯片接觸焊盤150可以是多級金屬化的頂部金屬化層。設(shè)置在金屬化層130內(nèi)的多個金屬線和通路可耦合襯底110內(nèi)的有源器件和芯片接觸焊盤150。
[0081]圖4八示出了四層金屬化，其具有第一通路級V1、第一金屬級11、第二通路級、2、第二金屬級12、第三通路級V〗、第三金屬級13、耦合到芯片接觸焊盤150的第四通路級VI在一個實施例中，芯片接觸焊盤150是形成在半導(dǎo)體芯片50的最頂部金屬級上的金屬級。
[0082]每個金屬化級可包括層間介電層。例如，第一層間介電層131沉積在襯底110上。第二層間介電層沉積在第一層間介電層131上。第三層間介電層133沉積在第二層間介電層132上。第四層間介電層134沉積在第三層間介電層133上。第五層間介電層135沉積在第四層間介電層134上。
`[0083]層間介電層可被刻蝕停止襯墊分開，第一刻蝕停止襯墊121沉積在第一和第二層間介電層131和132之間。第二刻蝕停止襯墊122沉積在第二和第三層間介電層132和133之間。類似地，第三刻蝕停止襯墊123沉積在第三和第四層間介電層133和134之間。
[0084]在圖示實施例中，形成金屬線和通路的導(dǎo)電特征(例如，在11、乂1、12、乂2、13、乂3中)用雙大馬士革工藝形成。在替代實施例中，導(dǎo)電特征可用大馬士革工藝或單大馬士革和雙大馬士革工藝的組合形成。
[0085]每個導(dǎo)電特征可包括金屬襯墊102，其可包含多層。例如，在一些實施例中金屬襯墊102可包括第一金屬襯墊152和第二金屬襯墊154。第一金屬襯墊152可以是擴散阻擋而第二金屬襯墊154可以是種子層。
[0086]如圖4八所示，芯片接觸焊盤150包括多個焊盤開口 170。圖48示出了頂視圖并且示出多個焊盤開口 170分散在芯片接觸焊盤150內(nèi)。每個芯片接觸焊盤150可包括多個焊盤開口 170的陣列。圖48示出了三行五列僅作為說明。在多種實施例中，十個以上的開口可形成在芯片接觸焊盤150內(nèi)，形成多個焊盤開口 170的陣列。圖48還示出了鄰近的芯片接觸焊盤150還可包括類似的開口。每個接觸子焊盤150可通過通路乂4電連接到較低金屬層13(例如圖14)或通過電互連在金屬4處被電連接(例如圖15-16)。
[0087]圖扣示出了根據(jù)本發(fā)明的實施例形成襯墊和封裝物之后的半導(dǎo)體器件的剖視圖。
[0088]可選襯墊15被形成在芯片接觸焊盤150上，隨后是如先前的實施例所述的形成封裝物20。在多種實施例中襯墊15可被跳過。在一些實施例中，襯墊15可如圖8和9中所接觸開口 70 (圖40中所示)和多個焊盤開；施例中，僅金屬襯墊81能填充多個焊盤開具有互鎖結(jié)構(gòu)，其導(dǎo)致和芯片接觸焊盤150
[明的替代實施例，其中芯片接觸焊盤中的
接觸開口后的半導(dǎo)體器件的剖面圖。
行，如關(guān)于圖4八-40所述的。但是，在一些被間隔開。例如，多個接觸開口 70可使用丁能不去除暴露的襯墊15，其隨后可用濕法匸藝被用來去除襯墊15，其留下了圍繞芯片！物 16。
旱盤開口 170和多個接觸開口 70被導(dǎo)電材主行。
明的替代實施例的處于不同制造階段中的[0104]圖7，其包括7八-72,示出了根據(jù)本發(fā)明的替代實施例在制造過程中的半導(dǎo)體器件。
[0105]在這個實施例中，襯墊15在晶片制造工藝期間被沉積。在包括芯片接觸焊盤150的金屬化級完成后，襯墊15沉積在晶片100上。這在將晶片100單體化成單獨芯片50之前被有利地執(zhí)行為晶片級工藝。因此，單一過程可沉積襯墊15為晶片100上的覆蓋層
[0106]在進一步的實施例中，可選的厚鈍化層可被形成并在晶片級在襯墊區(qū)域上被開口。酰亞胺層可被形成在鈍化層上方并且可在組裝過程期間覆蓋襯墊區(qū)域。襯墊區(qū)域上的酰亞胺層可在形成用于芯片互連的開口期間被去除。此類替代實施例在圖10-16的進一步的實施例中被描述。
[0107]接下來參考圖78，襯墊15被圖案化以形成多個開口 60。在一個實施例中襯墊15可用常規(guī)光刻工藝被圖案化。
[0108]參考圖70，晶片100被切割以形成單獨的半導(dǎo)體芯片50，其如先前關(guān)于圖3所述的被放置在襯底100上。
[0109]后續(xù)加工可遵循關(guān)于圖2所述的加工。因此，如接下來圖70中所示的，封裝物20被施加在該(或多個)半導(dǎo)體芯片50上并且部分地包圍半導(dǎo)體芯片50。多個接觸開口 70形成在封裝物20內(nèi)。
[0110]接下來參考圖72，多個接觸開口 70和多個直通通路開口被導(dǎo)電材料填充。金屬襯墊81可被形成在多個接觸開口 70和多個直通通路開口內(nèi)。導(dǎo)電填充材料82被填入多個接觸開口 70和多個直通通路開口內(nèi)。導(dǎo)電填充材料82被結(jié)構(gòu)化以形成接觸互連80和貫穿襯底的開口。
[0111]圖8，其包括8八-80,示出了根據(jù)本發(fā)明的替代實施例的在制造過程中的半導(dǎo)體器件。
[0112]類似于圖7所述的實施例且與關(guān)于圖2和3描述的實施例相對比，在這個實施例中，襯墊15形成在晶片級加工期間。
[0113]參考圖8八，與先前的實施例相對比，在這個實施例中，襯墊15被圖案化成更小的段。換句話說，在這個實施例和類似于用圖3描述的實施例，多個開口 60比在圖2和7中描述的實施例更近地間隔開。
[0114]圖88示出了在單體化晶片100并把單體化后的半導(dǎo)體芯片50附著到襯底10之后的半導(dǎo)體器件。
[0115]圖8(:示出了在形成封裝物20和多個接觸開口 70之后的半導(dǎo)體器件。如圖80所示，多個接觸開口 70形成在封裝物20內(nèi)。不同于圖2和7描述的先前的實施例，當形成多個接觸開口 70時，形成多個開口 60的襯墊15被去除。
[0116]如接下來在圖80中所示的，接觸互連80可直接接觸芯片接觸焊盤150。換句話說，不同于圖2和7的先前的實施例，接觸互連80可直接接觸半導(dǎo)體芯片50。
[0117]圖9，其包括9八-90,示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件。
[0118]在不同實施例中本發(fā)明的實施例可被應(yīng)用到多個芯片。因此，半導(dǎo)體模塊1可包括一個以上的半導(dǎo)體芯片50。僅僅作為說明，僅兩個半導(dǎo)體芯片50在圖9中示出。
[0119]參照圖9八，半導(dǎo)體芯片50設(shè)置在襯底10上，其可以是引線框或其他框架。半導(dǎo)體芯片50可在一個側(cè)面上具有多個芯片接觸焊盤150且在另一個側(cè)面上具有背面接觸151。背面接觸151可用導(dǎo)電結(jié)合耦合到襯底10，該導(dǎo)電結(jié)合在一個實施例中可以是焊接結(jié)合。襯底10可使用穿過封裝物的通路85被耦合到半導(dǎo)體器件的第一側(cè)面。進一步地，多個芯片接觸焊盤150可通過接觸互連80被稱合到外部襯墊。
[0120]圖98示出了進一步的替代實施例，其中半導(dǎo)體芯片50被放置在電氣分離的襯底10上，例如，在引線框的第一管芯板和第二管芯板上。
[0121]圖％示出了圖9八的替代實施例，其中襯墊15形成在晶片級加工期間。因此，襯墊15不被設(shè)置在襯底10上。
[0122]類似地，圖90示出了圖98的替代實施例，其中襯墊15形成在晶片級加工期間。因此，襯墊15不被設(shè)置在襯底10上。
[0123]圖10-16示出了本發(fā)明的進一步的實施例，并且僅示出了在晶片級加工完成后以及在組裝過程完成后的半導(dǎo)體器件。為了簡便起見，中間階段不再被描述，其可遵循先前實施例。
[0124]圖10，其包括圖10^-102，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖案化的介電襯墊形成分段的接觸焊盤。圖10八示出了在晶片級加工后的剖面圖。圖108-100示出了芯片接觸焊盤的對應(yīng)平面圖，且圖102示出了在形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0125]在這個實施例中，聚酰亞胺層210形成在圖案化的介電襯墊15上。在一些實施例中聚酰亞胺層210可被跳過，例如，如圖7所示。
[0126]如圖108-100的平面圖所示，圖案化的介電襯墊15可形成為矩形區(qū)域、圓形區(qū)域或多條線。
`[0127]圖102示出了形成封裝物20和穿過封裝物20的芯片互連80之后的半導(dǎo)體器件。襯墊區(qū)域上的聚酰亞胺層210可在形成用于芯片互連80的開口期間被去除。例如，激光鉆孔工藝可穿過封裝物20前進并進入聚酰亞胺層210中。
[0128]圖11，其包括圖11八-110，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中圖案化的介電襯墊在形成用于接觸互連的開口的過程中被剝離。一圖11八示出了晶片級加工后的剖面圖。圖118-11(:示出了芯片接觸焊盤的對應(yīng)平面圖，且圖110示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0129]類似于圖3或圖8，在這個實施例中，分段的或圖案化的介電襯墊15在后續(xù)加工期間被剝離。例如，圖案化的介電襯墊15在形成用于芯片互連80的開口期間被去除。
[0130]圖11中示出的實施例包括附加聚酰亞胺層210，其可為可選的，例如，如未在圖3或8中示出。
[0131]圖12，其包括圖12八-122，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中包含兩個層的介電襯墊被用來形成圖案化的介電襯墊。圖12八示出了晶片級加工后的剖面圖，圖128-120示出了芯片接觸焊盤的對應(yīng)平面圖，且圖122示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0132]在這個實施例中，圖案化的介電襯墊15可包括第一層15八和第二層158。第一層15八可從芯片接觸焊盤區(qū)域上被去除并且第二層158可被沉積。第二層158然后被圖案化。因此，芯片的其他區(qū)域保持由厚鈍化層來保護。[0133]如先前實施例所述，盡管在圖12中示出，聚酰亞胺層210可以是可選的并且在其他替代實施例中可被跳過?；蛘?，聚酰亞胺層210可從襯墊區(qū)域上被去除。
[0134]圖13，其包括圖13八-130，示出了根據(jù)本發(fā)明的替代實施例的半導(dǎo)體器件，其中包含兩個層的介電襯墊被用來形成圖案化的介電襯墊。圖13八示出了晶片級加工后的剖面圖，圖138-13(:示出了芯片接觸焊盤的對應(yīng)平面圖，圖130示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0135]盡管這個實施例相似于先前的實施例，并且包括第一層15八和第二層158，但是在這個實施例中，第二層158在形成用于芯片互連的開口的刻蝕期間被完全去除。正如在先前實施例中那樣，聚酰亞胺層210可被跳過或可僅從襯墊區(qū)域上被去除。
[0136]圖14，其包括圖14八-142，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中包含圖案化的芯片接觸區(qū)域的每個子結(jié)構(gòu)被耦合到下層通路。圖14八示出了晶片級加工后的剖面圖，圖148-140示出了芯片接觸焊盤的對應(yīng)平面圖，圖142示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0137]這個實施例類似于關(guān)于圖4描述的實施例。然而，不同于圖4，在這個實施例中，圖案化的芯片接觸焊盤150的每一個通過通路級被耦合到最上層的金屬級的下層金屬線。所述通路被金屬間介電層分開。因此，不同于圖4的實施例，芯片互連80的較高接觸電阻(例如，由于未對準)的可能性得以減輕。
[0138]如圖14八示出，介電襯墊15形成于圖案化的芯片接觸焊盤150之上。可選的聚酰亞胺層210可被形成在介電襯墊15上?；蛘?，聚酰亞胺層210可僅從襯墊區(qū)域上被去除。如接下來在圖142中所示的，通過在封裝物20內(nèi)灌封并形成芯片互連80來封裝半導(dǎo)體器件。
[0139]圖15，其包括圖15八-150，示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，其中包含圖案化的芯片接觸焊盤通過外緣被耦合。圖15八示出了晶片級加工后的剖面圖，圖158-15(:示出了芯片接觸焊盤的對應(yīng)平面圖，圖150示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0140]不同于圖14的先前實施例，在這個實施例中，芯片接觸焊盤150的每一個子結(jié)構(gòu)通過外部部分彼此耦合。例如，芯片接觸焊盤150被圖案化為多個線，其通過另一部分(例如圖150彼此耦合。正如在先前實施例中那樣，聚酰亞胺層210可被跳過或可以僅在焊盤區(qū)域上被去除。
[0141]圖150示出了形成穿過封裝物20的芯片互連80之后的半導(dǎo)體封裝。
[0142]圖16，其包括圖16八-160，示出了根據(jù)本發(fā)明的替代實施例的半導(dǎo)體器件，其中圖案化的芯片接觸焊盤通過外緣被耦合。圖16八示出了晶片級加工后的剖面圖，圖168-16(:示出了芯片接觸焊盤的對應(yīng)平面圖，圖160示出了形成接觸互連之后的半導(dǎo)體封裝的剖面圖。
[0143]這個實施例類似于圖15，并且包括外緣部分，其耦合圖案化的芯片接觸焊盤150的子結(jié)構(gòu)。然而，這個實施例還包括兩層的襯墊，如先前在圖12和13中所述的。正如在先前實施例中那樣，聚酰亞胺層210可被跳過或可以僅在襯墊區(qū)域上被去除。
[0144]盡管已經(jīng)參照所示實施例描述了本發(fā)明，但該描述不旨在以限制性意義來解釋。所示實施例的各種修改和組合，以及本發(fā)明的其他實施例，對于本領(lǐng)域技術(shù)人員在參考本描述時將是顯而易見的。作為說明，圖1-16中描述的實施例可在多種實施例中彼此結(jié)合。因此，所附權(quán)利要求旨在包含任何此類修改或?qū)嵤├?br> [0145]盡管本發(fā)明及其優(yōu)勢已被詳細描述，但應(yīng)理解，在不脫離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可在此進行各種變化、替換和變更。例如，本領(lǐng)域技術(shù)人員易于理解的是，此處描述的特征、功能、工藝和材料中的很多可以變化同時保持在本發(fā)明的范圍內(nèi)。
[0146]此外，本申請的范圍不旨在局限于說明書中描述的工藝、機器、制造、物質(zhì)組成、手段、方法和步驟的特定實施例。如本領(lǐng)域普通技術(shù)人員可容易地從本發(fā)明的公開中領(lǐng)會到的，可根據(jù)本發(fā)明利用目前存在的或稍后將要開發(fā)的工藝、機器、制造、物質(zhì)組成、手段、方法或步驟，其與此處描述的相應(yīng)實施例執(zhí)行基本相同的功能或?qū)崿F(xiàn)基本相同的結(jié)果。因此，所附權(quán)利要求旨在把這類工藝、機器、制造、物質(zhì)組成、手段、方法或步驟包括在它們的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包含: 第一半導(dǎo)體芯片，具有第一側(cè)面和相對的第二側(cè)面； 第一芯片接觸焊盤，設(shè)置在第一半導(dǎo)體芯片的第一側(cè)面上； 介電襯墊，設(shè)置在第一半導(dǎo)體芯片上，介電襯墊包含在第一芯片接觸焊盤上的多個第一開口 ；以及 第一互連，通過在第一芯片接觸焊盤處的所述多個第一開口接觸第一半導(dǎo)體芯片。
2.如權(quán)利要求1所述的器件，進一步包括設(shè)置在第一半導(dǎo)體芯片周圍的封裝物，第一互連設(shè)置在封裝物中。
3.如權(quán)利要求2所述的器件，進一步包括導(dǎo)電板，其中第一半導(dǎo)體芯片設(shè)置在導(dǎo)電板上，其中介電襯墊設(shè)置在導(dǎo)電板上，以及其中封裝物設(shè)置在介電襯墊上。
4.如權(quán)利要求2所述的器件，進一步包括導(dǎo)電板，其中第一半導(dǎo)體芯片設(shè)置在導(dǎo)電板上，其中封裝物設(shè)置在導(dǎo)電板上。
5.如權(quán)利要求1所述的器件，進一步包括: 第二芯片接觸焊盤，設(shè)置在第一半導(dǎo)體芯片的第一側(cè)面上； 多個第二開口，設(shè) 置在第二芯片接觸焊盤上的介電襯墊中；以及 第二互連，通過在第二芯片接觸焊盤處的所述多個第二開口接觸第一半導(dǎo)體芯片。
6.如權(quán)利要求1所述的器件，進一步包括: 第二半導(dǎo)體芯片，第二半導(dǎo)體芯片具有第一側(cè)面和相對的第二側(cè)面； 第二芯片接觸焊盤，設(shè)置在第二半導(dǎo)體芯片的第一側(cè)面上，其中介電襯墊設(shè)置在第二芯片上，并且其中介電襯墊包括在第二芯片接觸焊盤上的多個第二開口 ；以及 第二互連，通過在第二芯片接觸焊盤處的所述多個第二開口接觸第二半導(dǎo)體芯片。
7.如權(quán)利要求6所述的器件，進一步包括導(dǎo)電板，其中第一半導(dǎo)體芯片和第二半導(dǎo)體芯片設(shè)置在導(dǎo)電板上。
8.一種半導(dǎo)體器件，包括: 第一半導(dǎo)體芯片，具有第一側(cè)面和相對的第二側(cè)面； 第一芯片接觸焊盤，設(shè)置在第一半導(dǎo)體芯片的第一側(cè)面上，第一芯片接觸焊盤包括多個第一開口 ；以及 第一互連，通過在第一芯片接觸焊盤處的所述多個第一開口接觸第一半導(dǎo)體芯片。
9.如權(quán)利要求8所述的器件，進一步包括封裝物，其設(shè)置在第一半導(dǎo)體芯片上，第一互連設(shè)置在封裝物中。
10.如權(quán)利要求9所述的器件，進一步包括導(dǎo)電板，其中第一半導(dǎo)體芯片設(shè)置在導(dǎo)電板上，其中封裝物設(shè)置在導(dǎo)電板上。
11.如權(quán)利要求8所述的器件，進一步包括: 第二芯片接觸焊盤，設(shè)置在第一半導(dǎo)體芯片的第一側(cè)面上； 多個第二開口，設(shè)置在第二芯片接觸焊盤上；以及 第二互連，通過在第二芯片接觸焊盤處的所述多個第二開口接觸第一半導(dǎo)體芯片。
12.如權(quán)利要求8所述的器件，進一步包括: 第二半導(dǎo)體芯片，具有第一側(cè)面和相對的第二側(cè)面； 第二芯片接觸焊盤，設(shè)置在第二半導(dǎo)體芯片的第一側(cè)面上，其中第二芯片接觸焊盤包括多個第二開口 ；以及 第二互連，通過在第二芯片接觸焊盤處的所述多個第二開口接觸第二半導(dǎo)體芯片。
13.如權(quán)利要求12所述的器件，進一步包括導(dǎo)電板，其中第一半導(dǎo)體芯片和第二半導(dǎo)體芯片設(shè)置在導(dǎo)電板上。
14.如權(quán)利要求8所述的器件，進一步包括間隔物，其設(shè)置在第一芯片接觸焊盤的所述多個第一開口的側(cè)壁周圍。
15.一種形成半導(dǎo)體器件的方法，該方法包括: 提供具有第一側(cè)面和相對的第二側(cè)面的第一半導(dǎo)體芯片； 將第一半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板，第一半導(dǎo)體芯片具有在第一側(cè)面上的第一芯片接觸焊盤； 在第一半導(dǎo)體芯片上形成介電襯墊； 圖案化第一芯片接觸焊盤上的介電襯墊的一部分； 在第一半導(dǎo)體芯片上形成封裝物；以及 形成穿過封裝物和介電襯墊的圖案化部分到第一芯片接觸焊盤的互連。
16.如權(quán)利要求15所述的方法，其中形成互連包括附著線。
17.如權(quán)利要求15所述的方法，其中形成互連包括: 在封裝物內(nèi)形成互連開口以暴露介電襯墊的圖案化部分；以及 用導(dǎo)電材料填充互連開口。
18.如權(quán)利要求17所述的方法，其中形成互連開口包括在形成互連開口后去除介電襯墊的暴露的圖案化部分。
19.如權(quán)利要求17所述的方法，其中形成互連開口包括使用脈沖激光工藝。
20.如權(quán)利要求15所述的方法，其中將第一半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板包括使用焊接工藝或粘合膠。
21.如權(quán)利要求15所述的方法，其中導(dǎo)電板是引線框的管芯板。
22.如權(quán)利要求15所述的方法，其中在第一半導(dǎo)體芯片上形成介電襯墊和圖案化第一芯片接觸焊盤上的介電襯墊的一部分包括: 在第一半導(dǎo)體芯片上形成第一層； 圖案化第一層以暴露第一芯片接觸焊盤； 在第一層和暴露的第一芯片接觸焊盤上沉積第二層；以及 圖案化第二層以暴露第一芯片接觸焊盤的部分。
23.如權(quán)利要求22所述的方法，進一步包括在形成封裝物前在第二層上形成酰亞胺層。
24.如權(quán)利要求15所述的方法，進一步包括在形成封裝物前形成酰亞胺層。
25.一種形成半導(dǎo)體器件的方法，該方法包括: 提供具有第一側(cè)面和相對的第二側(cè)面的第一半導(dǎo)體芯片； 將第一半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板，第一半導(dǎo)體芯片具有在第一側(cè)面上的第一芯片接觸焊盤； 圖案化第一芯片接觸焊盤的一部分以在第一芯片接觸焊盤內(nèi)形成開口； 在第一半導(dǎo)體芯片上形成封裝物；以及形成穿過封裝物和第一芯片接觸焊盤的開口的互連。
26.如權(quán)利要求25所述的方法，其中形成互連包括: 在封裝物內(nèi)形成互連開口 ；以及 用導(dǎo)電材料填充互連開口。
27.如權(quán)利要求26所述的方法，其中形成互連包括附著線。
28.如權(quán)利要求26所述的方法，其中形成互連開口包括使用脈沖激光工藝。
29.如權(quán)利要求25所述的方法，其中將第一半導(dǎo)體芯片的第二側(cè)面附著到導(dǎo)電板包括使用焊接工藝或粘合 膠。
30.如權(quán)利要求25所述的方法，其中導(dǎo)電板是引線框的管芯板。
31.如權(quán)利要求25所述的方法，進一步包括在形成封裝物前形成酰亞胺層。
【文檔編號】H01L23/522GK103839918SQ201310757154
【公開日】2014年6月4日 申請日期:2013年11月26日 優(yōu)先權(quán)日:2012年11月26日
【發(fā)明者】F·德切, D·梅因霍爾德, T·沙夫 申請人:英飛凌科技德累斯頓有限責(zé)任公司