亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

半導體器件的制造方法

文檔序號:7016551閱讀:214來源:國知局
半導體器件的制造方法
【專利摘要】本發(fā)明提供一種半導體器件的制造方法,包括:在n+型碳化硅襯底的第一表面上順序地形成n-型外延層、p-型外延層、以及n+區(qū)域;在n+區(qū)域形成緩沖層;在緩沖層的一部分上形成光敏薄膜圖案;利用光敏薄膜圖案作為掩模對緩沖層蝕刻以形成緩沖層圖案,緩沖層圖案布置在光敏薄膜圖案下方并露出n+區(qū)域的一部分;在n+區(qū)域的露出部分和光敏薄膜圖案上順序地形成第一金屬層和第二金屬層;去除緩沖層圖案、光敏薄膜圖案、第一金屬層的第二部分、以及第二金屬層的第二部分;利用第一金屬層的第一部分和第二金屬層的第一部分作為掩模對n+區(qū)域的露出部分蝕刻以形成溝槽,其中溝槽穿過n+區(qū)域和p-型外延層,形成在n-型外延層上。
【專利說明】半導體器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種包括碳化硅(SiC)的半導體器件的制造方法。

【背景技術(shù)】
[0002]根據(jù)近年來應(yīng)用更大尺寸和更大容量的趨勢,對于具有高擊穿電壓、高電流和高速開關(guān)特性的功率半導體器件的需求變得明顯。
[0003]因此,增大對于替代現(xiàn)有技術(shù)中使用硅的MOSFET而使用碳化硅(SiC)的金屬氧化物半導體場效應(yīng)晶體管(MOSFET)的研究和開發(fā)。特別地,增大了對于垂直溝槽MOSFET的開發(fā)。
[0004]在垂直溝槽MOSFET的情況下,需要蝕刻技術(shù)以形成適用于半導體襯底的溝槽。此夕卜,碳化硅是具有強共價鍵的材料,因此碳化硅的硬度大于硅的硬度,氧化阻抗性強于硅。因此,為了克服蝕刻難度,需要在蝕刻工藝處理時采用具有比碳化硅更高硬度的掩模。
[0005]因此,當溝槽形成在碳化硅襯底中時,使用具有比碳化硅更高硬度的金屬掩模。在此情況下,通過剝離(lift-off)工藝形成金屬掩模。然而,在利用這種金屬掩模形成溝槽時,金屬殘留物可能會殘留在溝槽中。
[0006]【背景技術(shù)】部分中公開的上述信息僅用于增強對于本發(fā)明【背景技術(shù)】的理解,因此其可以包含并不構(gòu)成本領(lǐng)域技術(shù)人員所已經(jīng)知曉的現(xiàn)有技術(shù)的信息。


【發(fā)明內(nèi)容】

[0007]在此公開的實施方式意圖提供一種防止在應(yīng)用溝槽柵極的碳化硅MOSFET的溝槽中產(chǎn)生金屬殘留物的方法。
[0008]本發(fā)明的示例性實施例提供一種半導體器件的制造方法,包括:在η+型碳化硅襯底的第一表面上順序地形成η-型外延層、P-型外延層、以及η+區(qū)域;在η+區(qū)域上形成緩沖層;在緩沖層的一部分上形成光敏薄膜圖案;利用光敏薄膜圖案作為掩模對緩沖層進行蝕刻以形成緩沖層圖案,該緩沖層圖案布置在光敏薄膜圖案下方并露出η+區(qū)域的一部分;在η+區(qū)域的露出部分和光敏薄膜圖案上順序地形成第一金屬層和第二金屬層,第一金屬層和第二金屬層都包括布置在η+區(qū)域上的第一部分和布置在光敏薄膜圖案上的第二部分;去除緩沖層圖案、光敏薄膜圖案、第一金屬層的第二部分、以及第二金屬層的第二部分,以露出η+區(qū)域的一部分;以及利用第一金屬層的第一部分和第二金屬層的第一部分作為掩模對η+區(qū)域的露出部分進行蝕刻,以形成溝槽,其中該溝槽穿過η+區(qū)域和所述P-型外延層,并且形成在η-型外延層上。
[0009]緩沖層可以由二氧化硅、BPSG以及HDP氧化層中的任意一個或多個形成。在形成緩沖層圖案過程中,可以利用緩沖氧化物蝕刻劑執(zhí)行濕法蝕刻工藝。緩沖氧化物蝕刻劑可以包括氟化銨、氫氟酸以及水中的一種或多種。緩沖層圖案的兩端可被布置在光敏薄膜圖案的兩端的內(nèi)側(cè)。第一金屬層可以由鉻形成,且第二金屬層可以由鎳形成。第二金屬層的厚度可以大于第一金屬層的厚度。第一金屬層的第一部分可以與第一金屬層的第二部分分開,并且第二金屬層的第一部分可以與第二金屬層的第二部分分開。在去除緩沖層圖案、光敏薄膜圖案、第一金屬層的第二部分、以及第二金屬層的第二部分的過程中,可以通過執(zhí)行剝離工藝,同時去除緩沖層圖案、光敏薄膜圖案、第一金屬層的第二部分、以及第二金屬層的第二部分。
[0010]根據(jù)本發(fā)明示例性實施例的半導體器件的制造方法,還可以包括:在形成溝槽之后,在溝槽中形成柵極絕緣層;在柵極絕緣層上形成柵極電極;對η+區(qū)域的一部分進行蝕亥IJ,并在柵極電極上形成氧化層;以及在P-型外延層、η+區(qū)域以及氧化層上形成源極電極,以及在η+型碳化硅襯底的第二表面上形成漏極電極。
[0011]根據(jù)本發(fā)明的示例性實施例,在應(yīng)用了溝槽柵極的碳化硅MOSFET中,在使用金屬掩模形成溝槽時,利用緩沖層圖案來執(zhí)行剝離工藝,這樣可以防止金屬殘留物殘留在溝槽中。因此,當在溝槽中形成柵極電極時,可以防止該問題。

【專利附圖】

【附圖說明】
[0012]圖1至圖9為順序地示出了根據(jù)本公開示例性實施例的制造半導體器件的方法的示例性示意圖。
[0013]應(yīng)該理解的是上述附圖無需按照比例繪制,展示了本公開基本原理的各個優(yōu)選特征示例的稍微簡化示例。包括例如具體尺寸、朝向、位置和形狀的本公開的具體設(shè)計特征將部分地由具體有意應(yīng)用和使用環(huán)境來確定。
[0014]附圖標記說明:
[0015]50:緩沖層55:緩沖層圖案
[0016]60:光敏薄膜圖案 70:第一金屬層
[0017]80:第二金屬層 100:η+型碳化硅襯底
[0018]200:η_型外延層 300:ρ_型外延層
[0019]400:η+ 區(qū)域450:溝槽
[0020]500:柵極絕緣層 510:氧化層
[0021]600:柵極電極700:源極電極
[0022]800:漏極電極

【具體實施方式】
[0023]下面詳細參考本發(fā)明的各種實施方式,本發(fā)明的實施例在附圖中被圖解并且在下面被描述。盡管本發(fā)明將結(jié)合示范性實施例被描述,然而可以理解的是,本描述并不意在將本發(fā)明限制到那些示范性實施例上。相反地,本發(fā)明意在不僅僅覆蓋示范性實施例,而且覆蓋各種可選形式、變型、等價形式和其它實施例,其可被包含在由所附權(quán)利要求所限定的本發(fā)明的精神和范圍中。
[0024]本文所用的術(shù)語僅用于描述特定實施例的目的,而并非旨在限制本發(fā)明。除非上下文明確指出,否則如本文中所使用的單數(shù)形式“一”、“一個”和“該”等意圖也包括復數(shù)形式。還應(yīng)該理解的是,在本說明書中使用“包括”和/或“包含”等術(shù)語時,是意圖說明存在該特征、整數(shù)、步驟、操作、元素和/或組件,而不排除一個或多個其它特征、整數(shù)、步驟、操作、元素、組件、和/或其組合的存在或增加。如本文中所使用的,術(shù)語“和/或”包括一個或多個相關(guān)列出項目的任何和所有組合。
[0025]在附圖中,為了清楚而放大了層、薄膜、面板、區(qū)域等等的厚度。應(yīng)該理解的是,在“層”被稱作在另一層或基底“上”時,其可以直接在其它層或基底上,或者也可以存在插入層。在說明書全文中,相同的附圖標記表示相同的元件。
[0026]此外,應(yīng)該理解的是,可以由至少一個控制單元執(zhí)行以下方法。術(shù)語“控制單元”是指包括存儲器和處理器的硬件裝置。存儲器被配置成存儲程序指令,處理器被配置成運行程序指令以執(zhí)行以下進一步說明的一個或多個工序。此外,應(yīng)該理解的是,可以由包括控制單元的設(shè)備執(zhí)行以下方法,由此可知該設(shè)備在本領(lǐng)域中適用于半導體器件制造。
[0027]下文中,將參照圖1至圖9詳細描述根據(jù)本發(fā)明示例性實施例的半導體器件的制造方法。
[0028]圖1至圖9是順序地示出根據(jù)本發(fā)明示例性實施例的半導體器件的制造方法的示例性示意圖。
[0029]參照圖1,制備η+型碳化硅襯底100 ;通過第一外延生長,在η+型碳化硅襯底100的第一表面上形成η-型外延層200 ;通過第二外延生長,在η-型外延層200上形成ρ-型外延層300 ;以及通過第三外延生長,在P-型外延層300上形成η+區(qū)域400。在當前的示例性實施例中,η+區(qū)域400通過第三外延生長形成,但是,η+區(qū)域400也可以通過將η+離子注入P-型外延層300的一部分表面中,而不進行外延生長來形成。
[0030]參照圖2,緩沖層50形成在η+區(qū)域400上。緩沖層50可以由二氧化硅(Si02)、硼磷硅酸鹽玻璃(BPSG)和高密度等離子(HDP)氧化層中的任意一個或多個形成。
[0031]參照圖3,在緩沖層50的一部分上形成光敏薄膜圖案60。在此,光敏薄膜圖案60形成在形成溝槽450的部分中,后面將進一步描述。
[0032]參照圖4,利用光敏薄膜圖案60作為掩模蝕刻緩沖層50,以在光敏薄膜圖案60下面形成緩沖層圖案55。在此,作為蝕刻工藝,可以利用緩沖氧化物蝕刻劑(BOE)來執(zhí)行濕法蝕刻工藝。緩沖氧化物蝕刻劑可以包括氟化銨(NH4F)、氫氟酸(HF)和水中的一種或多種。
[0033]通過蝕刻工藝,去除了由光敏薄膜圖案60露出的緩沖層50的一部分。因此,緩沖層圖案55露出了 η+區(qū)域400的一部分。此外,對位于光敏薄膜圖案60下面的緩沖層50的一部分進行蝕刻,一直到光敏薄膜圖案60兩端的內(nèi)側(cè)。因此,緩沖層圖案55的兩端分別被布置在光敏薄膜圖案60的兩端的內(nèi)側(cè)。
[0034]參照圖5,在露出的η+區(qū)域400和光敏薄膜圖案60上順序地形成有第一金屬層70和第二金屬層80。第一金屬層70包括布置在η+區(qū)域400上的第一部分75,以及布置在光敏薄膜圖案60上的第二部分76。第二金屬層80包括布置在η+區(qū)域400上的第一部分85,以及布置在光敏薄膜圖案60上的第二部分86。
[0035]第一金屬層70的第一部分75與第一金屬層70的第二部分76彼此不連接,而是相互分開,使得光敏薄膜圖案60以及布置在光敏薄膜圖案60下面的緩沖層圖案55布置在二者之間。類似地,第二金屬層80的第一部分85和第二金屬層80的第二部分86彼此不連接,而是相互分開。在此,第一金屬層70可以由鉻(Cr)形成。此外,第二金屬層80可以由鎳(Ni)形成。第一金屬層70的厚度可以近似為50nm,而第二金屬層80的厚度可以近似為 150nm。
[0036]參照圖6,去除了緩沖層圖案55。在此,通過執(zhí)行剝離工藝去除緩沖層圖案55。在去除緩沖層圖案55時,同時去除位于緩沖層圖案55上的光敏薄膜圖案60、第一金屬層70上的第二部分76、以及第二金屬層80的第二部分86。因此,保留第一金屬層70的第一部分75和第二金屬層80的第一部分85,并且第一金屬層70的第一部分75和第二金屬層80的第一部分85露出出η+區(qū)域400的一部分。
[0037]由于位于光敏薄膜圖案60下面的緩沖層圖案55,第一金屬層70的第一部分75和第一金屬層70的第二部分76彼此分離,并且第二金屬層80的第一部分85和第二金屬層80的第二部分86彼此分離,因此在通過剝離工藝去除過程中,不會殘留第一金屬層70的第二部分76和第二金屬層80的第二部分86的殘留物。
[0038]參照圖7,利用第一金屬層70的第一部分75和第二金屬層80的第一部分85作為掩模,對露出的η+區(qū)域400進行蝕刻,以形成溝槽450。在此,可以執(zhí)行干法蝕刻工藝作為蝕刻工藝。溝槽450穿透η+區(qū)域400和ρ-型外延層300,并形成在η-型外延層200上。
[0039]參照圖8,在去除第一金屬層70的第一部分75和第二金屬層80的第一部分85之后,在溝槽450中形成柵極絕緣層500,并在柵極絕緣層500上形成柵極電極600。柵極電極600填充溝槽450。
[0040]參照圖9,對η+區(qū)域400的一部分進行蝕刻,并在柵極電極600上形成氧化層510。通過蝕刻η+區(qū)域400的一部分來露出P-型外延層300的一部分。接著,在ρ-型外延層300、η+區(qū)域400和氧化層510的露出部分上形成源極電極700,并且在η+型碳化硅襯底100的第二表面上形成漏極電極800。
[0041]通過以上這種制造方法來制備半導體器件。根據(jù)當前示例性實施例的制造方法形成的半導體器件,可以是其中施加了溝槽柵極的碳化硅MOSFET。
[0042]如上所述,在利用金屬層作為掩模形成溝槽450時,通過剝離工藝來去除并未用作掩模的金屬層。然而,如當前示例性實施例所述,在剝離工藝時利用緩沖層圖案55,使得位于緩沖層圖案55上的金屬層被去除,而沒有殘留物。因此,能夠防止在溝槽450中形成金屬殘留物。因此,當在溝槽450中形成柵極電極600時不會發(fā)生問題。
[0043]盡管已結(jié)合當前被視為實際的示例性實施例對本發(fā)明進行描述,然而,應(yīng)該理解的是,本發(fā)明的保護范圍不限于上述實施例,與之相反,本發(fā)明意圖覆蓋包括在所附權(quán)利要求的精神和范圍內(nèi)的各種修改變形和等價布置。
【權(quán)利要求】
1.一種半導體器件的制造方法,包括: 在η+型碳化硅襯底的第一表面上順序地形成η-型外延層、P-型外延層、以及η+區(qū)域; 在所述η+區(qū)域上形成緩沖層; 在所述緩沖層的一部分上形成光敏薄膜圖案; 利用所述光敏薄膜圖案作為掩模對所述緩沖層進行蝕刻以形成緩沖層圖案,所述緩沖層圖案布置在所述光敏薄膜圖案下方并露出所述η+區(qū)域的一部分; 在所述η+區(qū)域的露出部分和所述光敏薄膜圖案上順序地形成第一金屬層和第二金屬層,所述第一金屬層和第二金屬層都包括布置在所述η+區(qū)域上的第一部分和布置在所述光敏薄膜圖案上的第二部分; 去除所述緩沖層圖案、所述光敏薄膜圖案、所述第一金屬層的第二部分、以及所述第二金屬層的第二部分,以露出所述η+區(qū)域的一部分;以及 利用所述第一金屬層的第一部分和所述第二金屬層的第一部分作為掩模對所述η+區(qū)域的露出部分進行蝕刻,以形成溝槽, 其中所述溝槽穿過所述η+區(qū)域和所述P-型外延層,并且形成在所述η-型外延層上。
2.如權(quán)利要求1所述的方法,其中所述緩沖層由二氧化硅、BPSG以及HDP氧化層中的任意一個或多個形成。
3.如權(quán)利要求2所述的方法,其中在形成所述緩沖層圖案過程中,利用緩沖氧化物蝕刻劑執(zhí)行濕法蝕刻工藝。
4.如權(quán)利要求3所述的方法,其中所述緩沖氧化物蝕刻劑包括氟化銨、氫氟酸以及水中的一種或多種。
5.如權(quán)利要求4所述的方法,其中所述緩沖層圖案的兩端被布置在所述光敏薄膜圖案的兩端的內(nèi)側(cè)。
6.如權(quán)利要求5所述的方法,其中所述第一金屬層由鉻形成,且所述第二金屬層由鎳形成。
7.如權(quán)利要求6所述的方法,其中所述第二金屬層的厚度大于所述第一金屬層的厚度。
8.如權(quán)利要求7所述的方法,其中所述第一金屬層的第一部分與所述第一金屬層的第二部分分開,并且 所述第二金屬層的第一部分與所述第二金屬層的第二部分分開。
9.如權(quán)利要求8所述的方法,其中在去除所述緩沖層圖案、所述光敏薄膜圖案、所述第一金屬層的第二部分、以及所述第二金屬層的第二部分的過程中, 通過執(zhí)行剝離工藝,同時去除所述緩沖層圖案、所述光敏薄膜圖案、所述第一金屬層的第二部分、以及所述第二金屬層的第二部分。
10.如權(quán)利要求1所述的方法,還包括: 在形成所述溝槽之后, 在所述溝槽中形成柵極絕緣層; 在所述柵極絕緣層上形成柵極電極; 所述η+區(qū)域的一部分進行蝕刻,并在所述柵極電極上形成氧化層;以及 在所述P-型外延層、所述η+區(qū)域以及所述氧化層上形成源極電極,以及在所述η+型碳化硅襯底的第二表面上形成漏極電極。
11.一種裝置,包括: 控制單元,其包括被配置成存儲程序指令的存儲器,以及被配置成運行所存儲的程序指令以執(zhí)行半導體器件的制造方法的處理器,所述半導體器件的制造方法包括: 在η+型碳化硅襯底的第一表面上順序地形成η-型外延層、P-型外延層、以及η+區(qū)域; 在所述η+區(qū)域上形成緩沖層; 在所述緩沖層的一部分上形成光敏薄膜圖案; 利用所述光敏薄膜圖案作為掩模對所述緩沖層進行蝕刻以形成緩沖層圖案,所述緩沖層圖案布置在所述光敏薄膜圖案下方并露出所述η+區(qū)域的一部分; 在所述η+區(qū)域的露出部分和所述光敏薄膜圖案上順序地形成第一金屬層和第二金屬層,所述第一金屬層和第二金屬層都包括布置在所述η+區(qū)域上的第一部分和布置在所述光敏薄膜圖案上的第二部分; 去除所述緩沖層圖案、所述光敏薄膜圖案、所述第一金屬層的第二部分、以及所述第二金屬層的第二部分,以露出所述η+區(qū)域的一部分;以及 利用所述第一金屬層的第一部分和所述第二金屬層的第一部分作為掩模對所述η十區(qū)域的露出部分進行蝕刻,以形成溝槽, 其中所述溝槽穿過所述η+區(qū)域和所述P-型外延層,并且形成在所述η-型外延層上。
【文檔編號】H01L21/04GK104465339SQ201310757104
【公開日】2015年3月25日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】鄭永均, 千大煥, 洪坰國, 李鐘錫, 樸正熙 申請人:現(xiàn)代自動車株式會社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1