半導體疊層封裝方法
【專利摘要】本發(fā)明提供了一種半導體疊層封裝方法，包括制作上封裝體，制作封裝有芯片的下封裝體，將上封裝體和下封裝體疊層封裝，制作封裝有芯片的下封裝體包括：S101：提供制作下封裝體的基板；S102：在基板上表面形成金屬凸點；S103：將芯片通過倒裝方式連接在基板上表面；S104：用塑封底填料將芯片固定和封裝于基板上并形成塑封體，塑封體包覆金屬凸點；S105：打磨塑封體，露出金屬凸點；S106：清洗金屬凸點，在基板下表面形成焊球或者可焊接膜層。本發(fā)明提供的半導體疊層封裝方法解除了現(xiàn)有封裝技術(shù)中錫球互聯(lián)的體積等限制，減少了封裝體翹曲的問題，通過對塑封體的打磨將整個封裝體的厚度減小了，金屬凸點的高度也減小了，封裝具有較高的密度。
【專利說明】半導體疊層封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體封裝方法，尤其涉及一種半導體疊層封裝方法。
【背景技術(shù)】
[0002]POP (Package on Package疊層裝配)技術(shù)的出現(xiàn)模糊了一級封裝與二級裝配之間的界線，在大大提高邏輯運算功能和存儲空間的同時，也為終端用戶提供了自由選擇器件組合的可能，生產(chǎn)成本也得以更有效的控制。
[0003]在POP結(jié)構(gòu)中，記憶芯片通常以鍵合方式連接于基板，而應用處理器芯片以倒裝方式連接于基板，記憶芯片封裝體是直接疊在應用處理器封裝體上，相互往往以錫球焊接連接。這樣上下結(jié)構(gòu)以減少兩個芯片的互連距離來達到節(jié)省空間和獲得較好的信號完整性。由于記憶芯片與邏輯芯片的連接趨于更高密度，傳統(tǒng)封裝的POP結(jié)構(gòu)已經(jīng)很有局限，在進行傳統(tǒng)封裝過程中，常常會遇到封裝體翹曲等問題。

【發(fā)明內(nèi)容】

[0004]在下文中給出關(guān)于本發(fā)明的簡要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應當理解，這個概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。
[0005]本發(fā)明提供一種半導體疊層封裝方法，包括制作上封裝體，制作封裝有芯片的下封裝體，將所述上封裝體和所述下封裝體疊層封裝，所述制作封裝有芯片的下封裝體包括:
[0006]SlOl:提供制作所述下封裝體的基板；
[0007]S102:在所述基板上表面形成金屬凸點；
[0008]S103:將芯片通過倒裝方式連接在基板上表面；
[0009]S104:用塑封底填料將芯片固定和封裝于基板上并形成塑封體，所述塑封體包覆所述金屬凸點；
[0010]S105:打磨所述塑封體，露出所述金屬凸點；
[0011]S106:清洗所述金屬凸點，在基板下表面形成焊球或者可焊接膜層。
[0012]本發(fā)明提供的一種半導體疊層封裝方法，通過在基板上形成金屬凸點實現(xiàn)互聯(lián)，解除了現(xiàn)有封裝技術(shù)中錫球互聯(lián)的體積等限制；下封裝體的芯片通過塑封底填料將芯片固定和封裝在基板上，固定和封裝兩個步驟一次性完成，并且減少了傳統(tǒng)疊層封裝中封裝體翹曲的問題；同時，通過對塑封體的打磨將整個封裝體的厚度減小了，金屬凸點的高度也減小了，封裝更加節(jié)省空間，具有較高的密度。
【專利附圖】

【附圖說明】
[0013]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0014]圖1為本發(fā)明制作封裝有芯片的下封裝體的流程圖；
[0015]圖2-圖6為本發(fā)明制作封裝有芯片的下封裝體的過程示意圖；
[0016]圖7為本發(fā)明疊層封裝結(jié)構(gòu)示意圖。
[0017]附圖標記:
[0018]1-基板；2-金屬凸點； 3-芯片；
[0019]4-塑封體； 5-焊球； 6-上封裝體。
【具體實施方式】
[0020]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。在本發(fā)明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應當注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述 ?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有付出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0021]本發(fā)明提供了一種半導體疊層封裝方法，包括制作上封裝體，制作封裝有芯片的下封裝體，將所述上封裝體和所述下封裝體疊層封裝，如圖1所示為制作封裝有芯片的下封裝體的步驟:
[0022]SlOl:提供制作所述下封裝體的基板；
[0023]S102:在所述基板上表面形成金屬凸點；
[0024]S103:將芯片通過倒裝方式連接在基板上表面；
[0025]S104;用塑封底填料將芯片固定和封裝與基板上并形成塑封體，所述塑封體包覆所述金屬凸點；
[0026]S105:打磨所述塑封體，露出所述金屬凸點；
[0027]S106:清洗所述金屬凸點，在基板下表面形成焊球或者可焊接膜層。
[0028]上述步驟提供了一種制作封裝有芯片的下封裝體的方法，如圖2-圖3所示，提供所述基板I，在基板上表面形成金屬凸點2 ;將芯片3通過倒裝的方式連接在基板I的上表面，與下封裝體形成電互通。
[0029]可選的，凸點材料為具有聞導電和聞溶點的金屬材料，如銅等，例如，金屬凸點可為銅柱，在本實施例中，銅柱的高度低于下封裝體上封裝的芯片厚度，銅柱和所述芯片都封裝在了塑封體內(nèi)，并且在接下來的步驟中需要進行打磨露出銅柱和芯片，所述銅柱的高度不需要太高，節(jié)省材料并且便于接下來的步驟。
[0030]可選的，在步驟S103之前還包括在所述金屬凸點表面鍍護銅劑?？蛇x的，所述護銅劑為有機或者無機保焊膜。在所述金屬凸點表面生成一層有機或者無機氧化膜，這層膜具有防氧化，耐熱，耐濕的特性，可以保護金屬凸點表面在常態(tài)下不生銹，為后續(xù)的工藝打下良好的基礎(chǔ)，同時，在后續(xù)的焊接高溫中，所述氧化膜很容易被助焊劑所清除，露出干凈的金屬凸點表面并且在很短的時間內(nèi)與熔融的焊錫結(jié)合成為牢固的焊點。
[0031]可選的，步驟S104所述的芯片以塑封底填料固定于基板上并且包封在塑封體內(nèi)部，所述芯片和金屬凸點都包在塑封體內(nèi)部。芯片的封裝采用模塑底部填充技術(shù)，將芯片和所述金屬凸點都包在塑封體內(nèi)部，如圖4所示。再打磨所述塑封體4，將金屬凸點的表面露出來，如圖5所示。
[0032]可選的，步驟S105打磨所述塑封體，還露出芯片的表面。金屬凸點的高度小于芯片的厚度，所以經(jīng)過打磨，芯片的表面也裸露出來，這個步驟減薄了整個封裝體的厚度，并且將芯片的表面露出來，對于芯片的散熱性能有更好的效果，一方面減薄了封裝體的厚度使得封裝更加趨于高密度，另一方面還增加了芯片的散熱性能。
[0033]對于現(xiàn)有封裝方法越來越高密度的要求，通常也會采取減薄芯片的方法來減小封裝體的大小，本發(fā)明通過在塑封后打磨，相應的可以節(jié)省芯片減薄的工序；芯片的厚度大于所述金屬凸點的高度，節(jié)省了制作凸點所使用的金屬材料，相對于其他疊層封裝方法金屬凸點的生長高度不必要過高。
[0034]然后通過模塑底部填充技術(shù)將倒裝連接在基板I上的芯片3固定在基板上，所述模塑底部填充技術(shù)是將成型化合物填充芯片的間隙并壓縮整個芯片，使得在芯片底部填充膠和成型一部完成，減少了制造的時間，并且提高了機械穩(wěn)定性；模塑底部填充技術(shù)能夠降低成本，提高可靠性。
[0035]上述用于模塑底部填充技術(shù)的膠為一種化學膠，主要成分可為環(huán)氧樹脂，將芯片與下封裝體上表面之間的空隙填滿，并且包裹所述芯片，對填充膠進行加熱固話，即可達到加固的目的，有保證了焊接工藝的電氣安全性。
[0036]打磨所述塑封體，露出金屬凸點和芯片表面后，需要在露出的金屬凸點表面再鍍護銅劑，保護露出的金屬凸點，為后續(xù)的工藝打下良好的基礎(chǔ)。
[0037]如圖6所示，在基板下表面形成焊球或者可焊接膜層。
[0038]在基板下表面形成了焊球5，在基板下表面形成焊球為了便于以后焊接于印刷電路板上，除了布置焊球之外，還可以形成可焊接膜層，效果與焊球類似。經(jīng)過上述步驟，封裝有芯片的下封裝體制作完成，還需要將上封裝體和所述下封裝體對接，再進行回流焊接以形成半導體疊層封裝結(jié)構(gòu)，如圖7所示為本發(fā)明疊層封裝結(jié)構(gòu)示意圖。所述上封裝體6通過金屬凸點和所述下封裝體實現(xiàn)電互連，并且所述金屬凸點的高度可以選擇小于所述芯片的厚度，通過對接和回流焊接處理后，上下封裝體結(jié)合到一起形成了疊層封裝結(jié)構(gòu)。
[0039]本發(fā)明實施例中圖7所示的上封裝體基板底部有錫球，但是本方法仍然使用上封裝層下表面有錫球加金屬凸點的情況。同時，本方案提出的疊層封裝為上下兩個封裝體的連接，根據(jù)實際的需要，疊層封裝的封裝體個數(shù)可以根據(jù)實際情況決定，可以在上封裝體上表面疊層封裝更多的芯片封裝層，增加疊層封裝的結(jié)構(gòu)。
[0040]可選的，所述上封裝體上表面還可以設有一個或者多個封裝體，封裝體的個數(shù)根據(jù)實際應用的需要決定，所述上封裝體上表面設有的多個封裝體的結(jié)構(gòu)可以是與上封裝體或者是與下封裝體相似的結(jié)構(gòu)。
[0041]本實施例提供的疊層封裝方法包括任何頂部球柵陣列封裝的情況，可以但是不僅僅應用于移動設備的芯片封裝。
[0042]本發(fā)明所述的疊層封裝方法通過在下封裝體基板上表面形成金屬凸點解除了錫球互聯(lián)的體積等限制，所述金屬凸點為銅柱，相比單純錫球互聯(lián)，銅柱互聯(lián)有更好的電性能；下封裝體表面的芯片封裝后，通過打磨塑封體減少整體的厚度，使得疊層封裝更加高密度，對塑封體的打磨使得芯片的表面裸露出來，提高了芯片的散熱效果。
[0043]在本發(fā)明的裝置和方法等實施例中，顯然，各部件或各步驟是可以分解、組合和/或分解后重新組合的。這些分解和/或重新組合應視為本發(fā)明的等效方案。同時，在上面對本發(fā)明具體實施例的描述中，針對一種實施方式描述和/或示出的特征可以以相同或類似的方式在一個或更多個其它實施方式中使用，與其它實施方式中的特征相組合，或替代其它實施方式中的特征。
[0044]最后應說明的是:雖然以上已經(jīng)詳細說明了本發(fā)明及其優(yōu)點，但是應當理解在不超出由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以進行各種改變、替代和變換。而且，本發(fā)明的范圍不僅限于說明書所描述的過程、設備、手段、方法和步驟的具體實施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本發(fā)明的公開內(nèi)容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此所述的相應實施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來要被開發(fā)的過程、設備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過程、設備、手段、方法或者步驟。
【權(quán)利要求】
1.一種半導體疊層封裝方法，包括:制作上封裝體，制作封裝有芯片的下封裝體，將所述上封裝體和所述下封裝體疊層封裝，其特征在于，所述制作封裝有芯片的下封裝體包括: 5101:提供制作所述下封裝體的基板； 5102:在所述基板上表面形成金屬凸點； 5103:將芯片通過倒裝方式連接在基板上表面； S104:用塑封底填料將芯片固定和封裝于基板上并形成塑封體，所述塑封體包覆所述金屬凸點； 5105:打磨所述塑封體，露出金屬凸點； 5106:清洗所述金屬凸點，在基板下表面形成焊球或者可焊接膜層。
2.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，所述半導體疊層封裝方法還包括:將上封裝體和下封裝體對接，再進行回流焊接以形成半導體疊層封裝結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，步驟S102所述的金屬凸點為銅柱。
4.根據(jù)權(quán)利要求3所述的半導體疊層封裝方法，其特征在于，所述金屬凸點的高度低于所述芯片的厚度。
5.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，在所述步驟S103前還包括:在所述金屬凸點表面鍍護銅劑。
6.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，在所述步驟S106清洗所述金屬凸點后還包括:在露出的金屬凸點表面鍍護銅劑。
7.根據(jù)權(quán)利要求5和6任一所述的半導體疊層封裝方法，其特征在于，所述護銅劑為有機或者無機保焊膜。
8.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，步驟S104所述芯片以塑封底填料固定于基板上并且包封在塑封體內(nèi)部。
9.根據(jù)權(quán)利要求1所述的半導體疊層封裝方法，其特征在于，步驟S105打磨所述塑封體，還露出芯片的表面。
10.據(jù)權(quán)利要求1-9任一所述的半導體疊層封裝方法，其特征在于，還包括:在所述上封裝體上表面形成一個或者多個封裝體。
【文檔編號】H01L21/60GK103762186SQ201310713601
【公開日】2014年4月30日 申請日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】張衛(wèi)紅, 張童龍 申請人:南通富士通微電子股份有限公司