利用簡化的一次頂部接觸溝槽刻蝕制備mosfet與肖特基二極管集成的方法
【專利摘要】本發(fā)明公開了用于制備與肖特基二極管集成的MOSFET的方法。柵極溝槽形成在與半導(dǎo)體襯底重疊的外延層中，柵極材料沉積在其中。本體、源極、電介質(zhì)區(qū)相繼形成在外延層和柵極溝槽上方。刻蝕頂部接觸溝槽，垂直側(cè)壁限定了肖特基二極管剖面寬度肖特基二極管剖面寬度，通過電介質(zhì)和源極區(qū)限定了源極-接觸深度；部分深入到本體區(qū)中，其深度為總本體-接觸深度。在頂部接觸溝槽側(cè)壁中和源極-接觸深度以下，制備重摻雜嵌入式本體注入?yún)^(qū)。在頂部接觸溝槽底面下方的子接觸溝槽區(qū)中，制備一個嵌入式香農(nóng)注入?yún)^(qū)。制備一個金屬層，與嵌入式香農(nóng)注入?yún)^(qū)、本體和源極區(qū)相接觸。金屬層還填充頂部接觸溝槽并且覆蓋電介質(zhì)區(qū)，從而僅僅通過一次刻蝕頂部接觸溝槽，就完成了MOSFET/SKY。
【專利說明】利用簡化的一次頂部接觸溝槽刻蝕制備MOSFET與肖特基二極管集成的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件結(jié)構(gòu)領(lǐng)域。更確切地說，本發(fā)明涉及MOSFET器件與肖特基二極管集成(M0SFET/SKY)的制備方法。
【背景技術(shù)】
[0002]美國專利(申請?zhí)?11/056，346，主題名稱為“功率MOS器件”)提出了一種半導(dǎo)體MOSFET器件及其制備方法，其中柵極溝槽穿過其源極和本體延伸到漏極中，柵極沉積在柵極溝槽中，源極本體接觸溝槽具有一個溝槽壁和防穿通注入物，防穿通注入物沿溝槽壁沉積。對應(yīng)柵極溝槽和源極本體接觸溝槽，器件的制備過程需要進行兩次接觸刻蝕。
[0003]美國專利(申請?zhí)?12/005，146，主題名稱為“在有源區(qū)接觸溝槽中與肖特基二極管集成的MOS器件”)提出了 一種形成在半導(dǎo)體襯底上的半導(dǎo)體MOSFET器件及其制備方法。該器件包括一個漏極、一個覆蓋著漏極的外延層以及一個有源區(qū)。有源區(qū)包括一個柵極溝槽，延伸到外延層中，以及一個有源區(qū)接觸溝槽，穿過MOSFET源極延伸，至少一部分MOSFET本體延伸到漏極中。如圖40 (第一接觸刻蝕)和圖4R (第二接觸刻蝕)所示，并參照12/005，146中的說明，器件的制備需要兩次接觸刻蝕。
[0004]美國專利(申請?zhí)?12/005，166，主題名稱為“帶有肖特基勢壘控制層的MOS器件”)提出了一種MOS器件與集成肖特基勢壘控制層，美國專利(申請?zhí)?12/005，130，主題名稱為“帶有低注入二極管的MOS器件”)提出了一種MOS器件與集成低注入二極管。
[0005]因此，雖然本領(lǐng)域中已知MOSFET器件與肖特基二極管集成(M0SFET/SKY)的結(jié)構(gòu)，但是本發(fā)明主要涉及其簡化后的制備方法，所制備的器件具有更加穩(wěn)定的器件性能。更確切地說，對于本領(lǐng)域的技術(shù)人員來說，接觸刻蝕引起的基本溝槽形狀公差在+/-10%左右是常見的。多次接觸刻蝕過程以及復(fù)雜的制備工藝，與單獨的接觸刻蝕相比，會增加從而加劇已有的基本溝槽形狀公差。因此，本發(fā)明提出利用簡化后的一次頂部接觸溝槽刻蝕，制備M0SFET/SKY。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種已知MOSFET器件與肖特基二極管集成(M0SFET/SKY)的結(jié)構(gòu)簡化后的制備方法，僅僅通過一次刻蝕頂部接觸溝槽制備M0SFET/SKY，所制備的器件具有更加穩(wěn)定的器件性能。
[0007]為達到上述目的，本發(fā)明提供了一種用于與肖特基二極管集成的M0SFET(MOSFET/SKY)的制備方法，用X-Y-Z笛卡爾坐標系表示，X-Y平面平行于其主半導(dǎo)體芯片平面，該方法包括:
a)在與半導(dǎo)體襯底重疊的外延層中，制備一個柵極溝槽，并且在其中沉積柵極材料；
b)在外延層中，制備一個本體區(qū)，在本體區(qū)上方制備一個源極區(qū)，在柵極溝槽和源極區(qū)上方，制備一個電介質(zhì)區(qū)；c)刻蝕頂部接觸溝槽(TCT)，其垂直側(cè)壁限定了肖特基二極管剖面寬度SDCW:其中， Cl)頂部接觸溝槽通過電介質(zhì)區(qū)和源極區(qū)，從而定義了一個源極-接觸深度(SCD);并
且
c2)頂部接觸溝槽部分深入到本體區(qū)中預(yù)定的一個總本體-接觸深度(TBCD)；
d)制備:
dl)在頂部接觸溝槽及源極-接觸深度以下的側(cè)壁中，制備一個重摻雜嵌入式本體注入?yún)^(qū)(EBIR)，其有一本體-接觸深度(B⑶) < 總本體-接觸深度(TB⑶)；并且
d2)在頂部接觸溝槽底面下方的子接觸溝槽區(qū)(SCTZ)中，制備一個嵌入式香農(nóng)注入?yún)^(qū)(ESIR, embedded Shannon implant region);并且
e)制備一個金屬層:
el)與嵌入式香農(nóng)注入?yún)^(qū)、本體區(qū)以及源極區(qū)接觸；并且 e2)填充頂部接觸溝槽，并且覆蓋電介質(zhì)區(qū) 從而僅僅通過一次刻蝕頂部接觸溝槽，就完成了與肖特基二極管集成的MOSFET的制備。
[0008]上述的方法，其中，制備重摻雜的嵌入式本體注入?yún)^(qū)和嵌入式香農(nóng)注入?yún)^(qū)包括: dll)注入重摻雜嵌入式本體注入?yún)^(qū)，同時保持子接觸溝槽區(qū)不含任何伴生本體-接觸
注入物；并且
d21)在子接觸溝槽區(qū)中注入嵌入式香農(nóng)注入?yún)^(qū)。
[0009]上述的方法，其中，注入重摻雜嵌入式本體注入?yún)^(qū)，同時保持子接觸溝槽區(qū)不含任何伴生本體-接觸注入物包括:
dill)在頂部接觸溝槽的側(cè)壁上，制備水平壁厚為HWIVs的較低隔片子層(LSSL)，在頂部接觸溝槽的底面上和電介質(zhì)區(qū)上，較低隔片子層的垂直壁厚為VWIYs，其中VWIYs與HWIYs基本相等；
dll2)在較低隔片子層上，制備一個上部隔片子層(USSL)，在頂部接觸溝槽的側(cè)壁上方上部隔片子層具有水平壁厚HWTus，在頂部接觸溝槽的底面上方，上部隔片子層具有一個底部垂直壁厚(LVWTus),在電介質(zhì)區(qū)上方，上部隔片子層具有一個上部垂直壁厚(UVWTus),其中 UVWTus 與 HWTus 基本相等，且 LVWTUS?HWTUS ；
dll3)選擇較低隔片子層材料和上部隔片子層材料使:
較低隔片子層會使之后的本體-注入束通過傳輸，然而上部隔片子層憑借較大的層厚，會阻止之后的本體-注入束通過傳輸；并且
較低隔片子層作為后續(xù)的上部隔片子層-刻蝕過程的刻蝕終點；dll4)本體-注入束與Z軸呈本體-注入傾斜角BITA，通過HWTus + HWIYs的組合壁厚，注入重摻雜嵌入式本體注入?yún)^(qū)，同時，由于LVWTus ? HWTus的關(guān)系，保持子接觸溝槽區(qū)不含任何伴生的本體-接觸注入物，從而避免因伴生的本體-接觸注入物在子接觸溝槽區(qū)中橋接嵌入式本體注入?yún)^(qū)而必須使用一個額外刻蝕過程加以除去；并且
dll5)接下來通過上部隔片子層-刻蝕工藝和較低隔片子層-刻蝕工藝，除去上部隔片子層和較低隔片子層。
[0010]上述的方法，其中，LVWTiisM^HWTiisq
[0011]上述的方法，其中: 較低隔片子層材料為氮化硅，上部隔片子層材料為高密度等離子沉積氧化硅(HDPSO); VWTls 為 100 至 500 埃；
UVffTus小于0.1微米，而LVWTus為0.3至0.4微米；并且 本體-注入傾斜角為15至30度。
[0012]上述的方法，其中，在子接觸溝槽區(qū)中注入嵌入式香農(nóng)注入?yún)^(qū)包括通過香農(nóng)-注入束，在與Z軸呈香農(nóng)注入傾斜角(SITA)的方向上，將嵌入式香農(nóng)注入?yún)^(qū)注入到子接觸溝槽區(qū)中。
[0013]上述的方法，其中，香農(nóng)注入傾斜角為7度至15度。
[0014]上述的方法，其中，制備金屬層包括沉積鈦/氮化鈦(Ti/TiN)，制備硅化鈦，并且填充金屬層。
[0015]本發(fā)明僅僅通過一次刻蝕頂部接觸溝槽，就完成了 M0SFET/SKY ;該工藝相對于多次接觸刻蝕過程以及復(fù)雜的制備工藝，能降低已有的基本溝槽形狀公差；所制備的器件具有更加穩(wěn)定的器件性能。
【專利附圖】

【附圖說明】
[0016]參見附圖，提出了本發(fā)明的多種實施例。然而，這些附圖僅用于解釋說明，并不用于局限本發(fā)明的范圍。
[0017]圖1表述M0SFET/SKY器件的平面剖面圖；以及
圖2A-2H表述用于制備圖1所示的M0SFET/SKY器件本發(fā)明提出的工藝步驟。
【具體實施方式】
[0018]以下結(jié)合實施例與附圖對本發(fā)明的技術(shù)方案作進一步地說明。
[0019]上述說明及所含附圖僅涉及本發(fā)明的一個或多個現(xiàn)有較佳實施例，并且還提出了一些示例可選功能和/或可選實施例。文中的說明及附圖僅用于解釋說明，不用于局限本發(fā)明。因此，本領(lǐng)域的技術(shù)人員應(yīng)明確變化、修正及可選方案。這些變化、修正及可選方案也應(yīng)認為在本發(fā)明的范圍內(nèi)。
[0020]圖1表示與肖特基二極管5集成的MOSFET的平面剖面圖。為了便于描述器件內(nèi)空間、結(jié)構(gòu)的關(guān)系，使用了 X-Y-Z笛卡爾坐標系，其中X-Y平面平行于主半導(dǎo)體芯片平面。M0SFET/SKY 5包括一個形成在N+-型半導(dǎo)體襯底103背部的漏極。漏極區(qū)延伸到與SCST103重疊的N—半導(dǎo)體的外延層104中。在EPIL 104中，刻蝕柵極溝槽，例如111、113和115。柵極氧化層121形成在柵極溝槽中。柵極131、133和135分別沉積在柵極溝槽111、113和115中，并且通過柵極氧化層121，與EPIL 104絕緣。柵極131、133和135由多晶硅等導(dǎo)電材料構(gòu)成，柵極氧化層121由熱氧化物等絕緣材料構(gòu)成。確切地說，柵極溝槽111位于柵極接觸區(qū)中，而柵極溝槽113和115位于有源器件區(qū)中。
[0021]源極區(qū)150b_150d分別嵌入在本體區(qū)140b_140d中。源極區(qū)從本體的頂面開始向下延伸到本體中。本體區(qū)在沿所有柵極溝槽的側(cè)面注入，而源極區(qū)僅在有源柵極溝槽附近注入。在本例中，柵極(例如133)具有一個柵極頂面，延伸到本體的頂面上方，源極就嵌入在本體中。這種結(jié)構(gòu)確保柵極和源極重疊，使源極區(qū)比帶有凹進柵極的器件源極區(qū)更淺，從而提高了器件的效率和性能。對于不同的實施例，柵極多晶硅頂面延伸到源極-本體結(jié)上方的延伸量可能不同。在一些實施例中，器件的柵極并沒有延伸到源極-本體區(qū)的頂面上方。
[0022]在操作過程中，漏極區(qū)和本體區(qū)一起作為二極管，稱為體二極管。電介質(zhì)材料層160沉積在柵極上方，使柵極與源極-本體接頭絕緣。電介質(zhì)材料構(gòu)成絕緣區(qū)，例如160a-160c，在柵極上方以及本體和源極區(qū)上方。適合做電介質(zhì)的材料包括熱氧化物、低溫氧化物(LT0)、含有硼酸的硅玻璃(BPSG)等等。
[0023]許多接觸溝槽(例如112a)形成在源極和本體區(qū)附近的有源柵極溝槽之間。由于這些溝槽鄰近源極和本體區(qū)形成的器件有源區(qū)，因此稱為有源區(qū)接觸溝槽。例如，接觸溝槽112a穿過源極，延伸到本體中，構(gòu)成溝槽附近的源極區(qū)150b-150c和本體區(qū)140b_140c。與之相反，形成在柵極131上方的柵極接觸溝槽117并不位于有源區(qū)附近，因此柵極接觸溝槽117不是有源區(qū)接觸溝槽。由于連接?xùn)艠O信號的金屬層172a沉積在柵極接觸溝槽117中，因此溝槽117稱為柵極接觸溝槽或柵極滑道接觸溝槽。通過第三維度上柵極溝槽111、113和115之間的互連(圖中沒有表示出)，將柵極信號饋送到有源柵極133和135。金屬層172a與金屬層172b分開，金屬層172b通過接觸溝槽112a連接到源極和本體區(qū)，提供電源。在本例中，有源區(qū)接觸溝槽和柵極接觸溝槽的深度大致相同。要注意的是，接觸勢壘層642位于金屬層172a和172b的下部。對于本領(lǐng)域的技術(shù)人員來說，這些接觸勢壘層可以由Ti/TiN構(gòu)成，用于在它們各自的金屬-半導(dǎo)體交界面處提供更好地、更加可靠地電接觸。
[0024]在本例中，在本體中和沿有源區(qū)接觸溝槽壁的區(qū)域(例如170b_170c)，重摻雜P型材料，構(gòu)成P+-型區(qū)域，稱為本體接觸注入?yún)^(qū)。含有這些本體接觸注入物,可以確保在本體和源極金屬之間形成歐姆接觸，從而使源極和本體具有相同的電勢。而且，另一個重摻雜的P+-型區(qū)域170a位于柵極131中和沿柵極接觸溝槽117壁，以實現(xiàn)歐姆接觸。
[0025]導(dǎo)電材料沉積在接觸溝槽112a以及柵極接觸溝槽117中，以形成歐姆電極。在接觸溝槽112a和EPIL 104之間的交界面處有一個嵌入式P-型香農(nóng)注入?yún)^(qū)720a。而且，在柵極接觸溝槽117和柵極131的交界面處有另一個嵌入式P-型香農(nóng)注入?yún)^(qū)720b。雖然，嵌入式香農(nóng)注入?yún)^(qū)720b無法提供顯著的電氣功能，對于本領(lǐng)域的技術(shù)人員類似，與體二極管并聯(lián)的肖特基二極管652形成在有源區(qū)中，沿接觸溝槽112a-嵌入式香農(nóng)注入?yún)^(qū)720a_外延層104的通路。肖特基二極管652降低了體二極管的正向電壓降，使儲存的電荷達到最小，從而使MOSFET的效率更高。一個單獨的金屬就可以在形成到N-漏極(104)的肖特基接觸的同時，形成到P+本體良好的歐姆接觸，利用N+源極填充接觸溝槽112a以及柵極接觸溝槽117。可以使用鈦(Ti)、鉬(Pt)、鈀(Pd)、鎢(W)或其他任意適合的金屬。在一些實施例中，金屬層172是由鋁(Al)或Ti/TiN/Al堆棧構(gòu)成的。
[0026]圖2A-圖2H表示依據(jù)本發(fā)明，制備圖1所示的M0SFET/SKY器件的工藝步驟。圖2A表示以下步驟的結(jié)果:
a)在與半導(dǎo)體襯底103重疊的外延層104中，制備柵極溝槽111、113和115。制備柵極氧化層121，然后在柵極溝槽111、113和115中分別沉積柵極材料131、133和135。
[0027]b)在EPIL 104中制備本體區(qū)140a、140b、140c、140d和140e。通過離子注入,在本體區(qū)140b、140c和140d上方，制備源極區(qū)150a、150b、150c和150d。在氧化層362上方、柵極溝槽111、113和115以及源極區(qū)150a、150bc和150d上方，制備氧化層362，然后制備電介質(zhì)材料層160。[0028]一般來說，對于離子注入的器件尺寸控制，其中注入厚度/深度由注入能量及其內(nèi)驅(qū)熱平衡決定。例如，制備源極區(qū)150a、150bc和150d,可以使用大劑量的砷(As)離子注入到半導(dǎo)體硅表面內(nèi)。然后，源極內(nèi)驅(qū)工藝使As離子擴散到硅內(nèi)部，深度約為0.2、.5微米。為了更加詳細全面地說明以上工藝，請參照圖3A至圖3N及其AP0M063的說明書。
[0029]圖2B表示以下工藝的結(jié)果:
c)各向異性地刻蝕具有相同的頂部接觸溝槽深度的頂部接觸溝槽700a和700b，使
得:
Cl)頂部接觸溝槽700a貫穿電介質(zhì)材料層160和源極區(qū)150bc。因此，源極區(qū)150bc被分成源極區(qū)150b和150c，各自帶有源極-接觸深度。另外，電介質(zhì)材料層160被分成絕緣區(qū) 160a、160b 和 160c。
[0030]c2)頂部接觸溝槽700a部分深入到本體區(qū)140b、140c中，深度為預(yù)定義的總本體-接觸深度。
[0031]另外，頂部接觸溝槽700a的垂直側(cè)壁定義了肖特基二極管剖面寬度，下文將詳細介紹。
[0032]圖2C至圖2G說明以下步驟:
dl)在頂部接觸溝槽700a和700b的側(cè)壁內(nèi)和源極-接觸深度以下，制備本體-接觸深度<總本體-接觸深度的多個重摻雜嵌入式本體注入?yún)^(qū)(710a、710b。
[0033]d2)在頂部接觸溝槽700a和700b的底面下方的子接觸溝槽區(qū)中，制備多個嵌入式香農(nóng)注入?yún)^(qū)720a、720b。`
[0034]其中圖2C至圖2F說明以下步驟:
dll)注入重摻雜嵌入式本體注入?yún)^(qū)710a、710b，同時保持子接觸溝槽區(qū)基本不含任何伴生的本體-接觸注入物。
[0035]圖2C表示以下步驟:
dill)在頂部接觸溝槽700a和700b的側(cè)壁上方，制備水平壁厚HWIYs的較低隔片子層620，以及在頂部接觸溝槽700a和700b的底面上方和絕緣區(qū)160a、160b和160c上方，制備垂直壁厚為VWIYs的較低隔片子層620。VWTls與HWIYs基本相等。
[0036]圖2D說明以下步驟:
dll2)在較低隔片子層620上方，制備一個上部隔片子層622。上部隔片子層622在頂部接觸溝槽(700a和700b)的側(cè)壁上方具有水平壁厚HWTUS。上部隔片子層622在頂部接觸溝槽的底面上方，具有一個底部垂直壁厚LVWTus，在電介質(zhì)材料層160上方，具有一個上部垂直壁厚UVWTus。必須指出的是，雖然UVWTus與HWTus基本相等，但是LVWTus比HWTus大得多。
[0037]dll3)此外，選擇較低隔片子層材料和上部隔片子層材料使:
較低隔片子層620會使之后的本體-注入束通過傳輸，然而上部隔片子層622憑借較大的層厚，會阻止之后的本體-注入束通過傳輸；較低隔片子層620作為后續(xù)的上部隔片子層-刻蝕過程的刻蝕終點。
[0038]在一個滿足上述工藝步驟的典型實施例中，較低隔片子層材料為氮化硅，上部隔片子層材料為高密度等離子沉積氧化硅(HDPS0)，由于其沉積工藝，自動滿足以下標準LVffTus ? HWTUS。作為一個器件結(jié)構(gòu)的較典型實施例，VWIYs可以為100至500埃，UVWTus可以小于0.1微米，而LVWTus可以為0.3至0.4微米。
[0039]圖2E說明以下步驟:
dll4)在頂部接觸溝槽700a和700b的底部附近，通過HWTus + HWIYs的組合壁厚，注入多個重摻雜嵌入式本體注入?yún)^(qū)710a和710b。同時，由于LVWTus ? HWTus的關(guān)系，保持頂部接觸溝槽700a的底面下方子接觸溝槽區(qū)不含任何伴生的本體-接觸注入物。
[0040]附加的注入束表示為本體-注入束616取向，指向嵌入式本體注入?yún)^(qū)710a和710b，與Z軸呈本體-注入傾斜角。在一個實施例中，本體-注入傾斜角為15至30度，嵌入式本體注入?yún)^(qū)710a和710b以P+型腔的形式，位于頂部接觸溝槽700a和700b的硅側(cè)壁上，通過注入重硼束，制備嵌入式本體注入?yún)^(qū)710a和710b。然后，通過熱激活驅(qū)動，將P+型腔擴散到硅中。
[0041]一個重要說明，P+型嵌入式本體注入?yún)^(qū)710a和710b不能隨之觸及，橋接并短接至子接觸溝槽區(qū)。否則，必須使用一個額外的、不必要的頂部接觸溝槽刻蝕工藝，以除去橋接P+型嵌入式本體注入?yún)^(qū)。在一個實施例中，說明了這一點的重要性，重摻雜嵌入式本體注入?yún)^(qū)710a的硼離子注入劑量約為ixe15cnr2，以形成最終的P+型本體接觸。然而，對于穿過它的肖特基勢壘的控制漏電流來說，之后的嵌入式香農(nóng)注入?yún)^(qū)720a的硼離子注入劑量，僅僅約為lXel2cm_2，比lXel5Cm_2小三個數(shù)量級。因此，頂部接觸溝槽700a底面下面的子接觸溝槽區(qū)應(yīng)保持不含任何重大的伴生本體-接觸注入物。回顧圖2D，說明LVWTUS?HWTUS。雖然，上部和下部極限邊界(HWTus和HWIYs)的組合厚度并不大，無法阻止本體-注入束616隨后注入到頂部接觸溝槽700a和子接觸溝槽區(qū)的下部拐角區(qū)中，由HDP制成的厚LVWTus足夠大，可以阻止本體-注入束616隨后注入到頂部接觸溝槽700a和子接觸溝槽區(qū)的下部拐角區(qū)中。在一個較佳實施例中，LVWTus / HWTus的比應(yīng)大于3/1。
[0042]圖2F表示以下步驟:
dll5)接下來通過上部隔片子層-刻蝕工藝，除去上部隔片子層622，通過較低隔片子層-刻蝕工藝，除去較低隔片子層620。
[0043]雖然，如上所述僅僅需要HDP就能防止本體-注入束616觸及子接觸溝槽區(qū)，但是仍然需要較低隔片子層620作為上部隔片子層-刻蝕的刻蝕終點。在一個典型實施例中，較低隔片子層620由氮化硅制成。
[0044]圖2G表示以下步驟:
d21)在子接觸溝槽區(qū)中注入P-型嵌入式香農(nóng)注入?yún)^(qū)720a，同時在柵極131中，注入P-型嵌入式香農(nóng)注入?yún)^(qū)720b。
[0045]附加的注入束表示為香農(nóng)-注入束720取向，指向嵌入式香農(nóng)注入?yún)^(qū)720a和720b，與Z軸呈香農(nóng)-注入傾斜角。在一個實施例中，香農(nóng)-注入傾斜角為7至15度，嵌入式香農(nóng)注入?yún)^(qū)720a和720b以P-型腔的形式，位于頂部接觸溝槽700a和700b的底面下方，通過在N-型EPIL 104中輕注入硼束，制備嵌入式香農(nóng)注入?yún)^(qū)720a。然后，通過熱激活驅(qū)動，將P+型腔擴散到硅中。
[0046]圖2H表示制備金屬層640，通過接觸勢壘層642，與嵌入式香農(nóng)注入?yún)^(qū)(720a、720b)、重摻雜嵌入式本體注入?yún)^(qū)(710a、710b)、本體區(qū)(140b、140c)以及源極區(qū)(150b、150c )相接觸。此外，金屬層640填充了頂部接觸溝槽(700a、700b )，覆蓋了絕緣區(qū)(160a、160b、160c)。因此，通過頂部接觸溝槽700a、700b的一次刻蝕，形成與肖特基二極管集成的MOSFET (M0SFET/SKY)，其中集成的肖特基二極管652的邊界用虛線表示，作為金屬層640、嵌入式香農(nóng)注入?yún)^(qū)720a和EPIL 104的串聯(lián)。因此，頂部接觸溝槽700a的垂直側(cè)壁限定了肖特基二極管剖面寬度。要注意的是，金屬層640被分成各個部分，分別連接有源MOSFET和柵極131。另外，柵極131中的P+型嵌入式本體注入?yún)^(qū)710b轉(zhuǎn)換成柵極接觸電極。
[0047]制備金屬層640本身的工藝已為本領(lǐng)域的技術(shù)人員所熟知，包括沉積鈦/氮化鈦(Ti/TiN)，制備硅化鈦并且填充金屬層。肖特基二極管652向上的垂直剖面將陸續(xù)穿過以下金屬層:
1.N+型硅 SCST 103。
[0048]2.N-型硅 EPIL 104。
[0049]3.P-型硅嵌入式香農(nóng)注入?yún)^(qū)720a。
[0050]4.硅化物。
[0051]5.氮化鈦 TiN。
[0052]6.金屬(鋁、銅等)。
[0053]在上述說明中，(系統(tǒng)二極管652的)肖特基勢壘形成在層4和3之間。
[0054]雖然上述說明包含許多具體參數(shù)，但是這些參數(shù)僅僅作為對本發(fā)明現(xiàn)有的較佳實施例做出的解釋說明，不應(yīng)據(jù)此局限本發(fā)明的范圍。通過上述說明及附圖，給出了各個典型實施例的具體結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員應(yīng)明確，本發(fā)明還可以用各種其他的形式體現(xiàn)，無需過度實驗，本領(lǐng)域的技術(shù)人員就可以實施本發(fā)明中的實施例。因此，本發(fā)明的范圍不應(yīng)局限于以上說明，而應(yīng)由所附的權(quán)利要求書及其全部等效內(nèi)容決定。在權(quán)利要求書內(nèi)等效的意義和范圍內(nèi)的任何以及全部修正都應(yīng)認為屬于本發(fā)明的意義和范圍。
【權(quán)利要求】
1.一種用于與肖特基二極管集成的MOSFET的制備方法，用X-Y-Z笛卡爾坐標系表示，X-Y平面平行于其主半導(dǎo)體芯片平面，該方法包括: a)在與半導(dǎo)體襯底重疊的外延層中，制備一個柵極溝槽，并且在其中沉積柵極材料； b)在外延層中，制備一個本體區(qū)，在本體區(qū)上方制備一個源極區(qū)，在柵極溝槽和源極區(qū)上方，制備一個電介質(zhì)區(qū)； c)刻蝕頂部接觸溝槽，其垂直側(cè)壁限定了肖特基二極管剖面寬度:其中， Cl)頂部接觸溝槽通過電介質(zhì)區(qū)和源極區(qū)，從而定義了一個源極-接觸深度；并且 c2)頂部接觸溝槽部分深入到本體區(qū)中預(yù)定的一個總本體-接觸深度； d)制備: dl)在頂部接觸溝槽及源極-接觸深度以下的側(cè)壁中，制備一個重摻雜嵌入式本體注入?yún)^(qū)，其有一本體-接觸深度〈總本體-接觸深度；并且 d2)在頂部接觸溝槽底面下方的子接觸溝槽區(qū)中，制備一個嵌入式香農(nóng)注入?yún)^(qū)；并且 e)制備一個金屬層: el)與嵌入式香農(nóng)注入?yún)^(qū)、本體區(qū)以及源極區(qū)接觸；并且 e2)填充頂部接觸溝槽，并且覆蓋電介質(zhì)區(qū)` 從而僅僅通過一次刻蝕頂部接觸溝槽，就完成了與肖特基二極管集成的MOSFET的制備。
2.如權(quán)利要求1所述的方法，其特征在于，制備重摻雜的嵌入式本體注入?yún)^(qū)和嵌入式香農(nóng)注入?yún)^(qū)包括: dll)注入重摻雜嵌入式本體注入?yún)^(qū)，同時保持子接觸溝槽區(qū)不含任何伴生本體-接觸注入物；并且 d21)在子接觸溝槽區(qū)中注入嵌入式香農(nóng)注入?yún)^(qū)。
3.如權(quán)利要求2所述的方法，其特征在于，注入重摻雜嵌入式本體注入?yún)^(qū)，同時保持子接觸溝槽區(qū)不含任何伴生本體-接觸注入物包括: dill)在頂部接觸溝槽的側(cè)壁上，制備水平壁厚為HWIYs的較低隔片子層，在頂部接觸溝槽的底面上和電介質(zhì)區(qū)上，較低隔片子層的垂直壁厚為VWIYs，其中VWIYs與HWIYs基本相等; dll2)在較低隔片子層上，制備一個上部隔片子層，在頂部接觸溝槽的側(cè)壁上方上部隔片子層具有水平壁厚HWTus,在頂部接觸溝槽的底面上方，上部隔片子層具有一個底部垂直壁厚LVWTus，在電介質(zhì)區(qū)上方，上部隔片子層具有一個上部垂直壁厚UVWTus，其中UVWTus與 HWTus 基本相等，且 LVWTUS?HWTUS ； dll3)選擇較低隔片子層材料和上部隔片子層材料使: 較低隔片子層會使之后的本體-注入束通過傳輸，然而上部隔片子層憑借較大的層厚，會阻止之后的本體-注入束通過傳輸；并且 較低隔片子層作為后續(xù)的上部隔片子層-刻蝕過程的刻蝕終點；dll4)本體-注入束與Z軸呈本體-注入傾斜角BITA，通過HWTus + HWTls的組合壁厚，注入重摻雜嵌入式本體注入?yún)^(qū)，同時，由于LVWTus ? HWTus的關(guān)系，保持子接觸溝槽區(qū)不含任何伴生的本體-接觸注入物，從而避免因伴生的本體-接觸注入物在子接觸溝槽區(qū)中橋接嵌入式本體注入?yún)^(qū)而必須使用一個額外刻蝕過程加以除去；并且dll5)接下來通過上部隔片子層-刻蝕工藝和較低隔片子層-刻蝕工藝，除去上部隔片子層和較低隔片子層。
4.如權(quán)利要求3所述的方法，其特征在于，LVWTUS>3*HWTUS。
5.如權(quán)利要求3所述的方法，其特征在于: 較低隔片子層材料為氮化硅，上部隔片子層材料為高密度等離子沉積氧化硅；
VWTls 為 100 至 500 埃； UVffTus小于0.1微米，而LVWTus為0.3至0.4微米；并且 本體-注入傾斜角為15至30度。
6.如權(quán)利要求2所述的方法，其特征在于，在子接觸溝槽區(qū)中注入嵌入式香農(nóng)注入?yún)^(qū)包括通過香農(nóng)-注入束，在與Z軸呈香農(nóng)注入傾斜角的方向上，將嵌入式香農(nóng)注入?yún)^(qū)注入到子接觸溝槽區(qū)中。
7.如權(quán)利要求6所述的方法，其特征在于，香農(nóng)注入傾斜角為7度至15度。
8.如權(quán)利要求1所述的方法，其特征在于，制備金屬層包括沉積鈦/氮化鈦，制備硅化鈦，并且填充金屬 層。
【文檔編號】H01L21/8249GK103887243SQ201310695860
【公開日】2014年6月25日 申請日期:2013年12月18日 優(yōu)先權(quán)日:2012年12月20日
【發(fā)明者】潘繼, 伍時謙, 戴嵩山, 安荷·叭剌 申請人:萬國半導(dǎo)體股份有限公司