一種pin光電探測(cè)器芯片的制作方法
【專利摘要】本發(fā)明提供的一種光接收應(yīng)用的PIN光電探測(cè)器芯片，包括外延片與其背面形成歐姆接觸的n電極，所述的外延片自n型InP半導(dǎo)體襯底上連續(xù)生長(zhǎng)：n型InP緩沖層；i型InGaAs吸收層；n型InP過渡層；n型至少三元以上的Ⅲ-Ⅴ族頂層，所述n型InP過渡層中心設(shè)有摻雜光敏區(qū)和摻雜保護(hù)環(huán)；位于所述n型InP過渡層上表面依序設(shè)有鈍化膜層及增透過渡薄膜層；該增透過渡薄膜層的部分表面設(shè)有p型電極金屬層；另一部分設(shè)有絕緣層；該絕緣層表面設(shè)有金屬遮光層；增透薄膜層設(shè)于所述金屬遮光層、絕緣層和摻雜光敏區(qū)上表面。非光源吸收區(qū)的區(qū)域采用了金屬遮光層和摻雜保護(hù)環(huán)設(shè)計(jì)，阻止雜散光產(chǎn)生的光電流進(jìn)入芯片光電流回路中，從而光信號(hào)串?dāng)_大大減小。
【專利說明】—種PIN光電探測(cè)器芯片

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種光收發(fā)一體模塊中的光接收組件，尤其涉及一種光接收組件的PIN光電探測(cè)器芯片。

【背景技術(shù)】
[0002]隨著光通信的迅猛發(fā)展，各種新型的光收發(fā)一體模塊層出不窮，對(duì)其中光接收部分的性能要求也越來越高，而光電探測(cè)器芯片，作為光接收組件中的核心部分，對(duì)光引起的串?dāng)_控制就尤為重要，接收芯片的光串?dāng)_將最終決定整個(gè)接收組件的串?dāng)_；接收芯片的串?dāng)_通常產(chǎn)生于芯片非源區(qū)的光吸收，并且這部分光吸收所產(chǎn)生的光電流進(jìn)入到了芯片整個(gè)光電流的電路中。所以，降低光接收組件中光電探測(cè)器芯片的光串?dāng)_主要有兩個(gè)途徑:a)阻止雜散光從芯片的非吸收區(qū)進(jìn)入芯片；b)阻止雜散光在非吸收區(qū)產(chǎn)生的光電流進(jìn)入芯片整個(gè)的光電流回路中。而對(duì)于通常的光接收探測(cè)器芯片，都沒有作對(duì)于上述兩點(diǎn)的專門設(shè)計(jì)加以控制，所以導(dǎo)致目前所用的普通探測(cè)器芯片在使用過程中串?dāng)_大。


【發(fā)明內(nèi)容】

[0003]為克服以上的缺點(diǎn)，本發(fā)明提供一種光信號(hào)串?dāng)_小的PIN結(jié)構(gòu)光電探測(cè)器芯片。
[0004]為實(shí)現(xiàn)以上發(fā)明目的，本發(fā)明提供的一種光接收應(yīng)用的PIN光電探測(cè)器芯片，包括外延片與其背面形成歐姆接觸的η電極，所述的外延片自η型InP半導(dǎo)體襯底上連續(xù)生長(zhǎng):一 η型InP緩沖層；一 i型InGaAs吸收層；一 η型InP過渡層；一 η型至少三元以上的II1- V族頂層，所述η型InP過渡層中心設(shè)有一摻雜光敏區(qū)和一摻雜保護(hù)環(huán)；位于所述η型InP過渡層上表面依序設(shè)有一鈍化膜層及一增透過渡薄膜層；該增透過渡薄膜層的部分表面設(shè)有一 P型電極金屬層；另一部分設(shè)有一絕緣層；該絕緣層表面設(shè)有一金屬遮光層；一增透薄膜層設(shè)于所述金屬遮光層、絕緣層和摻雜光敏區(qū)上表面。
[0005]所述η型至少三元以上的II1- V族頂層為η型InGaAs頂層。
[0006]所述η型至少三元以上的II1- V族頂層為η型InGaAsP頂層。
[0007]所述摻雜光敏區(qū)邊界與摻雜保護(hù)環(huán)邊界相距LI，其取值范圍3 μ m < LI < 30 μ m ;所述摻雜保護(hù)環(huán)寬度L2，其取值范圍2 μ m < L2 < 20 μ m。
[0008]所述摻雜光敏區(qū)和摻雜保護(hù)環(huán)為Zn摻雜。
[0009]所述摻雜光敏區(qū)和摻雜保護(hù)環(huán)為Ge摻雜。
[0010]所述摻雜光敏區(qū)和摻雜保護(hù)環(huán)為InAlAs。
[0011]本發(fā)明PIN光電探測(cè)器芯片結(jié)構(gòu)，一方面非光源吸收區(qū)采用了金屬遮光層，可以阻止雜散光自芯片的非光源吸收區(qū)進(jìn)入摻雜光敏區(qū)；另一方面，非光源吸收區(qū)還采用了摻雜保護(hù)環(huán)，就可以進(jìn)一步阻止雜散光在非光源吸收區(qū)產(chǎn)生的光電流進(jìn)入芯片整個(gè)的光電流回路中，從而使PIN光電探測(cè)器芯片的光信號(hào)串?dāng)_降低。

【專利附圖】

【附圖說明】
[0012]圖1表示本發(fā)明PIN光電探測(cè)器芯片內(nèi)部結(jié)構(gòu)示意圖；
圖2表示圖1所示η型InP過渡層平面示意圖。

【具體實(shí)施方式】
[0013]以下是結(jié)合附圖詳細(xì)描述本發(fā)明最佳實(shí)施例。
[0014]如圖1所示的PIN光電探測(cè)器芯片，包括外延片與其背面形成歐姆接觸的η電極1，外延片可通過MOCVD法連續(xù)生長(zhǎng)可獲得，所述的外延片自η型InP半導(dǎo)體襯底上連續(xù)生長(zhǎng):一 η型InP緩沖層3 ;— i型InGaAs吸收層4 ;一 η型InP過渡層5 ;— η型至少三元以上的II1- V族頂層6，所述η型InP過渡層5中心設(shè)有一摻雜光敏區(qū)51和一摻雜保護(hù)環(huán)52 ;位于所述η型InP過渡層5上表面依序設(shè)有一鈍化膜層7及一增透過渡薄膜層8 ;該增透過渡薄膜層8的部分表面設(shè)有一 P型電極金屬層9 ;另一部分設(shè)有一絕緣層10 ;該絕緣層表面設(shè)有一金屬遮光層11 ; 一增透薄膜層12設(shè)于所述金屬遮光層11、絕緣層10和摻雜光敏區(qū)51上表面。位于摻雜光敏區(qū)51表面可通過光刻、腐蝕或選擇性的干法刻蝕法獲得圓環(huán)形；位于η型InP過渡層5上表面依序通過PECVD法制作鈍化膜層7及增透過渡薄膜層8 ；該增透過渡薄膜層8的部分表面通過真空鍍膜法或電子束法或?yàn)R射法制作P型電極金屬層9。η型至少三元以上的II1- V族頂層6為η型InGaAs頂層或η型InGaAsP頂層，對(duì)η型II1- V族頂層6，通過選擇性的干法刻蝕法或光刻、腐蝕法來獲得圓環(huán)形，金屬遮光層11主要作用是盡量降低吸收區(qū)內(nèi)已被吸收的光再反射到器件外；同時(shí)金屬遮光層11也起主要阻止器件外雜散光對(duì)光電探測(cè)器信號(hào)光的串?dāng)_。
[0015]如圖2所示的η型InP過渡層5，摻雜光敏區(qū)51邊界與摻雜保護(hù)環(huán)52為Zn或Ge摻雜，摻雜保護(hù)環(huán)52主要是通過開管或閉管或MOCVD擴(kuò)散而獲得，兩者邊界相距LI，其取值范圍3 μ m < LI < 30 μ m。摻雜保護(hù)環(huán)52的寬度L2，其取值范圍2 μ m < L2 < 20 μ m。
[0016]由于上述結(jié)構(gòu)的PIN光電探測(cè)器芯片中，一方面非光源吸收區(qū)采用了金屬遮光層11，可以阻止雜散光自芯片的非光源吸收區(qū)進(jìn)入摻雜光敏區(qū)51 ;另一方面，非光源吸收區(qū)還采用了摻雜保護(hù)環(huán)52，就可以進(jìn)一步阻止雜散光在非光源吸收區(qū)產(chǎn)生的光電流進(jìn)入芯片整個(gè)的光電流回路中，從而使PIN光電探測(cè)器芯片的光信號(hào)串?dāng)_大大減小。
【權(quán)利要求】
1.一種光接收應(yīng)用的PIN光電探測(cè)器芯片，包括外延片與其背面形成歐姆接觸的η電極(1)，所述的外延片自η型InP半導(dǎo)體襯底(2)上連續(xù)生長(zhǎng):一 η型InP緩沖層(3) i型InGaAs吸收層(4);一 η型InP過渡層(5);— η型至少三元以上的II1- V族頂層(6)，其特征在于，所述η型InP過渡層(5)中心設(shè)有一摻雜光敏區(qū)(51)和一摻雜保護(hù)環(huán)(52);位于所述η型InP過渡層(5)上表面依序設(shè)有一鈍化膜層(7)及一增透過渡薄膜層(8);該增透過渡薄膜層(8)的部分表面設(shè)有一 P型電極金屬層(9);另一部分設(shè)有一絕緣層(10);該絕緣層表面設(shè)有一金屬遮光層(11);一增透薄膜層(12)設(shè)于所述金屬遮光層(11)、絕緣層(10)和摻雜光敏區(qū)(51)上表面。
2.根據(jù)權(quán)利要求1所述的PIN光電探測(cè)器芯片，其持征在于，所述II1-V族頂層(6)為η型InGaAs頂層。
3.根據(jù)權(quán)利要求1所述的PIN光電探測(cè)器芯片，其持征在于，所述II1-V族頂層(6)為η型InGaAsP頂層。
4.根據(jù)權(quán)利要求2或3所述的PIN光電探測(cè)器芯片，其持征在于，所述摻雜光敏區(qū)(51)邊界與摻雜保護(hù)環(huán)(52 )邊界相距LI，其取值范圍3ym<Ll<30ym ;所述摻雜保護(hù)環(huán)(52 )寬度L2，其取值范圍2 μ m < L2 < 20 μ m。
5.根據(jù)權(quán)利要求4所述的PIN光電探測(cè)器芯片，其持征在于，所述摻雜光敏區(qū)(51)和摻雜保護(hù)環(huán)(52)為Zn摻雜。
6.根據(jù)權(quán)利要求4所述的PIN光電探測(cè)器芯片，其持征在于，所述摻雜光敏區(qū)(51)和摻雜保護(hù)環(huán)(52)為Ge摻雜。
7.根據(jù)權(quán)利要求4所述的PIN光電探測(cè)器芯片，其持征在于，所述摻雜光敏區(qū)(51)和摻雜保護(hù)環(huán)(52)為InAlAs。
【文檔編號(hào)】H01L31/0352GK104347748SQ201310316323
【公開日】2015年2月11日 申請(qǐng)日期:2013年7月25日 優(yōu)先權(quán)日:2013年7月25日
【發(fā)明者】楊彥偉, 陸一鋒, 梁澤, 高國(guó)祥 申請(qǐng)人:深圳新飛通光電子技術(shù)有限公司