專利名稱：半導(dǎo)體芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是一種可大幅減少封裝體面積的半導(dǎo)體封裝結(jié)構(gòu)。
背景技術(shù)：
由于目前各種高效能的電子產(chǎn)片不斷出現(xiàn)，且產(chǎn)品向輕、薄、短、小的方向發(fā)展，因此，電子封裝的技術(shù)也必須隨之而改變。 傳統(tǒng)的采用金屬導(dǎo)線架進(jìn)行芯片安裝和打線的封裝工藝，具有價格低廉及散熱良好的優(yōu)點；多層壓合板輔以其底部呈陣列式排列的錫球作為引腳，具有在相同尺寸面積下，引腳數(shù)可以變多，封裝面積可以較為縮小的特點。但傳統(tǒng)的以導(dǎo)線架與多層壓合板為基材進(jìn)行芯片安裝，其整體的封裝的體積仍然不能滿足現(xiàn)代社會對電子零器件體積小和高密度越來越高的要求。
發(fā)明內(nèi)容為克服現(xiàn)有技術(shù)中存在的上述問題，本實用新型通過將金屬線路的焊線區(qū)設(shè)置于芯片承載區(qū)下的設(shè)計，大幅減少封裝體面積，使其接近晶片芯片尺寸封裝的面積，以達(dá)到晶片封裝薄小化的目的。為實現(xiàn)上述目的，本實用新型是通過以下技術(shù)手段來實現(xiàn)的一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片、絕緣層和導(dǎo)線，所述的芯片設(shè)置與絕緣層的上表面，芯片與絕緣層之間設(shè)有黏著層；所述的絕緣層的兩端下表面分別設(shè)有導(dǎo)電連接墊，所述的導(dǎo)電連接墊的兩端面和下表面設(shè)有表面金屬層，所述的導(dǎo)電連接墊的上表面兩端設(shè)有導(dǎo)電焊墊，該導(dǎo)電焊墊由導(dǎo)線電連接芯片；且導(dǎo)電焊墊與芯片的上表面設(shè)有封裝膠體用于包覆導(dǎo)線。與傳統(tǒng)技術(shù)相比，本實用新型的有益效果是由于采用上述結(jié)構(gòu)，使得金屬線路的焊線區(qū)域部分內(nèi)縮于芯片的承載區(qū)下，大幅減少封裝體面積，使其接近晶片芯片尺寸封裝的面積，縮短芯片上電性節(jié)點至焊線墊的間距，實現(xiàn)晶片封裝薄小化的目的。

附圖I為本實用新型半導(dǎo)體芯片封裝結(jié)構(gòu)的示意圖。圖中各標(biāo)號分別是(I)芯片，(2)絕緣層，(3)黏著層，(4) (5)導(dǎo)電連接墊，(6)
(7)表面金屬層，(8) (9)導(dǎo)電焊墊，(10) (11)導(dǎo)線，(12)封裝膠體。
具體實施方式
以下結(jié)合附圖對本實用新型作進(jìn)一步的詳細(xì)說明參看圖1，本實用新型一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片I、絕緣層2和導(dǎo)線10，所述的芯片I設(shè)置與絕緣層2的上表面，芯片I與絕緣層2之間設(shè)有黏著層3 ;所述的絕緣層2的兩端下表面分別設(shè)有導(dǎo)電連接墊4、5，所述的導(dǎo)電連接墊4、5的兩端面和下表面設(shè)有表面金屬層6、7，所述的導(dǎo)電連接墊4、5的上表面兩端設(shè)有導(dǎo)電焊墊8、9，該導(dǎo)電焊墊8、9由導(dǎo)線10、11電連接芯片I ;且導(dǎo)電焊墊8、9與芯片I的上表面設(shè)有封裝膠體12用于包覆導(dǎo)線 IOUlo本實用新型所例舉的實施例并非對自己的限定，凡是未脫離本實用新型技術(shù)方案 的內(nèi)容，依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型的技術(shù)方案范圍內(nèi)。
權(quán)利要求1.一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片、絕緣層和導(dǎo)線，其特征在于所述的芯片設(shè)置與絕緣層的上表面，芯片與絕緣層之間設(shè)有黏著層；所述的絕緣層的兩端下表面分別設(shè)有導(dǎo)電連接墊，所述的導(dǎo)電連接墊的兩端面和下表面設(shè)有表面金屬層，所述的導(dǎo)電連接墊的上表面兩端設(shè)有導(dǎo)電焊墊，該導(dǎo)電焊墊由導(dǎo)線電連接芯片；且導(dǎo)電焊墊與芯片的上表面設(shè)有封裝膠體用于包覆導(dǎo)線。
專利摘要本實用新型公開了一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片、絕緣層和導(dǎo)線，所述的芯片設(shè)置與絕緣層的上表面，芯片與絕緣層之間設(shè)有黏著層；所述的絕緣層的兩端下表面分別設(shè)有導(dǎo)電連接墊，所述的導(dǎo)電連接墊的兩端面和下表面設(shè)有表面金屬層，所述的導(dǎo)電連接墊的上表面兩端設(shè)有導(dǎo)電焊墊，該導(dǎo)電焊墊由導(dǎo)線電連接芯片；且導(dǎo)電焊墊與芯片的上表面設(shè)有封裝膠體用于包覆導(dǎo)線。由于采用上述結(jié)構(gòu)，使得金屬線路的焊線區(qū)域部分內(nèi)縮于芯片的承載區(qū)下，大幅減少封裝體面積，使其接近晶片芯片尺寸封裝的面積，縮短芯片上電性節(jié)點至焊線墊的間距，實現(xiàn)晶片封裝薄小化的目的。
文檔編號H01L23/31GK202513146SQ20122011257
公開日2012年10月31日 申請日期2012年3月15日 優(yōu)先權(quán)日2012年3月15日
發(fā)明者祁麗芬 申請人:祁麗芬