專利名稱：一種石墨烯場效應(yīng)器件制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種石墨烯場效應(yīng)管器件的制備方法。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)、互聯(lián)網(wǎng)以及新型大眾電子產(chǎn)品的高速發(fā)展，微型化，低成本，低功耗及高運(yùn)行速度已經(jīng)成為集成電路的發(fā)展趨勢。從而推動互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,CMOS)制造工藝不斷地迅速發(fā)展，而隨著集成電路的集成度及其性能不斷提高的同時，其不斷縮小的特征尺寸也即將逼近摩爾定律預(yù)言的物理尺寸的極限，這將導(dǎo)致微電子器件及其電路的運(yùn)行出現(xiàn)嚴(yán)重失真，電子波函數(shù)將會擴(kuò)展到臨近的元件，傳統(tǒng)的器件設(shè)計(jì)及其分析方法將不再有效。因此半導(dǎo)體器件及其制造工藝的進(jìn)一步發(fā)展正面臨著極大的挑戰(zhàn)。因而新的半導(dǎo)體材料的出現(xiàn)及器件集成工藝的改進(jìn)將具有極其重要的意義。 石墨烯作為一種嶄新的具有嚴(yán)格二維晶格的性能優(yōu)異的納米材料，因其具有獨(dú)特的物理結(jié)構(gòu)及電學(xué)性能，已迅速成為國際新材料研究領(lǐng)域的熱點(diǎn)。具有單原子層厚度的石墨烯是迄今為止導(dǎo)電性最好的材料，電子在其中的運(yùn)動速度達(dá)到了光速的1/300，遠(yuǎn)遠(yuǎn)超過了電子在一般導(dǎo)體中的運(yùn)動速度。由于石墨烯具有優(yōu)異的載流子傳輸特性，其載流子遷移率高達(dá)lOOOOcmVVs，高于Si的10倍，在將來極有可能取代Si，成為下一代集成電路的理想材料。與基于娃半導(dǎo)體材料的場效應(yīng)管相比，石墨稀基場效應(yīng)管具有更聞的飽和速率，雙極場效應(yīng)特性，高熱導(dǎo)率及臨界電流密度，在超高速射頻器件應(yīng)用領(lǐng)域具有很大的潛力，預(yù)計(jì)其最高截止頻率將超過ITHz。而傳統(tǒng)的CMOS制造工藝應(yīng)用于石墨烯基器件時，在石墨烯上集成柵介質(zhì)材料時，其制備工藝會在石墨烯晶格中引入缺陷，嚴(yán)重破壞單原子層石墨烯的晶格結(jié)構(gòu)，降低載流子的遷移率導(dǎo)致器件性能降低。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種石墨烯場效應(yīng)器件制備方法，用于解決現(xiàn)有技術(shù)中載流子遷移率低的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種石墨烯場效應(yīng)器件制備方法，該方法包括以下步驟I)提供一半導(dǎo)體襯底；2)在該半導(dǎo)體襯底上制備柵電極；3)在步驟2)獲得的結(jié)構(gòu)上沉積具有高k介電常數(shù)的柵介質(zhì)材料，形成柵介質(zhì)層；4)刻蝕所述柵介質(zhì)層形成所需的圖形；露出部分柵電極；5)將制備好的石墨烯轉(zhuǎn)移到步驟4)之后獲得的結(jié)構(gòu)上；6)刻蝕所述石墨烯形成預(yù)設(shè)圖形；該預(yù)設(shè)圖形覆蓋步驟4)中刻蝕所述柵介質(zhì)層形成所需的圖形，同樣也露出該部分柵電極；7)生長形成源漏電極。
優(yōu)選地，所述步驟5)中制備好的石墨烯采用如下方法制備a.提供一襯底；b.在該襯底上沉積石墨烯；形成石墨烯層；c.在該石墨烯層上均勻涂覆聚合物膠；d.將步驟c后獲得的結(jié)構(gòu)放入FeCl3溶液中腐蝕掉襯底；僅保留聚合物膠及附著在上面的石墨烯；e.將所述的石墨烯轉(zhuǎn)移步驟4)之后獲得的結(jié)構(gòu)上并去除該聚合物膠。優(yōu)選地，所述步驟a中的襯底為拋光的Cu或Ni片。
優(yōu)選地，所述步驟b中的沉積方法為化學(xué)氣氣相沉積法。優(yōu)選地，所述步驟6)中刻蝕所述石墨烯形成預(yù)設(shè)圖形是通過光刻定義石墨烯器件陣列的有效區(qū)域，然后采用離子束刻蝕方法刻蝕掉有效區(qū)域外的石墨烯，剩下石墨烯導(dǎo)電溝道陣列。優(yōu)選地，所述步驟3)中的柵介質(zhì)層為Al2O3薄膜。優(yōu)選地，所述Al2O3薄膜的厚度為厚度為5_50nm。優(yōu)選地，所述步驟I)中的襯底材料為Si、Si02、Si02/Si或者GaAs中的任意一種。優(yōu)選地，所述步驟2)中所述的柵電極為單柵、雙柵或多柵結(jié)構(gòu)。本發(fā)明針對石墨烯基場效應(yīng)管制備工藝的問題，提出一種石墨烯場效應(yīng)器件的的集成方法，器件制備過程是基于現(xiàn)有的標(biāo)準(zhǔn)的曝光與刻蝕技術(shù)，采用自上而下的半導(dǎo)體制備工藝步驟，與現(xiàn)有CMOS工藝兼容。在具有高電阻的Si02/Si襯底上采用EBL曝光定義柵極圖形，并沉積金屬形成柵電極，隨后采用ALD方法沉積具有高介電常數(shù)的Al2O3薄膜作為柵氧化層，并刻蝕。接下來將采用CVD方法制備的單層石墨烯轉(zhuǎn)移到Al2O3薄膜上，并刻蝕形成器件的導(dǎo)電溝道。采用半導(dǎo)體工藝制作器件源極漏極電極接觸，制備出了基于石墨烯的場效應(yīng)晶體管陣列，這種在柵介質(zhì)上集成石墨烯薄膜的集成工藝不僅能避免柵介質(zhì)材料制備工藝破壞石墨烯晶格結(jié)構(gòu)，降低載流子的遷移率，同時直接在金屬電極上沉積柵介質(zhì)材料有利于獲得質(zhì)量較好的Al2O3薄膜，提高場效應(yīng)器件的柵極調(diào)制能力，適用于石墨烯基高頻射頻器件及碳基大規(guī)模集成電路制造領(lǐng)域。


圖I-圖6b顯示為雙柵石墨烯場效應(yīng)晶體管的制備工藝流程示意圖。其中，圖I顯示為本發(fā)明襯底結(jié)構(gòu)示意圖。圖2a_2b顯示為對準(zhǔn)標(biāo)記及柵電極形成后結(jié)構(gòu)示意圖，其中圖2a為對準(zhǔn)標(biāo)記及柵電極形成結(jié)構(gòu)俯視圖；圖2b為圖2a沿A-A方向的剖視圖。圖3a 3c顯示為柵介質(zhì)生長后的結(jié)構(gòu)示意圖。其中圖3a為柵介質(zhì)生長后形成結(jié)構(gòu)俯視圖；圖3b為柵介質(zhì)刻蝕后的結(jié)構(gòu)示意圖；圖3c為圖3b沿B-B方向的剖視圖。圖4a_4b顯示為石墨烯轉(zhuǎn)移后的結(jié)構(gòu)示意圖，其中圖4a為石墨烯轉(zhuǎn)移后形成結(jié)構(gòu)俯視圖；圖4b為圖4a沿C-C方向的剖視圖。圖5顯不為石墨稀刻蝕后的結(jié)構(gòu)不意圖。圖6a_6b顯示為本發(fā)明源、漏電極形成后的結(jié)構(gòu)示意圖。其中，其中圖6a為源、漏電極形成后的結(jié)構(gòu)俯視圖；圖6b為圖6a沿D-D方向的剖視圖。
元件標(biāo)號說明ISi02/Si 襯底2雙柵電極3石墨烯4Al2O3柵介質(zhì)薄膜5、6源、漏電極
具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請參閱附圖。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。本發(fā)明提供一種石墨烯場效應(yīng)器件的集成方法，其包括柵電極及套刻對準(zhǔn)標(biāo)記的制備工藝、柵介質(zhì)的生長及刻蝕工藝、石墨烯的制備及轉(zhuǎn)移工藝、石墨烯的刻蝕工藝以及源極漏極電極制備工藝。具體的，所述的柵電極及套刻對準(zhǔn)標(biāo)記的制備工藝，采用EBL電子束曝光系統(tǒng)將柵電極及對準(zhǔn)標(biāo)記圖形轉(zhuǎn)移到襯底上，該襯底可以為Si、SiO2, Si02/Si、GaAs等，通過濺射系統(tǒng)或者熱蒸發(fā)或者電子束蒸發(fā)等薄膜沉積工藝沉積金屬薄膜，接下來去膠剝離(lift-off)，形成柵電極及對準(zhǔn)標(biāo)記陣列。所述的柵電極可以是單柵、雙柵以及多柵結(jié)構(gòu)。對準(zhǔn)標(biāo)記工藝屬于本領(lǐng)域的公知常識，在此不再贅述。所述的柵介質(zhì)生長及其刻蝕工藝包括以下步驟通過原子層沉積(ALD)的方法在工藝步驟I襯底上直接生長具有高k介電常數(shù)的Al2O3柵介質(zhì)薄膜；通過EBL寫出刻蝕窗口，采用干法或濕法工藝對Al2O3進(jìn)行刻蝕，露出柵極金屬接觸及對準(zhǔn)標(biāo)記圖形。所述的石墨烯的制備及轉(zhuǎn)移工藝，其特征在于具體步驟為采用化學(xué)氣氣相沉積法(CVD)在襯底上生長高質(zhì)量單層石墨烯，該襯底可以為拋光的Cu或者Ni片；在所述的石墨烯上勻聚合物膠，接下來放入FeCl3溶液中腐蝕掉襯底，剩下聚合物膠及附著在上面的石墨烯；將所述的石墨烯轉(zhuǎn)移到工藝步驟2所述的襯底上并去膠。所述的石墨烯的刻蝕工藝，其特征在于通過光刻定義石墨烯器件陣列的有效區(qū)域，采用離子束刻蝕系統(tǒng)刻蝕掉器件有效區(qū)域外的石墨烯，剩下石墨烯導(dǎo)電溝道陣列。所述的源極漏極的制備工藝，其特征在于采用EBL自動對準(zhǔn)曝光系統(tǒng)，在石墨烯圖形陣列上實(shí)現(xiàn)源極和漏極圖形陣列精確對準(zhǔn)，隨后沉積金屬并剝離工藝，形成源、漏金屬電極陣列以上涉及到的圖形化工藝步驟，其特征在于光刻及EBL曝光的圖形均為陣列化的圖形，可以在一次流片的過程中制備多個石墨烯場效應(yīng)管的陣列，便于大規(guī)模石墨烯基的集成電路的制造。所述柵電極及套刻對準(zhǔn)標(biāo)記的制備工藝，目的在于形成器件的柵電極，采用靜電場控制載流子濃度極其運(yùn)輸特性，對準(zhǔn)標(biāo)記便于器件多層圖形結(jié)構(gòu)的精確對準(zhǔn)套刻，此步驟中柵電極與對準(zhǔn)標(biāo)記同時形成。請參閱圖I至圖6b所示的本發(fā)明雙柵石墨烯場效應(yīng)晶體管的制備工藝流程示意圖。其具體實(shí)施方案如下步驟一，請參閱圖I所示，選取一 Si02/Si襯底,采用標(biāo)準(zhǔn)RCA工藝清洗。步驟二,通過EBL寫出柵電極及對準(zhǔn)標(biāo)記圖形,然后沉積金屬，并采用lift-off工藝剝離，形成柵電極與對準(zhǔn)標(biāo)記。如圖2a所示的俯視圖。其中，圖2b為圖2a沿A-A線的剖面圖。步驟三，圖3a_3c所示為柵介質(zhì)的生長與刻蝕工藝。其目的在于沉積具有高k介電常數(shù)的柵介質(zhì)材料，提高器件載流子遷移率。步驟四，然后通過刻蝕出窗口實(shí)現(xiàn)金屬互連。具體實(shí)施方案如下采用ALD方法在上述步驟獲得的襯底上沉積厚度為5-50nm的Al2O3薄膜。如圖3a所示的俯視圖。請參閱圖3b所示,光刻形成刻蝕窗口，刻蝕Al2O3薄膜,露出部分對準(zhǔn)標(biāo)記及柵電極接觸電極。其中，圖3c為圖3b沿B-B線的剖面圖。請參閱圖4a所示，將石墨烯轉(zhuǎn)移到步驟四之后獲得的結(jié)構(gòu)上，本實(shí)施中，所述石墨烯制備及轉(zhuǎn)移工藝，具體實(shí)施方案如下I)采用CVD方法在拋光的銅片上生長單層高質(zhì)量的石墨烯。2)勻上聚合物膠，隨后在FeCl3溶液中腐蝕掉銅片，剩下聚合物及附著在上面石墨烯。3)將石墨烯轉(zhuǎn)移到所述工藝步驟4)襯底上，丙酮去除膠，并退火。所述石墨烯刻蝕工藝，其目的在于定義石墨烯器件的有效區(qū)域，形成器件導(dǎo)電溝道，其請參閱圖5所示。石墨烯刻蝕圖形化的具體實(shí)施方案如下I)采用光刻將石墨烯版圖結(jié)構(gòu)圖形轉(zhuǎn)移到光刻膠上，形成刻蝕窗口。2)通過RIE反應(yīng)離子刻蝕系統(tǒng)，刻蝕掉沒有被光刻膠保護(hù)的石墨烯材料。3)丙酮去膠，形成石墨烯導(dǎo)電溝道的有效區(qū)域。所述源極漏極區(qū)域定義，其目的在于實(shí)現(xiàn)源極漏極金屬接觸，請參閱圖6a和6b所示，其具體實(shí)施方案如下I)采用EBL寫出源極漏極圖形，沉積金屬，并剝離去膠，形成源、漏金屬電極。所述柵極源極漏極金屬電極接觸工藝，其目的在于實(shí)現(xiàn)器件及外電路之間的連接其具體實(shí)施方案如下采用光學(xué)曝光將掩膜版上電極接觸圖形轉(zhuǎn)移到光刻膠上，沉積金屬，最后剝離去膠，形成電極接觸。本發(fā)明提供一種石墨烯場效應(yīng)器件集成方法。該方法包括采用電子束曝光(EBL)的方法在Si02/Si襯底上定義石墨烯場效應(yīng)管(GFET)的柵極電極區(qū)域及對準(zhǔn)標(biāo)記區(qū)域，隨后采用熱蒸發(fā)沉積金屬并剝離，形成柵電極與對準(zhǔn)標(biāo)記。EBL可以實(shí)現(xiàn)圖形的精確對準(zhǔn)，其柵溝道長度最小能達(dá)到2nm。接下來采用原子層沉積(ALD)的方法制備出具有高介電常數(shù)的Al2O3薄膜，并利用濕法刻蝕的方法對其進(jìn)行刻蝕，露出柵電極接觸及對準(zhǔn)標(biāo)記。隨后將采用化學(xué)氣相沉積(CVD)方法制備的的單層石墨烯薄膜轉(zhuǎn)移到襯底上，并采用等離子體刻蝕系統(tǒng)刻蝕形成墨烯場效應(yīng)管(GFET)的導(dǎo)電溝道。最后采用EBL的定義源極、漏極電極區(qū)域，并采用光學(xué)曝光定義金屬接觸，沉積金屬并剝離以實(shí)現(xiàn)金屬互連。該方法與傳統(tǒng)CMOS制造工藝兼容，簡化了器件的制備工藝，有利于提高器件的性能。該發(fā)明適用于石墨烯基電子器件及大規(guī)模碳基集成電路的加工制造工藝。綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā) 明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種石墨烯場效應(yīng)器件制備方法，其特征在于，該方法包括以下步驟 1)提供一半導(dǎo)體襯底； 2)在該半導(dǎo)體襯底上制備柵電極； 3)在步驟2)獲得的結(jié)構(gòu)上沉積具有高k介電常數(shù)的柵介質(zhì)材料，形成柵介質(zhì)層； 4)刻蝕所述柵介質(zhì)層形成所需的圖形；露出部分柵電極； 5)將制備好的石墨烯轉(zhuǎn)移到步驟4)之后獲得的結(jié)構(gòu)上； 6)刻蝕所述石墨烯形成預(yù)設(shè)圖形；該預(yù)設(shè)圖形覆蓋步驟4)中刻蝕所述柵介質(zhì)層形成所需的圖形，同樣也露出該部分柵電極； 7)生長形成源漏電極。
2.根據(jù)權(quán)利要求I所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟5)中制備好的石墨烯采用如下方法制備 a.提供一襯底； b.在該襯底上沉積石墨烯；形成石墨烯層； c.在該石墨烯層上均勻涂覆聚合物膠； d.將步驟c后獲得的結(jié)構(gòu)放入FeCl3溶液中腐蝕掉襯底；僅保留聚合物膠及附著在上面的石墨??； e.將所述的石墨烯轉(zhuǎn)移步驟4)之后獲得的結(jié)構(gòu)上并去除該聚合物膠。
3.根據(jù)權(quán)利要求2所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟a中的襯底為拋光的Cu或Ni片。
4.根據(jù)權(quán)利要求2或3所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟b中的沉積方法為化學(xué)氣氣相沉積法。
5.根據(jù)權(quán)利要求2所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟6)中刻蝕所述石墨烯形成預(yù)設(shè)圖形是通過光刻定義石墨烯器件陣列的有效區(qū)域，然后采用離子束刻蝕方法刻蝕掉有效區(qū)域外的石墨烯，剩下石墨烯導(dǎo)電溝道陣列。
6.根據(jù)權(quán)利要求I所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟3)中的柵介質(zhì)層為Al2O3薄膜。
7.根據(jù)權(quán)利要求6所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述Al2O3薄膜的厚度為厚度為5-50nm。
8.根據(jù)權(quán)利要求I所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟I)中的襯底材料為Si、SiO2, Si02/Si或者GaAs中的任意一種。
9.根據(jù)權(quán)利要求I所述的石墨烯場效應(yīng)器件制備方法，其特征在于所述步驟2)中所述的柵電極為單柵、雙柵或多柵結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種石墨烯場效應(yīng)器件集成方法。該方法在襯底上形成柵電極與對準(zhǔn)標(biāo)記。接下來制備出具有高介電常數(shù)的Al2O3薄膜，并利用濕法刻蝕的方法對其進(jìn)行刻蝕，露出柵電極接觸及對準(zhǔn)標(biāo)記。隨后將采用化學(xué)氣相沉積(CVD)方法制備的的單層石墨烯薄膜轉(zhuǎn)移到襯底上，并采用等離子體刻蝕系統(tǒng)刻蝕形成墨烯場效應(yīng)管(GFET)的導(dǎo)電溝道。最后采用EBL的定義源極、漏極電極區(qū)域，并采用光學(xué)曝光定義金屬接觸，沉積金屬并剝離以實(shí)現(xiàn)金屬互連。該方法與傳統(tǒng)CMOS制造工藝兼容，簡化了器件的制備工藝，有利于提高器件的性能。該發(fā)明適用于石墨烯基電子器件及大規(guī)模碳基集成電路的加工制造工藝。
文檔編號H01L21/8232GK102915929SQ20121042569
公開日2013年2月6日 申請日期2012年10月30日 優(yōu)先權(quán)日2012年10月30日
發(fā)明者王浩敏, 謝紅, 劉曉宇, 張有為, 陳志鎣, 于廣輝, 謝曉明 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所