專(zhuān)利名稱(chēng)：用于功率半導(dǎo)體裝置的邊緣終端結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)通常涉及半導(dǎo)體裝置和用于制造這樣的裝置的方法。更特別地，本申請(qǐng)描述了用于功率半導(dǎo)體裝置(功率半導(dǎo)體器件)的邊緣終端結(jié)構(gòu)(edge terminationstructures)和用于制造這樣的結(jié)構(gòu)的方法。
背景技術(shù)：
在很多種電子設(shè)備中都使用包含集成電路(IC)或分立器件的半導(dǎo)體裝置。IC裝置(或芯片，或分立器件)包括已在半導(dǎo)體材料的基板的表面中制造的小型電路。該電路由許多重疊層組成，包括，包含可擴(kuò)散到基板中的摻雜劑的層(叫做擴(kuò)散層)，或包含植入基板中的離子的層(植入層)。其他層是導(dǎo)體(多晶硅或金屬層)，或?qū)щ妼又g的連接(通路(通孔)或接觸層)。可在使用許多步驟的組合的逐層エ藝中制造IC裝置或分立器件，包括生長(zhǎng)層、成像、沉積、蝕刻、摻雜和清潔。典型地，使用硅片作為基板，并利用光刻法將基板的不同區(qū)域標(biāo)記為是摻雜的，或沉積并限定多晶硅、絕緣體或金屬層。功率半導(dǎo)體裝置通常在電路中用作開(kāi)關(guān)或整流器。當(dāng)與電路板連接時(shí)，其可在很多設(shè)備中使用，包括汽車(chē)用電子設(shè)備、磁盤(pán)驅(qū)動(dòng)器和電源?？稍谝言诨逯挟a(chǎn)生的溝槽中形成一些功率半導(dǎo)體裝置。使溝槽結(jié)構(gòu)吸引人的ー個(gè)特征是，電流垂直地流過(guò)溝槽中的裝置的通道。這允許比電流水平地流過(guò)通道然后垂直地流過(guò)漏極的其他半導(dǎo)體裝置更高的単元和/或電流通道密度。更大的單元和/或電流通道密度通常意味著在每單位面積的基板中可以制造更多裝置和/或電流通道，從而增加功率半導(dǎo)體裝置的電流密度。

發(fā)明內(nèi)容
本申請(qǐng)描述了 用于功率半導(dǎo)體裝置的邊緣終端結(jié)構(gòu)和用于制造這樣的結(jié)構(gòu)的方法。功率半導(dǎo)體裝置(或功率裝置)包括在其上具有外延層的基板；形成在外延層中的基本上平行的有源溝槽陣列(ー排形成在外延層中的基本上平行的有源溝槽)，其中所述有源溝槽包括具有絕緣柵極導(dǎo)電層的晶體管結(jié)構(gòu)；有源溝槽附近的超結(jié)或屏蔽區(qū)域(super junction or shielded region);有源溝槽周?chē)耐鈬鷾喜?peripheral trench)；以及外延層的上表面內(nèi)的源極接觸區(qū)域，其中，柵極導(dǎo)電層在超結(jié)或屏蔽區(qū)域的上方并在周?chē)鈬鷾喜鄣纳戏窖由?。這樣的構(gòu)造允許在包含PN超結(jié)結(jié)構(gòu)的功率MOSFET裝置中以寬范圍的擊穿電壓使用邊緣終端結(jié)構(gòu)。


按照附圖，可更好地理解以下描述，其中圖1示出了用于制造包含基板和外延(或“印i”)層的半導(dǎo)體結(jié)構(gòu)的方法的ー些實(shí)施方式，其中在外延層的上表面上具有掩模；圖2示出了用于制造包括兩個(gè)溝槽結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施方式；圖3至圖4示出了用于制造具有形成于溝槽中和溝槽上的氧化物層的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施方式；圖5示出了用于制造具有形成于溝槽中的柵極導(dǎo)體的半導(dǎo)體結(jié)構(gòu)的方法的ー些實(shí)施方式；圖6示出了用于制造具有形成于外延層中的P區(qū)域的半導(dǎo)體結(jié)構(gòu)的方法的ー些實(shí)施方式；圖7A、圖7B和圖8示出了用于制造具有有源溝槽和外圍溝槽的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施方式；圖9和圖10示出了圖8所示的半導(dǎo)體結(jié)構(gòu)的ー些橫截面圖；圖11示出了包含過(guò)渡點(diǎn)和源極接觸區(qū)域的半導(dǎo)體結(jié)構(gòu)；圖12示出了包含終端結(jié)構(gòu)的平面半導(dǎo)體結(jié)構(gòu)的ー些實(shí)施方式。附圖示出了半導(dǎo)體裝置和用于制造這種裝置的方法的具體方面。與以下描述ー起，附圖示出并說(shuō)明了該方法和通過(guò)這些方法制造的結(jié)構(gòu)的原理。在圖中，為了清楚起見(jiàn)，放大了層和區(qū)域的厚度。不同附圖中的相同的參考數(shù)字代表相同的元件，因此，將不再重復(fù)其描述。如在這里使用的術(shù)語(yǔ)“在…之上”、“附接至…….”或“與…耦接(接合)”，ー個(gè)物體(例如，材料、層、基板等)可在另一物體之上，附接至另一物體，或與另一物體耦接，不管該物體是直接在另ー物體之上，附接至另一物體，或與另一物體耦接，還是在該物體和另一物體之間存在一個(gè)或多個(gè)插入的物體(中介物體)。而且，如果提供的話，方向(例如，在…上方、在…下方、頂部、底部、側(cè)面、向上、向下、在…之下、在…之上、上、下、水平的、垂直的、“x”、“y”、“z”等)是相對(duì)的，并且僅通過(guò)實(shí)例提供，并且，是為了易于說(shuō)明和討論，而不是限制性的。另外，在參考元件(要素)(例如，元件a、b、c)的列表的情況下，這種參考g在包括任何一個(gè)所列出的元件(要素)本身，少于所有所列出的元件的任何組合，和/或所有所列出的元件的組合。
具體實(shí)施例方式以下描述提供了特定細(xì)節(jié)，以便提供充分的理解。然而，技術(shù)人員將理解，可以不采用這些特定細(xì)節(jié)的情況下實(shí)現(xiàn)并使用半導(dǎo)體裝置和制造并使用該裝置的相關(guān)方法。實(shí)際上，通過(guò)改進(jìn)所示裝置可將該半導(dǎo)體裝置和相關(guān)方法應(yīng)用于實(shí)踐中，并且，該半導(dǎo)體裝置和相關(guān)方法可以與本行業(yè)中通常使用的任何其他設(shè)備和技術(shù)一起使用。例如，雖然說(shuō)明書(shū)涉及溝槽MOSFET裝置，但是，可對(duì)形成在溝槽中的其他半導(dǎo)體裝置進(jìn)行改迸，例如，靜電感應(yīng)晶體管(SIT)裝置、 靜電感應(yīng)晶閘管(SITh)裝置、IGBT裝置、BJT裝置、BSIT裝置、JFET裝置和晶閘管裝置。在圖1至圖11中示出了用于功率半導(dǎo)體裝置的邊緣終端結(jié)構(gòu)和用于制造這種結(jié)構(gòu)的方法的一些實(shí)施方式。這些實(shí)施方式可用于許多功率半導(dǎo)體裝置，包括這里描述的那些。而且，這些邊緣終端結(jié)構(gòu)可以與在美國(guó)專(zhuān)利申請(qǐng)?zhí)?2/841，774、12/707，323和12/629，232中描述的包含超結(jié)結(jié)構(gòu)的那些半導(dǎo)體裝置一起使用，將這些專(zhuān)利的全部公開(kāi)內(nèi)容結(jié)合于此以供參考。在一些實(shí)施方式中，如圖1所示，當(dāng)首先提供半導(dǎo)體基板105時(shí)，該方法開(kāi)始?？稍诒景l(fā)明中使用本領(lǐng)域已知的任何基板。適當(dāng)?shù)幕灏ü杵?、外延Si層、粘結(jié)晶片，例如在絕緣體上的硅結(jié)構(gòu)(SOI)技術(shù)中使用的，和/或非晶硅層，所有這些可以是摻雜的或未摻雜的。而且，可使用任何其他用于電子裝置中的半導(dǎo)體材料，包括Ge、SiGe、SiC、GaN、GaAs、InxGayAsz、AlxGayAsz，和/或任何純半導(dǎo)體或化合物半導(dǎo)體，例如II1-V或I1-VI及其變體。在一些實(shí)施方式中，可用任何n型摻雜劑使基板105重?fù)诫s。在一些實(shí)施方式中，基板105包括一個(gè)或多個(gè)位于其上表面上的外延(印i) Si層(分別或共同示出為外延層110)。例如，在基板105和外延層110之間可以存在輕摻雜的p外延層?？梢允褂帽绢I(lǐng)域任何已知的方法，包括任何已知的外延沉積方法，提供ー個(gè)或多個(gè)外延層110。可以用p型摻雜劑使ー個(gè)或多個(gè)外延層輕摻雜。接下來(lái)，如圖2所示，可以在外延層110中形成第一溝槽結(jié)構(gòu)120 (或有源溝槽)。第一溝槽120的底部可以到達(dá)外延層110或基板105中的任何地方?？梢酝ㄟ^(guò)任何已知的方法來(lái)形成第一溝槽結(jié)構(gòu)120。在一些實(shí)施方式中，可以在外延層110的上表面上形成掩模115?？梢酝ㄟ^(guò)首先沉積ー層期望的掩模材料，然后利用光刻法和蝕刻處理使其形成圖案，來(lái)形成掩模115，從而對(duì)掩模115形成期望的圖案。在完成用來(lái)產(chǎn)生溝槽120的蝕刻處理之后，已在相鄰溝槽120之間形成臺(tái)式晶體管結(jié)構(gòu)(mesa structure) 112。然后，可以通過(guò)任何已知的方法來(lái)蝕刻外延層110，直到第一溝槽120已在外延層110 (或基板105)中達(dá)到期望的深度和寬度為止?？梢钥刂茰喜?20的深度和寬度，以及寬度與深度的縱橫比，使得，由此之后沉積的氧化物層適當(dāng)?shù)靥畛錅喜鄄⒈苊庑纬煽昭?。在一些?shí)施方式中，第一溝槽結(jié)構(gòu)120的深度可以在約0.1到約IOOiim的范圍，并且寬度可以在約0.1到約50iim的范圍。對(duì)于這樣的深度和寬度，溝槽的縱橫比可以在約1:1到約1:50的范圍。在一些實(shí)施方式中，可以在第一溝槽結(jié)構(gòu)120的同時(shí)形成第二溝槽結(jié)構(gòu)122(或外圍溝槽)。在一些構(gòu)造中，第二溝槽結(jié)構(gòu)122的深度可以與第一溝槽結(jié)構(gòu)120的深度基本上相同。在其他構(gòu)造中，第二溝槽結(jié)構(gòu)122的深度可大于第一溝槽結(jié)構(gòu)120的深度。在ー些實(shí)施方式中，第二溝槽結(jié)構(gòu)122的深度可比第一溝槽結(jié)構(gòu)的深度大可達(dá)約100%。在其他實(shí)施方式中，第二溝槽結(jié)構(gòu)122的深度可比第一溝槽結(jié)構(gòu)的深度大可達(dá)約5%。在一些實(shí)施方式中，溝槽120/122的側(cè)壁與外延層110的上表面不垂直。相反，溝槽側(cè)壁相對(duì)于外延層110的上表面的角度的范圍可以是從約90度(垂直側(cè)壁)到約60度。可以控制溝槽角度，由此之后沉積的氧化物層或任何其他材料適當(dāng)?shù)靥畛錅喜鄄⒈苊庑纬煽昭ā?在一些實(shí)施方式中，如圖2所示，第一溝槽結(jié)構(gòu)120的側(cè)壁可以摻雜有n型摻雜齊U，使得在第一溝槽120的側(cè)壁附近的外延層110中形成側(cè)壁摻雜劑區(qū)域125?？蛇x地，第ニ溝槽結(jié)構(gòu)122的側(cè)壁也可以摻雜有n型摻雜劑，使得在側(cè)壁附近的外延層110中形成側(cè)壁摻雜劑區(qū)域126?？梢允褂萌魏螌型摻雜劑植入至期望寬度的摻雜處理來(lái)進(jìn)行側(cè)壁摻雜處理。在摻雜處理之后，可以通過(guò)任何已知的擴(kuò)散或推進(jìn)(驅(qū)入)處理來(lái)進(jìn)ー步擴(kuò)散摻雜齊U?？梢哉{(diào)節(jié)側(cè)壁摻雜劑區(qū)域125/126的寬度，使得當(dāng)半導(dǎo)體裝置關(guān)閉且阻止電流時(shí)，可部分地或完全地耗盡任何溝槽附近的臺(tái)式晶體管112。側(cè)壁摻雜劑的存在幫助形成具有輪廓分明的PN結(jié)的PN超結(jié)結(jié)構(gòu)，如在這里提到的ー些美國(guó)專(zhuān)利申請(qǐng)中描述的。在其他構(gòu)造中，可以在側(cè)壁上利用薄外延生長(zhǎng)處理來(lái)形成具有輪廓分明的PN結(jié)的PN超結(jié)結(jié)構(gòu)，如在這里提到的ー些美國(guó)專(zhuān)利申請(qǐng)中描述的?？梢允褂帽绢I(lǐng)域中已知的任何方法(エ藝)來(lái)去除掩模115。于是，如圖3所示，當(dāng)n型摻雜劑從側(cè)壁和底部基板擴(kuò)散時(shí)，摻雜劑區(qū)域125和126可并入如圖3所示的底部n型區(qū)域中?？梢栽跍喜?20/122中形成氧化物層130 (或其他絕緣或半絕緣材料)?？梢酝ㄟ^(guò)本領(lǐng)域已知的任何方法來(lái)形成氧化物層130。在一些實(shí)施方式中，可以通過(guò)沉積氧化物材料來(lái)形成氧化物層130，直到其溢出溝120/122?？梢詫⒀趸飳?30的厚度調(diào)節(jié)至填充溝槽120/122所需的任何厚度?？梢允褂萌魏我阎某练e方法來(lái)執(zhí)行氧化物材料的沉積，包括任何化學(xué)氣相沉積(CVD)エ藝，例如可在溝槽內(nèi)產(chǎn)生高度共形的階梯覆蓋的SACVD。如果需要的話，可以使用回流處理使氧化物材料回流，這將幫助減少氧化物層130內(nèi)的空穴或缺陷。在已經(jīng)沉積氧化物層130之后，可以使用回蝕刻處理(回蝕エ藝)來(lái)去除第一溝槽120上方和第一溝槽120中的多余的氧化物材料。在回蝕刻處理之后，在第一溝槽120的底部中形成氧化物區(qū)域140，如圖4所示。除了在第一溝槽120上方的區(qū)域中的回蝕刻處理(之前或之后)之外，或代替該回蝕刻處理，可以使用平面化處理(平坦化工藝)，例如，本領(lǐng)域已知的任何化學(xué)和/或機(jī)械拋光。可選地，可以在沉積氧化物層130之前形成高質(zhì)量的氧化物層。在這些實(shí)施方式中，可以通過(guò)在包含氧化物的氣氛中氧化外延層110來(lái)形成高質(zhì)量的氧化物層，直到已經(jīng)生長(zhǎng)所需厚度的高質(zhì)量氧化物層?？梢允褂酶哔|(zhì)量的氧化物層來(lái)改進(jìn)氧化物集成度和占空系數(shù)，從而使得氧化物層130成為更好的絕緣體。然而，在第二溝槽結(jié)構(gòu)122的情況下，對(duì)氧化物層130不執(zhí)行去除處理。相反，氧化物層130留在第二溝槽122中及其上方，如圖4所示，并形成氧化物層132。在一些實(shí)施方式中，氧化物層132的厚度的范圍可達(dá)約5 iim。在其他實(shí)施方式中，氧化物層132的厚度的范圍可達(dá)約5000 A。在第一溝槽120中形成底部氧化物區(qū)域140之后，可在未被底部氧化物層140覆蓋的溝槽120的暴露側(cè)壁上生長(zhǎng)柵極絕緣層(例如柵極氧化物層133)，如圖4所示?？梢酝ㄟ^(guò)任何氧化溝槽120的側(cè)壁中的暴露的硅直到生長(zhǎng)所需厚度的方法來(lái)形成柵極氧化物層133。在第二溝槽122中不形成柵極絕緣層。然后，可以在溝槽120的中間或上部中并在底部氧化物區(qū)域140上沉積導(dǎo)電層。導(dǎo)電層可以包括本領(lǐng)域已知的任何導(dǎo)電和/或半導(dǎo)體材料，包括任何金屬、硅化物、半導(dǎo)體材料、摻雜的多晶硅，或它們的組合?？梢酝ㄟ^(guò)任何已知的沉積エ藝來(lái)沉積該導(dǎo)電層，包括化學(xué)氣相沉積エ藝(CVD、PECVD, LPCVD等)或使用所需的金屬作為濺射靶的濺射エ藝。在一些構(gòu)造中，導(dǎo)電層在第二溝槽122上方的氧化物層132的部分上延伸，如下面更詳細(xì)地說(shuō)明的?？梢猿练e該導(dǎo)電層，使得其填充第一溝槽120的上部并在該上部的上方溢出。然后，可以使用本領(lǐng)域中已知的任何方法由導(dǎo)電層形成柵極150 (或柵極導(dǎo)體)。在一些實(shí)施方式中，可以使用本領(lǐng)域已知的任何方法，包括任何回蝕刻方法，通過(guò)去除導(dǎo)電層的上部來(lái)形成柵極150。該去除方法的結(jié)果是，留下覆蓋溝槽120中的第一氧化物區(qū)域140并夾在柵極氧化物層133之間的導(dǎo)電層(柵極150)，如圖5所示。在一些構(gòu)造中，可以形成柵極導(dǎo)體，使得其上表面與外延層110的上表面基本上在同一平面。然后，可在外延層110的上部中形成p型摻雜劑區(qū)域145，如圖6所示。可以使用本領(lǐng)域已知的任何方法來(lái)形成P型摻雜劑區(qū)域145。在一些實(shí)施方式中,可通過(guò)植入然后通過(guò)擴(kuò)散處理來(lái)形成P摻雜劑區(qū)域145，該擴(kuò)散處理從植入?yún)^(qū)域擴(kuò)散p型摻雜劑。
然后，可以使用本領(lǐng)域已知的任何方法在第一溝槽120中形成晶體管(即MOSFET)結(jié)構(gòu)的剩余部分。在第二溝槽122中不形成MOSFET結(jié)構(gòu)。在一些實(shí)施方式中，可以通過(guò)在外延層110的暴露的上表面上形成接觸區(qū)域，來(lái)完成MOSFET結(jié)構(gòu)。然后，使柵極的上表面覆蓋有重疊的絕緣層，并用來(lái)形成絕緣帽。然后，可以蝕刻接觸區(qū)域和P摻雜劑區(qū)域145，以形成插入?yún)^(qū)域。然后，可以在絕緣帽和接觸區(qū)域的上部的上方沉積源極層(或區(qū)域)。并且，在已經(jīng)形成源極層之后(或之前)，可以使用本領(lǐng)域已知的任何方法在基板的背面上形成漏極。這些方法可以形成圖7A和圖7B所示的半導(dǎo)體結(jié)構(gòu)200。在圖7A和圖7B的頂視圖中未示出其他裝置部件，使得可清楚地看到溝槽結(jié)構(gòu)。如圖7A所示，半導(dǎo)體結(jié)構(gòu)200包括一系列第一有源溝槽120，其基本上彼此平行地延伸并在其中包含有源通道區(qū)域。半導(dǎo)體結(jié)構(gòu)200還包括第二溝槽122，其在該系列溝槽120的周?chē)纬蛇吘壔颦h(huán)。雖然在圖7A中僅示出了ー個(gè)第二溝槽122，但是，可以形成額外的溝槽122，使得可形成連續(xù)的環(huán)形外圍溝槽。圖7B示出了其他實(shí)施方式，其中，外圍溝槽結(jié)構(gòu)包括可延伸以與有源溝槽120鄰接的突出部(伸出部，突起)182。圖8示出了半導(dǎo)體結(jié)構(gòu)200，在其中示出了ー些MOSFET部件。在圖8所示的頂視圖中，有源溝槽120包括形成在有源溝槽120中的絕緣層140。耗盡區(qū)域175位于有源溝槽120附近。耗盡區(qū)域175包含PN超結(jié)結(jié)構(gòu)和屏蔽區(qū)域。外圍溝槽(perimeter trench)122還包括形成在溝槽122中及其上的絕緣層132。在絕緣層140上，另外在有源溝槽120內(nèi)，形成柵極導(dǎo)線150。柵極導(dǎo)線150在臺(tái)式晶體管結(jié)構(gòu)112的上方和外圍溝槽122的上方延イ申，使得其可與柵極總線連接，如本領(lǐng)域中已知的。在圖9中示出了沿著圖8的線A的半導(dǎo)體結(jié)構(gòu)200的橫截面。半導(dǎo)體結(jié)構(gòu)200包括第一溝槽120，其具有氧化物層140、柵極150和重疊的絕緣帽165。當(dāng)操作裝置時(shí)，在有源溝槽120中的MOSFET結(jié)構(gòu)附近的外延層110中形成耗盡區(qū)域175 (具有PN超結(jié)結(jié)構(gòu)和屏蔽區(qū)域)。已在外延層110的上部中形成p摻雜劑區(qū)域145。半導(dǎo)體結(jié)構(gòu)200包括多個(gè)用絕緣層132填充的第二(外國(guó))溝槽122。在一些構(gòu)造中，外圍溝槽122可以包含介電材料、絕緣體、半絕緣體、導(dǎo)體,或它們的組合。半導(dǎo)體結(jié)構(gòu)200中的外圍溝槽122的數(shù)量取決于裝置的額定電壓和所需的泄漏性能。在一些實(shí)施方式中，第二溝槽122的數(shù)量的范圍可達(dá)50個(gè)。在其他實(shí)施方式中，第二溝槽122的數(shù)量的范圍從I到10個(gè)。在另ー些實(shí)施方式中，第二溝槽122的數(shù)量是約5個(gè)。當(dāng)使用多于ー個(gè)的外圍溝槽122時(shí),可橫向地展開(kāi)電壓。在圖10中示出了沿著圖8的線B的半導(dǎo)體結(jié)構(gòu)200的橫截面。如該圖中所示，用間隙G將第一(有源)溝槽120的端部與第二 (外國(guó))溝槽122的相鄰側(cè)壁隔開(kāi)。該間隙G的該距離取決于如何優(yōu)化該區(qū)域周?chē)碾姾善胶庑?yīng)和額定擊穿電壓。在一些實(shí)施方式中，該間隙G的距離的范圍可以是從約0(其中兩個(gè)溝槽彼此接觸，如圖7B所示)到約1000 Pm。在其他實(shí)施方式中，該間隙G的距離的范圍可達(dá)約10μm。在另ー些實(shí)施方式中，該間隙G的距離的范圍可達(dá)約I μm。如圖10所示，耗盡區(qū)域175包含具有高度H (即，垂直耗盡長(zhǎng)度)和長(zhǎng)度L (S卩，水平耗盡長(zhǎng)度)的截面。長(zhǎng)度L和高度H的距離應(yīng)足夠大，以使耗盡區(qū)域延伸并維持擊穿電壓。在一些實(shí)施方式中，長(zhǎng)度L的距離應(yīng)等于或大于高度H。外圍溝槽122的深度可等于或大于有源區(qū)域中的溝槽120，從而確保邊緣終端區(qū)域的擊穿電壓等于或大于有源區(qū)域的擊穿電壓。半導(dǎo)體結(jié)構(gòu)200還包含過(guò)渡點(diǎn)(用線C示出)和源極接觸區(qū)域(用線D示出)。過(guò)渡點(diǎn)是該結(jié)構(gòu)中的柵極導(dǎo)線150在臺(tái)式晶體管表面上方延伸并繼續(xù)在第二外圍溝槽122上方延伸，使得其可與柵極總線(未示出)連接的位置。在圖11中示出了過(guò)渡點(diǎn)(線C)的頂視圖。如圖10和圖11所示，半導(dǎo)體結(jié)構(gòu)200包含源極接觸區(qū)域D。可以在結(jié)構(gòu)200的特定區(qū)域內(nèi)構(gòu)造源極接觸區(qū)域D，使得可充分延伸超結(jié)或屏蔽區(qū)域，以維持溝槽端部附近的擊穿電壓。在一些構(gòu)造中，源極區(qū)域的邊緣與耗盡區(qū)域(由超結(jié)結(jié)構(gòu)形成)的端部之間的距離(L)可足以阻止擊穿電壓。因此，這些構(gòu)造中的距離L應(yīng)等于或大于距離H。這些制造方法和所形成的裝置具有幾個(gè)有用的特征。在以上詳細(xì)描述的美國(guó)專(zhuān)利申請(qǐng)中描述的半導(dǎo)體裝置包含M0SFET、SIT和JFET裝置中的PN超結(jié)，如這里描述的。這里描述的邊緣終端設(shè)計(jì)可以與許多SIT、JFET和MOSFET結(jié)構(gòu)一起使用，所述結(jié)構(gòu)包含超結(jié)結(jié)構(gòu)、屏蔽結(jié)構(gòu)，以及各種弱化表面場(chǎng)(resurf)結(jié)構(gòu)。此外，可以在僅具有一個(gè)設(shè)計(jì)(和僅具有一種制造該設(shè)計(jì)所需的方法)的寬范圍的額定擊穿電壓中(低壓至高壓)使用這里描述的終端設(shè)計(jì)。上述終端方法還可以減小用于超結(jié)裝置的傳統(tǒng)終端區(qū)域的非有源面積。P/N超結(jié)MOSFET裝置典型地需要這樣的終端區(qū)域，其在外圍區(qū)域中包含多個(gè)P環(huán)和N環(huán)。但是，這樣的構(gòu)造會(huì)消耗該非有源區(qū)域中的大部分面積。以上描述描述了在垂直通道MOSFET中使用終端結(jié)構(gòu)和方法。在其他構(gòu)造中，雖然，可以在平面通道MOSFET裝置中使用終端結(jié)構(gòu)和方法，與垂直通道MOSFET情況相似，但是，除了可在如圖12所示的臺(tái)式晶體管表面上制造柵極結(jié)構(gòu)以外。

在一些實(shí)施方式中，本申請(qǐng)涉及用于制造半導(dǎo)體結(jié)構(gòu)的方法，包括提供在其上具有外延層的半導(dǎo)體基板；提供形成在外延層中的基本上平行的有源溝槽陣列，其中，該溝槽包含具有絕緣柵極導(dǎo)電層的晶體管結(jié)構(gòu)；在有源溝槽附近提供超結(jié)或屏蔽區(qū)域；在有源溝槽周?chē)峁┩鈬鷾喜?；以及在外延層的上表面?nèi)提供源極接觸區(qū)域；其中，柵極導(dǎo)電層在超結(jié)或屏蔽區(qū)域的上方并在周?chē)鈬鷾喜鄣纳戏窖由?。在一些?shí)施方式中，本申請(qǐng)涉及用于制造半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體基板上形成外延層；在外延層中蝕刻基本上平行的有源溝槽陣列；在有源溝槽中形成具有絕緣柵極導(dǎo)電層的晶體管結(jié)構(gòu)；在有源溝槽附近提供超結(jié)、屏蔽區(qū)域，或resurf結(jié)構(gòu)；蝕刻外圍溝槽，以包圍有源溝槽；并對(duì)外延層的上表面摻雜，以提供源極接觸區(qū)域；其中，柵極導(dǎo)電層在超結(jié)或屏蔽區(qū)域的上方并在周?chē)鈬鷾喜鄣纳戏窖由?。除了任何之前說(shuō)明的修改以外，在不背離本描述的精神和范圍的前提下，本領(lǐng)域的技術(shù)人員可以設(shè)計(jì)許多其他變型和替代安排，并且，所附權(quán)利要求g在覆蓋這樣的修改和安排。因此，雖然以上已經(jīng)結(jié)合目前認(rèn)為是最實(shí)際且最優(yōu)選的方面特別詳細(xì)地描述了信息，但是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)將顯而易見(jiàn)的是，在不背離這里闡述的原理和概念的前提下，可以進(jìn)行許多修改，包括但不限于，形式、功能、操作和使用的方式。而且，如這里使用的，實(shí)例意味著僅是說(shuō)明性的，并且不應(yīng)被解釋為以任何方式是限制性的。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu),包括 半導(dǎo)體基板，在所述半導(dǎo)體基板上具有外延層； 基本上平行的有源溝槽陣列，形成在所述外延層中，所述溝槽包括具有絕緣柵極導(dǎo)電層的晶體管結(jié)構(gòu)； 超結(jié)或屏蔽區(qū)域，位于所述有源溝槽附近； 外圍溝槽，位于所述有源溝槽周?chē)?，所述外圍溝槽包含介電材料、絕緣體、半絕緣體、導(dǎo)體、或它們的組合；以及 源極接觸區(qū)域，位于所述外延層的上表面內(nèi)； 其中，所述柵極導(dǎo)電層在所述超結(jié)或屏蔽區(qū)域的上方并在周?chē)耐鈬鷾喜鄣纳戏窖由臁?br> 2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中，所述外圍溝槽比所述有源溝槽陣列深。
3.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，進(jìn)一步包括多個(gè)外圍溝槽。
4.根據(jù)權(quán)利要求3所述的結(jié)構(gòu)，進(jìn)一步包括可達(dá)50個(gè)外圍溝槽。
5.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中，線溝槽陣列的端部與所述外圍溝槽之間的間隙的范圍可達(dá)約1000 μ m。
6.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其中，所述間隙的范圍可達(dá)約ΙΟμπι。
7.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中，所述外圍溝槽包括與所述有源溝槽的端部鄰接的突出部。
8.—種功率半導(dǎo)體裝置，包括 半導(dǎo)體基板，用第一導(dǎo)電類(lèi)型的摻雜劑重?fù)诫s； 在所述基板上的外延層，用第一導(dǎo)電類(lèi)型的摻雜劑對(duì)所述外延層進(jìn)行輕摻雜； 基本上平行的有源溝槽陣列，形成在所述外延層中，所述溝槽包括在所述溝槽的底部和側(cè)壁上的第一絕緣層、形成在所述第一絕緣層上的柵極導(dǎo)電層、以及在所述柵極導(dǎo)電層上方的第二絕緣層，其中，已用第二導(dǎo)電類(lèi)型的摻雜劑摻雜所述有源溝槽的兩側(cè)，從而形成超結(jié)結(jié)構(gòu)； 外圍溝槽，位于所述有源溝槽的周?chē)? 源極接觸區(qū)域，位于所述外延層的上表面內(nèi)；以及 漏極，位于所述基板的底部上； 其中，所述柵極導(dǎo)電層在所述超結(jié)區(qū)域的上方并在周?chē)耐鈬鷾喜鄣纳戏窖由臁?br> 9.根據(jù)權(quán)利要求8所述的裝置，其中，所述外圍溝槽比所述有源溝槽陣列深。
10.根據(jù)權(quán)利要求8所述的裝置，進(jìn)一步包括多個(gè)外圍溝槽。
11.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括可達(dá)50個(gè)外圍溝槽。
12.根據(jù)權(quán)利要求8所述的裝置，其中，線溝槽陣列的端部與所述外圍溝槽之間的間隙的范圍可達(dá)約1000 μ m。
13.根據(jù)權(quán)利要求8所述的裝置，其中，所述外圍溝槽包括與所述有源溝槽的端部鄰接的關(guān)出部。
14.根據(jù)權(quán)利要求8所述的裝置，其中，所述外圍溝槽包含介電材料、絕緣體、半絕緣體、導(dǎo)體、或它們的組合。
15.根據(jù)權(quán)利要求8所述的裝置，其中，所述功率半導(dǎo)體裝置包括垂直通道MOSFET、SIT或JFET裝置。
16.—種電子設(shè)備,包括 電路板；以及 與所述電路板連接的功率MOSFET半導(dǎo)體裝置，所述半導(dǎo)體裝置包括 半導(dǎo)體基板，用第一導(dǎo)電類(lèi)型的摻雜劑重?fù)诫s； 在所述基板上的外延層，用第一導(dǎo)電類(lèi)型的摻雜劑對(duì)所述外延層進(jìn)行輕摻雜； 基本上平行的有源溝槽陣列，形成在所述外延層中，所述溝槽包括在所述溝槽的底部和側(cè)壁上的第一絕緣層、形成在所述第一絕緣層上的柵極導(dǎo)電層、以及在所述柵極導(dǎo)電層上方的第二絕緣層，其中，已用第二導(dǎo)電類(lèi)型的摻雜劑摻雜所述有源溝槽的兩側(cè)，從而形成超結(jié)結(jié)構(gòu)； 外圍溝槽，位于所述有源溝槽的周?chē)? 源極接觸區(qū)域，位于所述外延層的上表面內(nèi)；以及 漏極，位于所述基板的底部上； 其中，所述柵極導(dǎo)電層在所述超結(jié)區(qū)域的上方并在周?chē)耐鈬鷾喜鄣纳戏窖由臁?br> 17.根據(jù)權(quán)利要求16所述的設(shè)備，其中，所述外圍溝槽比所述有源溝槽陣列深。
18.根據(jù)權(quán)利要求16所述的設(shè)備，進(jìn)一步包括多個(gè)外圍溝槽。
19.根據(jù)權(quán)利要求16所述的設(shè)備，其中，線溝槽陣列的端部與所述外圍溝槽之間的間隙的范圍可達(dá)約1000 μ m。
20.根據(jù)權(quán)利要求16所述的設(shè)備，其中，所述外圍溝槽包含介電材料、絕緣體、半絕緣體、導(dǎo)體、或它們的組合。
全文摘要
本發(fā)明提供了一種用于功率半導(dǎo)體裝置的邊緣終端結(jié)構(gòu)。該功率半導(dǎo)體裝置(或功率裝置)包括在其上具有外延層的基板；形成在該外延層中的基本上平行的有源溝槽陣列，其中該有源溝槽包括具有絕緣柵極導(dǎo)電層的晶體管結(jié)構(gòu)；在有源溝槽附近的超結(jié)或屏蔽區(qū)域；在有源溝槽周?chē)耐鈬鷾喜?；以及在外延層的上表面?nèi)的源極接觸區(qū)域，其中，柵極導(dǎo)電層在超結(jié)或屏蔽區(qū)域的上方并在周?chē)耐鈬鷾喜鄣纳戏窖由臁＿@樣的構(gòu)造允許在包含PN超結(jié)結(jié)構(gòu)的功率MOSFET裝置中以寬范圍的擊穿電壓使用該邊緣終端結(jié)構(gòu)。描述了其他實(shí)施方式。
文檔編號(hào)H01L29/06GK103035673SQ201210378170
公開(kāi)日2013年4月10日 申請(qǐng)日期2012年10月8日 優(yōu)先權(quán)日2011年10月6日
發(fā)明者金洙丘, 約瑟夫·安德魯·葉季納科, 何宜修 申請(qǐng)人:飛兆半導(dǎo)體公司