專利名稱：半導(dǎo)體器件中mos晶體管的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及半導(dǎo)體器件中MOS晶體管的形成方法。
背景技術(shù)：
現(xiàn)有技術(shù)中，不論什么功能的半導(dǎo)體器件，基本上半導(dǎo)體器件中通常均會(huì)包括多個(gè)晶體管，通過互連結(jié)構(gòu)將這些晶體管連接起來(lái)實(shí)現(xiàn)一定功能。這些晶體管一般分為四類，分別為低壓NMOS晶體管，低壓PMOS晶體管，高壓NMOS晶體管和高壓PMOS晶體管。現(xiàn)有技術(shù)中，形成半導(dǎo)體器件中的晶體管的方法為首先，提供基底；接著，在基底上形成柵介質(zhì)層；之后，在柵介質(zhì)層上形成多晶硅層，對(duì)多晶硅層進(jìn)行光刻、刻蝕形成第 一柵極、第二柵極、第三柵極和第四柵極；接著，在基底上形成第一圖形化的掩膜層，以第一圖形化的掩膜層為掩膜對(duì)基底進(jìn)行第一 N型離子注入，在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)和第一 N型輕摻雜漏區(qū)；去除第一圖形化的掩膜層；之后，在基底上形成第二圖形化的掩膜層，以第二圖形化的掩膜層為掩膜對(duì)基底進(jìn)行第一 P型離子注入，在第二柵極兩側(cè)形成第一 P型輕摻雜源區(qū)和第一 P型輕摻雜漏區(qū)；去除第二圖形化的掩膜層；然后，在基底上形成第三圖形化的掩膜層，以第三圖形化的掩膜層為掩膜對(duì)基底進(jìn)行第二 P型離子注入，在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)和第二 P型輕摻雜漏區(qū)；去除第三圖形化的掩膜層；接著，在基底上形成第四圖形化的掩膜層，以第四圖形化的掩膜層為掩膜對(duì)基底進(jìn)行第二 N型離子注入，在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)和第二 N型輕摻雜漏區(qū)；去除第四圖形化的掩膜層；最后，在第一柵極、第二柵極、第三柵極和第四柵極四周形成側(cè)墻；形成側(cè)墻后，在襯底中、第一柵極、第二柵極、第三柵極和第四柵極的兩側(cè)形成源極和漏極。至此形成了第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管，其中第
一MOS晶體管為低壓N型MOS晶體管，第二 MOS晶體管為高壓P型MOS晶體管，第三MOS晶體管為低壓P型MOS晶體管，第四MOS晶體管為高壓N型MOS晶體管。然而，現(xiàn)有技術(shù)的形成四類MOS晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)時(shí)，用到了四次掩膜工藝，工藝復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術(shù)中形成半導(dǎo)體器件中的四類MOS晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)時(shí)，工藝復(fù)雜。為解決上述問題，本發(fā)明提供一種形成半導(dǎo)體器件中MOS晶體管的方法，包括提供襯底；在所述襯底上形成第一柵極、第二柵極、第三柵極、第四柵極以及柵介質(zhì)層；在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)；不形成掩膜層，直接對(duì)所述襯底進(jìn)行第一 P型離子注入，在第二柵極兩側(cè)形成第
一P型輕摻雜源區(qū)、第一 P型輕摻雜漏區(qū)；在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)；
在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)；所述第一 P型輕摻雜源區(qū)和第一 P型輕摻雜漏區(qū)的深度大于所述第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)、第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)、第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的深度；在所述第一柵極、第二柵極、第三柵極、第四柵極四周形成側(cè)墻；形成側(cè)墻后，在所述襯底中、第一柵極、第二柵極、第三柵極、第四柵極兩側(cè)形成源極和漏極，至此形成了第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管，所述第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管構(gòu)成了半導(dǎo)體器件的核心器件?？蛇x的，所述第一 P型離子注入的離子類型為BF2，能量為14KeV-16KeV，劑量為
2.3-2. 7X IO130可選的，在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)的方法包括形成第一圖形化的掩膜層，以所述第一圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第
一N型離子注入，在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)；去除所述第一圖形化的掩膜層。可選的，所述第一 N型離子注入的離子類型為As，能量為1.8KeV-2.2KeV，劑量為
1.0-1. 4X IO150可選的，在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)的方法包括形成第二圖形化的掩膜層，以所述第二圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第
二P型離子注入，在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)；去除所述第二圖形化的掩膜層?？蛇x的，所述第二 P型離子注入的離子類型為BF2,能量為2. 8Kev-3. 2Kev，劑量為
2.5-2. 7X IO140可選的，在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的方法包括形成第三圖形化的掩膜層，以所述第三圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第
二N型離子注入，在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)；去除所述第三圖形化的掩膜層?？蛇x的，所述第二 N型離子注入的離子類型為P，能量為25KeV-35KeV，劑量為4. 0-5. OX IO130可選的，所述半導(dǎo)體器件為CMOS圖像傳感器。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明中發(fā)明人經(jīng)過研究發(fā)現(xiàn)由于第一 P型輕摻雜源區(qū)和第一 P型輕摻雜漏區(qū)的深度大于所述第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)、第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)、第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的深度，因此可以在形成第一 P型輕摻雜源區(qū)、第一 P型輕摻雜漏區(qū)時(shí)，不形成掩膜層，直接對(duì)所述襯底進(jìn)行第一 P型離子注入，形成第一 P型輕摻雜源區(qū)、第一 P型輕摻雜漏區(qū)。這樣，相對(duì)于現(xiàn)有技術(shù)可以節(jié)約一次掩膜工藝，從而可以簡(jiǎn)化工藝，節(jié)約成本，提高生產(chǎn)效率。


圖I為本發(fā)明具體實(shí)施例的形成半導(dǎo)體器件中MOS晶體管的方法流程示意圖；圖 疒圖9為本發(fā)明具體實(shí)施例的形成半導(dǎo)體器件中MOS晶體管的方法的剖面結(jié)構(gòu)示意圖；圖10為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖；圖11為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VN型晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的I. 2VN型晶體管的離子摻雜濃度的模擬曲線的比較示意圖；圖12為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖；圖13為明的方法形成的CMOS圖像傳感器的I. 2VP晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的I. 2VP晶體管的離子摻雜濃度的模擬曲線的比較示意圖；圖14為用本發(fā)明的方法形成的CMOS圖像傳感器的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖；圖15為用本發(fā)明的方法形成的CMOS圖像傳感器的3. 3VN型晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的3. 3VN型晶體管的離子摻雜濃度的模擬曲線的比較示意圖。
具體實(shí)施例方式現(xiàn)有技術(shù)中，形成低壓N型MOS晶體管、低壓P型MOS晶體管、高壓P型MOS晶體管、高壓N型MOS晶體管這四類晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)時(shí)，即兩次P型LDD離子注入和兩次N型LDD離子注入時(shí)，用到了四次掩膜工藝，工藝復(fù)雜。為了克服用到的掩膜工藝多的問題，發(fā)明人經(jīng)過研究發(fā)現(xiàn)低壓PMOS晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)的深度大于其他三類MOS晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)的深度；因此，在形成低壓PMOS晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)時(shí)，不做掩膜，直接對(duì)襯底進(jìn)行離子注入形成P型的輕摻雜源區(qū)和輕摻雜漏區(qū)；相對(duì)于現(xiàn)有技術(shù)就可以節(jié)省一次掩膜工藝。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式
的限制。圖I為本發(fā)明具體實(shí)施例的形成半導(dǎo)體器件中MOS晶體管的方法流程示意圖，圖2 圖9為本發(fā)明具體實(shí)施例的形成半導(dǎo)體器件中MOS晶體管的方法的剖面結(jié)構(gòu)示意圖，下面結(jié)合參考圖I和圖2 圖9詳述本發(fā)明具體實(shí)施例的形成半導(dǎo)體器件中MOS晶體管的方法。參考圖I和圖2、圖3，執(zhí)行步驟S11，提供襯底10，在所述襯底10上形成第一柵極21、第二柵極31、第三柵極41、第四柵極51以及柵介質(zhì)層11 ;襯底10的材料可以選自單晶硅、單晶鍺或者單晶鍺硅、III - V族元素化合物、單晶碳化硅。襯底10中可以形成有其他器件結(jié)構(gòu)，例如講區(qū)和隔離結(jié)構(gòu)。在一實(shí)施例中，形成第一柵極21、第二柵極31、第三柵極41、第四柵極51以及柵介質(zhì)層11的方法為在襯底10上形成柵介質(zhì)層11，在柵介質(zhì)層11上形成多晶硅層，對(duì)多晶硅層進(jìn)行刻蝕，形成第一柵極21、第二柵極31、第三柵極41、第四柵極51。參考圖I和圖4，執(zhí)行步驟S12，在襯底10中、第一柵極21兩側(cè)形成第一 N型輕摻雜源區(qū)221、第一 N型輕摻雜漏區(qū)222。具體的形成方法為形成第一掩膜層12,該第一掩膜層12的材料可以為光刻膠；對(duì)第一掩膜層12進(jìn)行圖形化，形成第一圖形化的掩膜層12，以所述第一圖形化的掩膜層12為掩膜對(duì)所述襯底進(jìn)行第一 N型離子注入61，形成第一 N型輕摻雜源區(qū)221、第一 N型輕摻雜漏區(qū)222 ;之后，去除所述第一圖形化的掩膜層。其中，第
一N型離子注入61的離子類型為As，能量為1.8Kev-2. 2Kev，劑量為I. 0-1. 4X 1015。第一 N型輕摻雜源區(qū)221、第一 N型輕摻雜漏區(qū)222的深度約為45埃-55埃。參考圖I和圖5，執(zhí)行步驟S13，不形成掩膜層，直接對(duì)所述襯底10進(jìn)行第一 P型離子注入62，在襯底10中、第二柵極31兩側(cè)形成第一 P型輕摻雜源區(qū)321、第一 P型輕摻雜漏區(qū)322。該第一 P型輕摻雜源區(qū)321、第一 P型輕摻雜漏區(qū)322的深度大于需要在第一柵極21、第三柵極41和第四柵極51兩側(cè)形成的輕摻雜源區(qū)和輕摻雜漏區(qū)的深度，因此雖然沒有形成掩膜層，直接對(duì)襯底10進(jìn)行第一 P型離子注入62，在襯底中沒有被第一柵極21、第三柵極41和第四柵極51覆蓋的其他區(qū)域形成的P型輕摻雜區(qū)(圖中未示出)，不會(huì)對(duì)器件的性能造成影響。其中，第一 P型離子注入62的離子類型為BF2，能量為14Kev-16Kev，劑量為2. 3-2. 7 X IO13第一 P型輕摻雜源區(qū)321、第一 P型輕摻雜漏區(qū)322的深度約為550埃-650埃。參考圖I和圖6，執(zhí)行步驟S14，在襯底10中、第三柵極41兩側(cè)形成第二 P型輕摻雜源區(qū)421、第二 P型輕摻雜漏區(qū)422。具體的形成方法為形成第二掩膜層13，該第二掩膜層13的材料可以為光刻膠；對(duì)第二掩膜層13進(jìn)行圖形化，形成第二圖形化的掩膜層13，以所述第二圖形化的掩膜層132為掩膜對(duì)所述襯底進(jìn)行第二 P型離子注入63，形成第二 P型輕摻雜源區(qū)421、第二 P型輕摻雜漏區(qū)422 ;之后，去除所述第二圖形化的掩膜層。其中，第二 P型離子注入63的離子類型為BF2,能量為2. 8Kev-3. 2Kev,劑量為2. 5-2. 7 X IO140第
二P型輕摻雜源區(qū)421、第二 P型輕摻雜漏區(qū)422的深度約為130埃-150埃。參考圖I和圖7，執(zhí)行步驟S15，在襯底10中、第四柵極51兩側(cè)形成第二 N型輕摻雜源區(qū)521、第二 N型輕摻雜漏區(qū)522。具體的形成方法為形成第三掩膜層14，該第三掩膜層14的材料可以為光刻膠；對(duì)第三掩膜層14進(jìn)行圖形化，形成第三圖形化的掩膜層14，以所述第三圖形化的掩膜層14為掩膜對(duì)所述襯底10進(jìn)行第二 N型離子注入64，形成第二 N型輕摻雜源區(qū)521、第二 N型輕摻雜漏區(qū)522 ;之后，去除所述第三圖形化的掩膜層。其中，第二 N型離子注入64的離子類型為P，能量為25Kev-35Kev，劑量為4. 0-5. 0 X IO130第二 N型輕摻雜源區(qū)521、第二 N型輕摻雜漏區(qū)522的深度約為400埃-500埃。繼續(xù)參考圖7，本發(fā)明中，第一 P型輕摻雜源區(qū)和第一 P型輕摻雜漏區(qū)的深度大于所述第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)、第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)、第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的深度；其中，第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)為低壓N型MOS晶體管的輕摻雜源區(qū)、輕摻雜漏區(qū)，第一 P型輕摻雜源區(qū)、第一P型輕摻雜漏區(qū)為低壓P型MOS晶體管的輕摻雜源區(qū)、輕摻雜漏區(qū)，第二P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)為高壓P型MOS晶體管的輕摻雜源區(qū)、輕摻雜漏區(qū)，第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)為高壓N型MOS晶體管的輕摻雜源區(qū)、輕摻雜漏區(qū)。形成四類晶體管的輕摻雜源區(qū)和輕摻雜漏區(qū)后，參考圖I和圖8，執(zhí)行步驟S16，在所述第一柵極21、第二柵極31、第三柵極41、第四柵極51四周形成側(cè)墻23、33、43、53。具體的形成側(cè)墻的方法為沉積介質(zhì)層，覆蓋襯底10和第一柵極21、第二柵極31、第三柵極41、第四柵極51 ;然后,利用回蝕刻(etch back)工藝刻蝕介質(zhì)層,形成側(cè)墻。形成側(cè)墻后，參考圖I和圖9，執(zhí)行步驟S17，在所述襯底10中、第一柵極21、第二柵極31、第三柵極41、第四柵極51兩側(cè)形成源極和漏極。具體為，形成第四圖形化的掩膜 層(圖中未示)，以該第四圖形化的掩膜層為掩膜對(duì)襯底10進(jìn)行N型離子重?fù)诫s，在第一柵極21、第四柵極51兩側(cè)分別形成各自的源極241、漏極242、源極541、漏極542。去除第四圖形化的掩膜層后，形成第五圖形化的掩膜層(圖中未示)，以該第五圖形化的掩膜層為掩膜對(duì)襯底10進(jìn)行P型離子重?fù)诫s，在第二柵極31、第三柵極41兩側(cè)分別形成各自的源極341、漏極342、源極441、漏極442。至此形成了第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管，所述第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管構(gòu)成了半導(dǎo)體器件的核心器件。其中，所述第一MOS晶體管為低壓N型MOS晶體管，所述第二 MOS晶體管為低壓P型MOS晶體管，第三MOS晶體管為高壓P型MOS晶體管，所述第四MOS晶體管為高壓N型MOS晶體管。低壓通常為I. 2V，高壓為3. 3V ;或者，低壓通常為3V，高壓為5V。核心器件指半導(dǎo)體器件中主要的工作部件，以CMOS圖像傳感器為例，核心器件包括外圍驅(qū)動(dòng)電路中的MOS晶體管和像素區(qū)域中的MOS晶體管。需要說(shuō)明的是，以上具體實(shí)施例中形成各輕摻雜源區(qū)和漏區(qū)中的第一 N型離子注入、第一 P型離子注入、第二 N型離子注入、第二 P型離子注入四者的順序可以相互調(diào)整，沒有先后之分。形成源極和漏極中的P型離子重?fù)诫s、N型離子重?fù)诫s的順序可以互換，沒有先后之分。以上四類晶體管的形成方法可以為各種半導(dǎo)體器件的該四類晶體管的形成方法。例如可以是形成CMOS圖像傳感器的晶體管的形成方法。圖10為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖，其中，橫坐標(biāo)表示閾值電壓，縱坐標(biāo)表示漏極電流。曲線B表示本發(fā)明形成的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線，曲線A表示現(xiàn)有技術(shù)形成的I. 2VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線。根據(jù)曲線A和曲線B可以獲知，本發(fā)明形成的I. 2VN型晶體管的開啟電壓和現(xiàn)有技術(shù)的I. 2VN型晶體管的開啟電壓基本相同，均約為0. 25V。圖11為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VN型晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的I. 2VN型晶體管的離子摻雜濃度的模擬曲線的比較示意圖。其中，橫坐標(biāo)表示位置，橫坐標(biāo)的0. 00位置表示柵極的中心所在的位置,縱坐標(biāo)表示離子摻雜濃度。曲線D表示本發(fā)明形成的I. 2VN型晶體管的離子摻雜濃度與位置的模擬曲線，曲線C表示現(xiàn)有技術(shù)形成的I. 2VN型晶體管的離子摻雜濃度與位置的模擬曲線的模擬曲線。根據(jù)曲線C和曲線D可以獲知，兩個(gè)曲線基本重合，說(shuō)明本發(fā)明形成的I. 2VN型晶體管的離子摻雜濃度和現(xiàn)有技術(shù)的I. 2VN型晶體管的離子摻雜濃度基本相同。圖12為用本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖，其中，橫坐標(biāo)表示閾值電壓，縱坐標(biāo)表示漏極電流。曲線F表示本發(fā)明形成的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線，曲線E表示現(xiàn)有技術(shù)形成的I. 2VP型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線。根據(jù)曲線E和曲線F可以獲知，本發(fā)明形成的1. 2VP型晶體管的開啟電壓和現(xiàn)有技術(shù)的1. 2VP型晶體管的開啟電壓基本相同，均約為-0. 25V。圖13為本發(fā)明的方法形成的CMOS圖像傳感器的I. 2VP晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的I. 2VP晶體管的離子摻雜濃度的模擬曲線的比較示意圖。其中，橫坐標(biāo)表示位置，橫坐標(biāo)的0. 00位置表示柵極的中心所在的位置,縱坐標(biāo)表示離子摻雜濃度。曲線H示本發(fā)明形成的I. 2VP晶體管的離子摻雜濃度與位置的模擬曲線，曲線G示現(xiàn) 有技術(shù)形成的I. 2VP晶體管的離子摻雜濃度與位置的模擬曲線的模擬曲線。根據(jù)曲線G曲線H可以獲知，兩個(gè)曲線基本重合，說(shuō)明本發(fā)明形成的I. 2VP晶體管的離子摻雜濃度和現(xiàn)有技術(shù)的I. 2VP晶體管的離子摻雜濃度基本相同。圖14為用本發(fā)明的方法形成的CMOS圖像傳感器的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線與現(xiàn)有技術(shù)的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線的比較示意圖，其中，橫坐標(biāo)表示閾值電壓，縱坐標(biāo)表示漏極電流。曲線N示本發(fā)明形成的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線，曲線M示現(xiàn)有技術(shù)形成的3. 3VN型晶體管的閾值電壓與漏極電流之間關(guān)系的模擬曲線。根據(jù)曲線M和曲線N可以獲知，本發(fā)明形成的3. 3VN型晶體管的開啟電壓和現(xiàn)有技術(shù)的3. 3VN型晶體管的開啟電壓基本相同，均約為0. 42。圖15為用本發(fā)明的方法形成的CMOS圖像傳感器的3. 3VN型晶體管的離子摻雜濃度的模擬曲線與現(xiàn)有技術(shù)的3. 3VN型晶體管的離子摻雜濃度的模擬曲線的比較示意圖。其中，橫坐標(biāo)表示位置，橫坐標(biāo)的0. 00位置表示柵極的中心所在的位置,縱坐標(biāo)表示離子摻雜濃度。曲線Q表示本發(fā)明形成的3. 3VN型晶體管的離子摻雜濃度與位置的模擬曲線，曲線P表示現(xiàn)有技術(shù)形成的3. 3VN型晶體管的離子摻雜濃度與位置的模擬曲線的模擬曲線。根據(jù)曲線P和曲線Q可以獲知，兩個(gè)曲線基本重合，說(shuō)明本發(fā)明形成的3. 3VN型晶體管的離子摻雜濃度和現(xiàn)有技術(shù)的3. 3VN型晶體管的離子摻雜濃度基本相同。因此，本發(fā)明形成半導(dǎo)體器件晶體管的方法，可以節(jié)約一次掩膜工藝，但卻不會(huì)影響各類晶體管的性能。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種形成半導(dǎo)體器件中MOS晶體管的方法，其特征在于，包括 提供襯底，在所述襯底上形成第一柵極、第二柵極、第三柵極、第四柵極以及柵介質(zhì)層； 在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)； 不形成掩膜層，直接對(duì)所述襯底進(jìn)行第一 P型離子注入，在第二柵極兩側(cè)形成第一 P型輕摻雜源區(qū)、第一 P型輕摻雜漏區(qū)； 在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)； 在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)；所述第一 P型輕摻雜 源區(qū)和第一 P型輕摻雜漏區(qū)的深度大于所述第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)、第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)、第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的深度； 在所述第一柵極、第二柵極、第三柵極、第四柵極四周形成側(cè)墻； 形成側(cè)墻后，在所述襯底中、第一柵極、第二柵極、第三柵極、第四柵極兩側(cè)形成源極和漏極，至此形成了第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管和第四MOS晶體管。
2.如權(quán)利要求I所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，所述第一P型離子注入的離子類型為BF2,能量為14Kev-16Kev，劑量為2. 3-2. 7 X IO130
3.如權(quán)利要求I所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)的方法包括 形成第一圖形化的掩膜層，以所述第一圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第一 N型離子注入，在第一柵極兩側(cè)形成第一 N型輕摻雜源區(qū)、第一 N型輕摻雜漏區(qū)； 去除所述第一圖形化的掩膜層。
4.如權(quán)利要求3所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，所述第一N型離子注入的離子類型為As，能量為I. 8Kev-2. 2Kev，劑量為I. 0-1. 4X IO150
5.如權(quán)利要求I所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)的方法包括 形成第二圖形化的掩膜層，以所述第二圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第二 P型離子注入，在第三柵極兩側(cè)形成第二 P型輕摻雜源區(qū)、第二 P型輕摻雜漏區(qū)； 去除所述第二圖形化的掩膜層。
6.如權(quán)利要求5所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，所述第二P型離子注入的離子類型為BF2,能量為2. 8Kev-3. 2Kev,劑量為2. 5-2. 7 X IO140
7.如權(quán)利要求I所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)的方法包括 形成第三圖形化的掩膜層，以所述第三圖形化的掩膜層為掩膜對(duì)所述襯底進(jìn)行第二 N型離子注入，在第四柵極兩側(cè)形成第二 N型輕摻雜源區(qū)、第二 N型輕摻雜漏區(qū)； 去除所述第三圖形化的掩膜層。
8.如權(quán)利要求7所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，所述第二N型離子注入的離子類型為P，能量為25Kev-35Kev，劑量為4. 0-5. 0 X IO130
9.如權(quán)利要求I所述的形成半導(dǎo)體器件中晶體管的方法，其特征在于，所述半導(dǎo)體器件為CMOS圖像傳感器。
全文摘要
一種形成半導(dǎo)體器件中MOS晶體管的方法，包括提供襯底，在襯底上形成第一柵極、第二柵極、第三柵極、第四柵極以及柵介質(zhì)層；在第一柵極兩側(cè)形成第一N型輕摻雜源區(qū)、第一N型輕摻雜漏區(qū)；不形成掩膜層，直接對(duì)襯底進(jìn)行第一P型離子注入，在第二柵極兩側(cè)形成第一P型輕摻雜源區(qū)、第一P型輕摻雜漏區(qū)；在第三柵極兩側(cè)形成第二P型輕摻雜源區(qū)、第二P型輕摻雜漏區(qū)；在第四柵極兩側(cè)形成第二N型輕摻雜源區(qū)、第二N型輕摻雜漏區(qū)；在第一柵極、第二柵極、第三柵極、第四柵極四周形成側(cè)墻；形成側(cè)墻后，襯底中、第一柵極、第二柵極、第三柵極、第四柵極兩側(cè)形成源極和漏極?？梢怨?jié)約一次掩膜工藝，從而可以簡(jiǎn)化工藝，節(jié)約成本，提高生產(chǎn)效率。
文檔編號(hào)H01L21/336GK102751198SQ20121021436
公開日2012年10月24日 申請(qǐng)日期2012年6月26日 優(yōu)先權(quán)日2012年6月26日
發(fā)明者令海陽(yáng), 吳小利, 黃慶豐 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司