專利名稱：用于底部填充控制的平坦化凸塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地，涉及用于底部填充控制的平坦化凸塊。
背景技術(shù)：
現(xiàn)代電路的制造通常包括若干步驟。首先，在半導(dǎo)體晶圓上建造集成電路，該半導(dǎo)體晶圓包含多個(gè)完全一樣的半導(dǎo)體芯片，每個(gè)半導(dǎo)體芯片都包括集成電路。隨后從所述晶圓上鋸切(或切下)該半導(dǎo)體芯片并對(duì)其封裝。該封裝工藝具有兩個(gè)主要目的:保護(hù)易碎的半導(dǎo)體芯片以及使內(nèi)部集成電路連接外部連接。在封裝工藝中，使用倒裝焊接將半導(dǎo)體管芯(或芯片)安裝在封裝元件上。裂縫在半導(dǎo)體管芯和封裝元件之間的間隙實(shí)施底部填充物以防止焊料凸塊或焊球內(nèi)形成裂縫，其中裂縫通常是由熱應(yīng)力造成的。底部填充物還可減少在電介質(zhì)界面的分層。所述封裝元件是包括金屬連接件的插入件，金屬連接件用于為相對(duì)側(cè)之間的電信號(hào)提供路徑。所述管芯通過(guò)直接金屬接合、焊料接合等接合至所述插入件。所述封裝元件還可以是其他類型的襯底。在管芯封裝中仍存在許多挑戰(zhàn)。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)所存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種芯片封裝件，包括:在所述芯片封裝件的第一芯片和襯底之間的多個(gè)凸塊結(jié)構(gòu)，以及在所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近所述第一芯片中心的凸塊結(jié)構(gòu)中的焊料層厚于在所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近所述第一芯片邊緣的凸塊結(jié)構(gòu)中的焊料層。在可選實(shí)施方式中，所述多個(gè)凸塊結(jié)構(gòu)中的每一個(gè)都包括銅層和金屬層，其中所述金屬層位于所述銅層和所述焊料層之間。在可選實(shí)施方式中，所述襯底是插入件。在可選實(shí)施方式中，第二芯片通過(guò)另一多個(gè)凸塊結(jié)構(gòu)接合所述襯底，并且其中所述第一芯片和所述襯底之間的第一間距與所述第二芯片與所述襯底之間的第二間距大致相同。在可選實(shí)施方式中，在所述第一芯片和所述襯底之間存在第一底部填充物，并且在所述第二芯片和所述襯底之間存在第二底部填充物，并且其中所述第一底部填充物和所述第二底部填充物具有大約相同的體積。在可選實(shí)施方式中，所述多個(gè)凸塊結(jié)構(gòu)中的銅層的寬度等于或小于大約30 μ m。在可選實(shí)施方式中，所述多個(gè)凸塊結(jié)構(gòu)為銅柱結(jié)構(gòu)。根據(jù)本發(fā)明的另一方面，還提供了一種襯底，包括:多個(gè)凸塊結(jié)構(gòu)，所述多個(gè)凸塊結(jié)構(gòu)中的每一個(gè)都包括:焊料層，銅層，金屬層，其中所述金屬層位于所述焊料層和所述銅層之間；其中所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近所述襯底中心的凸塊結(jié)構(gòu)中的焊料層厚于所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近所述襯底邊緣的凸塊結(jié)構(gòu)的焊料層。在可選實(shí)施方式中，每個(gè)焊料層被平坦化并且所述多個(gè)凸塊結(jié)構(gòu)的高度大致相同。在可選實(shí)施方式中，所述焊料層的表面粗糙度在大約3nm至大約9nm的范圍內(nèi)。在可選實(shí)施方式中，所述多個(gè)凸塊結(jié)構(gòu)是銅柱凸塊。在可選實(shí)施方式中，所述襯底為插入件并且具有硅通孔。在可選實(shí)施方式中，所述襯底為半導(dǎo)體芯片并且具有集成電路。根據(jù)本發(fā)明的又一個(gè)方面，還提供了一種在襯底上形成多個(gè)凸塊結(jié)構(gòu)的方法，包括:在所述襯底上形成凸塊下金屬(UBM)層，其中所述UBM層與所述襯底上的金屬墊接觸；在所述UBM層之上形成光刻膠層，其中所述光刻膠層限定用于形成多個(gè)凸塊結(jié)構(gòu)的多個(gè)開口；在每一所述開口內(nèi)電鍍多層，其中金屬層為多個(gè)所述凸塊結(jié)構(gòu)中的一部分；以及在電鍍所述金屬層后平坦化所述多個(gè)凸塊結(jié)構(gòu)至相對(duì)于所述襯底表面的目標(biāo)高度。在可選實(shí)施方式中，所述多層包括銅層、金屬層和焊料層，其中所述金屬層位于所述銅層和所述焊料層之間，并且所述銅層與所述UBM層接觸。根據(jù)本發(fā)明的又一方面，還提供了一種形成芯片封裝件的方法，包括:提供具有第一多個(gè)凸塊結(jié)構(gòu)的第一芯片，其中所述第一多個(gè)凸塊結(jié)構(gòu)被平坦化至
第一高度；提供具有第二多個(gè)凸塊結(jié)構(gòu)的襯底，其中所述第二多個(gè)凸塊結(jié)構(gòu)被平坦化至第二高度；以及將所述第一多個(gè)凸塊結(jié)構(gòu)和所述第二多個(gè)凸塊結(jié)構(gòu)接合在一起，其中所述第一芯片和所述襯底之間的間距為一值。在可選實(shí)施方式中，所述方法進(jìn)一步包括用底部填充物材料底部填充所述第一芯片和所述襯底之間的間隔。在可選實(shí)施方式中，所述方法進(jìn)一步包括:提供具有第三多個(gè)凸塊結(jié)構(gòu)的第二芯片，其中所述第三多個(gè)凸塊結(jié)構(gòu)被平坦化至第三高度；以及，將所述第三多個(gè)凸塊結(jié)構(gòu)與在所述襯底上的所述第二多個(gè)凸塊結(jié)構(gòu)接合，其中所述第二芯片和所述襯底之間的間距大致等于所述值。在可選實(shí)施方式中，固定體積的底部填充物材料被用于底部填充所述第一芯片和所述襯底之間的第一間隔以及底部填充所述第二芯片和所述襯底之間的第二間隔。在可選實(shí)施方式中，所述底部填充沒(méi)有形成空隙或填角。


為更完整的理解實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:圖1是根據(jù)一些實(shí)施例的具有在兩個(gè)分離襯底上的集成電路(IC)管芯的兩個(gè)芯片封裝件的剖視圖；圖2A和圖2B示出了根據(jù)一些實(shí)施例的兩個(gè)凸塊結(jié)構(gòu)；圖3A示出了根據(jù)一些實(shí)施例的IC芯片的間距分布；圖3B和圖3C示出了根據(jù)一些實(shí)施例的分別在芯片和襯底上電鍍焊料層后的芯片和襯底的剖視圖；圖3D比較根據(jù)一些實(shí)施例的兩個(gè)管芯的銅層和焊料層的厚度變化；圖4A和4B示出了根據(jù)一些實(shí)施例的從凸塊結(jié)構(gòu)平坦化焊料層；圖4C示出了根據(jù)一些實(shí)施例的與襯底的凸塊結(jié)構(gòu)接合的芯片的平坦化凸塊結(jié)構(gòu)；圖5A至示出了根據(jù)一些實(shí)施例的制造芯片封裝件的工藝流程；圖5E示出了根據(jù)一些實(shí)施例的具有凸塊結(jié)構(gòu)的芯片。
具體實(shí)施例方式下面，詳細(xì)討論本發(fā)明各實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。圖1是描述根據(jù)一些實(shí)施例的具有襯底30上的集成電路(IC)管芯50的芯片封裝件100和具有襯底30*上的集成電路(IC)管芯50*的芯片封裝件100*的剖視圖。芯片封裝件100與芯片封裝件100*類似，且襯底30和襯底30*類似，IC管芯50和50*類似、在一些實(shí)施例中，襯底30和30*是半導(dǎo)體晶圓或晶圓的一部分。在一些實(shí)施例中，襯底30和30*包括硅、砷化鎵、絕緣體上硅(“SOI”)或其他類似材料。在一些實(shí)施方式中，襯底30和30*還包括諸如電阻、電容等的無(wú)源器件或諸如晶體管的有源器件。在一些示例性實(shí)施方式中，在襯底30和30*內(nèi)包括附加的集成電路。在一些實(shí)施例中，襯底30和30*包括襯底通孔35和35%如圖1所示。在一些實(shí)施例中，襯底30和30*是插入件。另外，在可選實(shí)施例中，襯底30和30*是由其他材料制成。例如，在一些實(shí)施例中，使用多層電路板。在一些實(shí)施例中，襯底30和30*還包括雙馬來(lái)酰亞胺-三嗪(BT)樹脂、FR-4(由具有阻燃的環(huán)氧樹脂粘結(jié)劑的編織玻璃纖維布組成的復(fù)合材料)、陶瓷、玻璃、塑料、膠帶、薄膜、或其他支撐材料，所述支撐材料可支持需要分別接收用于倒裝芯片集成電路管芯50和50*的連接器端子15和15*的傳導(dǎo)墊或傳導(dǎo)塊(land)。圖1示出了通過(guò)連接IC管芯50上的凸塊51和襯底30上的凸塊31來(lái)將IC管芯50接合至襯底30。類似地，通過(guò)連接IC管芯50*上的凸塊51*和襯底30*上的凸塊31*將IC管芯50*接合至襯底30*。用底部填充物55填充管芯50和襯底30之間的間隔。類似地，用底部填充物55*填充管芯50*和襯底30*之間的間隔。由底部填充材料制成的底部填充物55*基本上填充IC管芯50*和30*之間的整個(gè)間隔。在一些實(shí)施例中，底部填充物55*具有連續(xù)且漸縮的形狀。如上所描述的，底部填充物55*為IC管芯50*提供支撐并防止凸塊結(jié)構(gòu)31*和51*之間的接合焊料53*形成裂縫。IC管芯50*和襯底30*之間的距離H1*被稱為“間距”。相比而言，底部填充物55沒(méi)有填充IC管芯50和襯底30之間的間隔并且留下空隙54和填角56，填角56是位于所述空隙下的延伸的薄片底部填充物。空隙54降低了底部填充物55在防止焊料(如空隙54附近的焊料53)的裂縫方面的有效性。填角56可能從剩余的底部填充物55分離，這進(jìn)一步減弱和損害底部填充物55。這種不合適的底部填充物55的形成是由于的IC管芯50和襯底30之間的間距H1比IC管芯50*和襯底30*之間的間距H1*聞引起的。相同的底部填充工藝被用于封裝件100和100*。底部填充工藝使用設(shè)定體積為V的底部填充材料。具有高間距H1的封裝件100使得設(shè)定體積為V的底部填充物材料不夠或過(guò)多填充IC管芯50和襯底30之間的間隔，這導(dǎo)致空隙54和填角56的形成。具有較小間距的封裝件具有形成大填角的過(guò)量底部填充物，這影響相鄰管芯的底部填充物的適當(dāng)形成。因此，控制封裝管芯的間距對(duì)獲得足夠耐用的芯片封裝件是重要的。圖2A示出了根據(jù)一些實(shí)施例的具有襯底210的凸塊結(jié)構(gòu)200。在一些實(shí)施例中，襯底210是半導(dǎo)體襯底，諸如塊狀硅襯底，但是其也可包括其他半導(dǎo)體材料，如III族、IV族和/或V族元素的半導(dǎo)體材料。在一些實(shí)施例中，諸如晶體管的半導(dǎo)體器件214形成在襯底210的表面?；ミB結(jié)構(gòu)212形成在襯底210之上，互連結(jié)構(gòu)212包括形成在其內(nèi)并且與半導(dǎo)體器件214連接的金屬線和通孔(未示出)。在一些實(shí)施例中，金屬線和通孔由銅或銅合金形成，并且是使用眾所周知的大馬士革工藝形成。在一些實(shí)施例中，互連結(jié)構(gòu)212包括公知的層間電介質(zhì)(ILD)和金屬間電介質(zhì)(IMD)。金屬墊228形成在互連結(jié)構(gòu)212之上。在一些實(shí)施例中，金屬墊228包括鋁，并因此被稱為鋁墊228。在其他實(shí)施例中，金屬墊228由諸如銅、銀、金、鎳、鎢、它們的合金和/或它們的多層的其他材料形成，或者包括諸如銅、銀、金、鎳、鎢、它們的合金和/或它們的多層的其他材料。在一些實(shí)施例中，金屬墊228與半導(dǎo)體器件214電連接，例如通過(guò)位于下方的互連結(jié)構(gòu)212。在一些實(shí)施例中，形成鈍化層230來(lái)覆蓋金屬墊228的邊緣部分。在一些實(shí)施例中，鈍化層230由聚酰亞胺或其他熟知的電介質(zhì)材料形成。在一些實(shí)施例中，在互連結(jié)構(gòu)212之上以相同或超過(guò)金屬墊228的水平形成附加的鈍化層。在一些實(shí)施例中，所述附加的鈍化層由諸如氧化硅、氮化硅、未摻雜的硅玻璃(USG)、聚酰亞胺和/或它們的多層的材料形成。在鈍化層230內(nèi)形成開口以暴露金屬墊228。擴(kuò)散勢(shì)壘層240和薄晶種層242覆蓋開口并且擴(kuò)散勢(shì)壘層240與金屬墊228接觸。在一些實(shí)施例中，擴(kuò)散勢(shì)壘層240為鈦層、氮化鈦層、鉭層或氮化鉭層。在一些實(shí)施例中，晶種層242的材料包括銅或銅合金，并因此在下文中稱晶種層242為銅晶種層242。在一些實(shí)施例中，諸如銀、金、鋁及其組合的其他材料包括在晶種層242內(nèi)。在一些實(shí)施例中，擴(kuò)散勢(shì)壘層240和銅晶種層242使用濺射形成。擴(kuò)散勢(shì)壘層240和薄晶種層242的組合被稱為凸塊下金屬(UBM)層245。根據(jù)一些實(shí)施例，掩模在銅晶種層242之上以允許在銅晶種層242暴露的表面上鍍銅層250。在一些實(shí)施例中，可選的金屬層252在銅層250上。在一些實(shí)施例中，金屬層252是含鎳層，包括例如鎳層或鎳合金層。焊料層260在鎳層252之上。在一些實(shí)施例中，焊料層260是由例如SnAg或焊料材料(包括錫、鉛、銀、銅、鎳、鉍或它們的組合的合金)形成的無(wú)鉛預(yù)焊層。去除所述掩模以暴露位于所述掩模下的銅晶種層242的一部分。銅晶種層242的暴露部分隨后通過(guò)蝕刻工藝去除。接著，也去除擴(kuò)散勢(shì)壘層240的暴露部分。在圖2A中，銅層250的厚度小于焊料層260的厚度；凸塊結(jié)構(gòu)被稱為焊料凸塊200。
圖2B的原理與圖2A的原理類似。例如，襯底210*與襯底210類似，互連結(jié)構(gòu)212*與互連結(jié)構(gòu)212類似，半導(dǎo)體器件214*與半導(dǎo)體器件214類似，金屬墊228*與金屬墊228類似，擴(kuò)散勢(shì)壘層240*與擴(kuò)散勢(shì)壘層240類似，晶種層242*與銅晶種層242類似，銅層250*與銅層250類似，金屬層252*與金屬層252類似，以及焊料層260*與焊料層260類似。擴(kuò)散勢(shì)壘層240*和薄晶種層242*的組合被稱為UBM層245'然而，如圖2所示，根據(jù)一些實(shí)施例，銅層250*的厚度大于焊料層260*的厚度，該凸塊結(jié)構(gòu)被稱為銅柱+凸塊結(jié)構(gòu)200'圖2A和圖2B所示的實(shí)施例僅僅是個(gè)例子，其他凸塊的實(shí)施例也是可能的。凸塊形成工藝的進(jìn)一步詳細(xì)描述在2010年7月23日提交的、名稱為“Preventing UBM Oxidationin Bump Formation Processes”、申請(qǐng)?zhí)枮?2/842，617的美國(guó)專利申請(qǐng)和2010年7月29日提交的、名稱為 “Mechanisms for Forming Copper Pillar Bumps”、申請(qǐng)?zhí)枮?12/846, 353的美國(guó)專利申中可找到，這兩篇專利申請(qǐng)通過(guò)整體弓I用并入本文中。在一些實(shí)施例中，圖2A和圖2B中的銅層250和250'金屬層252和252*以及焊料層260和260*通過(guò)電鍍沉積。用于鍍層250、252和260的電鍍工藝是電化學(xué)電鍍，其受電鍍電流密度、凸塊圖案密度和芯片尺寸影響。圖3A示出了根據(jù)一些實(shí)施例的IC芯片300的凸塊高度分布。存在凸塊高度測(cè)量的不同區(qū)域，諸如區(qū)域A、B、C、D、E、F和G。該凸塊高度測(cè)量反映每個(gè)區(qū)內(nèi)的平均值。在IC芯片300上的凸塊在整個(gè)芯片300上大致相同。芯片300上的凸塊高度分布顯示了在芯片300的邊緣凸塊高度高，在芯片300的中心凸塊高度低。例如，區(qū)域B具有大約25.3 μ m的凸塊高度而區(qū)域D具有大于21.8 μ m的凸塊高度。區(qū)域B和C均靠近管芯300的邊緣。相反，區(qū)域G靠近芯片300的中心(或者遠(yuǎn)離芯片300的邊緣)并具有大約18.1 μ m的最低凸塊高度。從芯片300中心到邊緣的凸塊高度的較大變化歸因于穿過(guò)芯片300的電流密度的變化。電鍍電流密度在邊緣最大并朝芯片300中部減小。這是由于缺乏圍繞邊緣的圖案。因此在芯片邊緣電流密度更高。另外，靠近芯片中心的電鍍化學(xué)反應(yīng)的消耗也是一個(gè)因素。圖3B示出了根據(jù)一些實(shí)施例的在完成焊料層電鍍之后的芯片310的剖視圖。根據(jù)一些實(shí)施例，圖3B示出了芯片310上的凸塊與圖2B的凸塊200*類似。圖3B的剖視圖示出了芯片310包括若干銅柱凸塊311-316，這些銅柱凸塊具有銅層250、金屬層252和焊料層260。在一些實(shí)施例中，銅層的寬度W小于等于大約30 μ m。在該實(shí)施例中，銅層250、金屬層252和焊料層260均通過(guò)電鍍沉積。如圖3B所示，靠近芯片310邊緣的凸塊311和316高于芯片310中心附近的凸塊313和314。圖3C示出了根據(jù)一些實(shí)施例的在完成焊料層電鍍之后的襯底320的剖視圖。根據(jù)一些實(shí)施例，圖3C示出了襯底320具有在金屬墊327下方的硅通孔328。根據(jù)一些實(shí)施例，襯底320是插入件。根據(jù)一些實(shí)施例，襯底320上的凸塊與圖2B的凸塊200*類似。襯底320也具有銅柱結(jié)構(gòu)321-326，這些銅柱結(jié)構(gòu)具有銅層250*、金屬層252*和焊料層260'在該實(shí)施例中，銅層250'金屬層252*和焊料層260*均通過(guò)電鍍沉積。襯底320的銅柱結(jié)構(gòu)321-326用于與芯片310上的銅柱結(jié)構(gòu)311-316接合。從中心到邊緣的凸塊高度變化增加了接合難度。如上所提到的，凸塊電鍍還受芯片尺寸和凸塊密度影響。具有較大芯片尺寸和較高凸塊密度的芯片比具有較小芯片尺寸和較低凸塊密度的芯片具有更大的電流密度變化。另外，較大的具有較高凸塊密度的芯片的化學(xué)消耗影響更嚴(yán)重。因此，較大芯片(或管芯)和具有較高凸塊密度的芯片比較小且具有較低凸塊密度的芯片具有更明顯的凸塊高度變化(中心到邊緣)。根據(jù)一些實(shí)施例，圖3D比較了兩個(gè)管芯的銅層250和焊料層260的厚度變化。其中一個(gè)管芯的管芯尺寸為116mm2，圖案密度(PD)為4.49%，另一個(gè)管芯的管芯尺寸為759mm2，PD為19.01%。圖案密度(PD)定義為被圖案覆蓋的管芯的表面與總表面積的比率。圖3D中的數(shù)據(jù)示出了較大管芯尺寸和圖案密使得銅層250和焊料層260的厚度變化更顯著。除了管芯內(nèi)的變化外，整個(gè)晶圓上的電鍍厚度也變化?？拷A中心的凸塊結(jié)構(gòu)的電鍍厚度與靠近晶圓邊緣的凸塊結(jié)構(gòu)的電鍍厚度相比較小。此外，電鍍工藝隨新的電鍍槽而變化，以及隨電鍍系統(tǒng)不同而變化。上述描述的變化因素增加了間距的變化，該間距為芯片之間或芯片和襯底之間的聞度。研究顯不，在一些例子中，封裝芯片的晶圓內(nèi)(WIW)間距變化為大約21 μ m或者更高。如上所提到的，間距變化增加了底部填充物適當(dāng)形成的難度，并導(dǎo)致封裝的倒裝芯片的可靠性問(wèn)題或缺陷問(wèn)題。圖4A示出了根據(jù)一些實(shí)施例的對(duì)芯片310上的凸塊311-316的焊料層260平坦化以在芯片310的襯底表面301之上實(shí)現(xiàn)目標(biāo)凸塊高度Ητ。該平坦化能去除焊料層260的一部分以控制目標(biāo)凸塊高度Ητ。這種平坦化減小了由上述因素引起的變化。在一些實(shí)施例中，平坦化通過(guò)研磨實(shí)現(xiàn)。在其他實(shí)施例中，使用其他的平坦化工藝。在一些實(shí)施例中，高度測(cè)量裝置用于監(jiān)測(cè)凸塊高度以使焊料層260的受控制的平坦化能夠達(dá)到目標(biāo)高度HT。在一些實(shí)施例中，高度測(cè)量裝置使用共高度測(cè)量方法或三角高度測(cè)量方法。由于平坦化，靠近芯片310中心的焊料層260的高度H。大于靠近芯片310的邊緣的焊料層260的高度HE。圖4B示出了根據(jù)一些實(shí)施例的對(duì)芯片320上的凸塊321-326的焊料層260*平坦化以在襯底320的襯底表面302之上實(shí)現(xiàn)目標(biāo)凸塊高度HST。類似地，該平坦化能去除焊料層260*的一部分以控制目標(biāo)凸塊高度HST。這種平坦化減小了由上述因素引起的變化。在一些實(shí)施例中，平坦化通過(guò)研磨實(shí)現(xiàn)。在其他實(shí)施例中，使用其他的平坦化工藝。在一些實(shí)施例中，高度測(cè)量裝置用于監(jiān)測(cè)凸塊高度以使焊料層260*的受控制的平坦化能夠達(dá)到目標(biāo)高度HST。由于平坦化，靠近襯底320中心的焊料層260*的高度Hcc大于靠近芯片320邊緣的焊料層260*的高度Hee。平坦化凸塊結(jié)構(gòu)的焊料層(例如，上面所述的焊料層260和260*)，還可降低電鍍焊料層的表面粗糙度。研究顯示，在一些例子中，非平坦化的凸塊表面的粗糙度在大約442nm到大約516nm之間的范圍內(nèi)。在平坦化操作之后，該表面粗糙度降低到在大約3nm到大約9nm之間的范圍內(nèi)。降低的表面粗糙度改善了焊料接合界面。圖4C示出了根據(jù)一些實(shí)施例的芯片310的平坦化凸塊結(jié)構(gòu)接合到襯底320的凸塊結(jié)構(gòu)上。在一些實(shí)施例中，襯底320經(jīng)過(guò)進(jìn)一步地工藝操作，例如研磨，以暴露TSV328以及形成用于外部連接的焊盤和鈍化層。如圖4C所示該接合的封裝件經(jīng)過(guò)回焊工藝來(lái)連接焊料層。由于平坦化，靠近接合封裝件的中心的焊料層的總高度Hrc大于靠近芯片310邊緣的焊料層的總高度Hte。對(duì)于圖4C所示的接合封裝件來(lái)說(shuō)，凸塊結(jié)構(gòu)的平坦化使得間距H的控制成為可能。平坦化去除了整個(gè)管芯和整個(gè)晶圓上由工藝、圖案密度和管芯尺寸導(dǎo)致的變化。例如，沒(méi)有平坦化的焊料層的間距變化在大約20-25 μ m的范圍內(nèi)。通過(guò)平坦化焊料層，間距變化降低到等于或小于大約3 μ m。由于封裝件之間一致的間距，所以底部填充物恰當(dāng)?shù)夭⒁恢碌匦纬?。圖5A示出了根據(jù)一些實(shí)施例的在襯底上電鍍焊料層260*后的襯底400的剖視圖。圖5A中的凸塊結(jié)構(gòu)450包括銅層250*和金屬層252*。在襯底400上形成光刻膠410后，將銅層250*、金屬層252*和焊料層260*電鍍?cè)谝r底400上。光刻膠410在襯底400上形成擴(kuò)散勢(shì)壘層240*和薄晶種層242*之后形成。在一些實(shí)施例中，光刻膠為濕法光刻膠(濕法光致抗蝕劑)或干法光刻膠(干法光致抗蝕劑)。如上所述，擴(kuò)散勢(shì)壘層240*和薄晶種層242*的組合被稱為UBM層245'圖5A中所有層用類似的層標(biāo)號(hào)作上述描述。如上文所述，凸塊高度從襯底400的中心到邊緣是變化的。然后進(jìn)行平坦化操作。在一些實(shí)施例中，在平坦化之前，襯底400固定在保持工件上以在平坦化期間固定襯底400。圖5B示出了根據(jù)一些實(shí)施例的平坦化操作之后的襯底400的剖視圖。襯底400被平坦化至目標(biāo)厚度HST。然后，去除光刻膠層410并通過(guò)蝕刻去除暴露的UBM層245。圖5C示出了光刻膠層410被去除并且暴露的UBM層被蝕刻之后的襯底400的剖視圖。保持襯底400的工件隨后與襯底400分離。在一些實(shí)施例中，襯底400經(jīng)過(guò)背面研磨以暴露TSV328并形成用于外部連接的結(jié)構(gòu)。在一些實(shí)施例中，襯底400包括若干管芯，并且根據(jù)一些實(shí)施例從襯底400鋸切(或切割)并分離管芯以形成獨(dú)立的管芯。圖示出了倒裝焊之后的芯片470和480。在芯片470上進(jìn)行類似的平坦化操作和凸塊形成操作，芯片470與上述的芯片300或310類似。平坦化去除芯片470上的焊料層的一部分以形成目標(biāo)凸塊高度。如圖所示，根據(jù)一些實(shí)施例，在襯底400和芯片470二者的凸塊結(jié)構(gòu)均形成并平坦化之后，芯片470接合至襯底400。圖示出了另一個(gè)芯片480也接合至襯底400 (參見圖5A-5C)。在一些實(shí)施例中，芯片480具有與芯片470不同的尺寸和圖案密度。然而，通過(guò)包含平坦化的凸塊形成，芯片470和襯底400之間的間距Ha與芯片480和襯底400之間的間距Hb大致相同。在芯片470和480放直在襯底400上后，回焊這一系列兀件(包括襯底和芯片)。結(jié)果，通過(guò)對(duì)來(lái)自芯片和襯底的焊料層回焊形成的焊料層265和265*稍微呈圓形。然后，在芯片470和480與襯底400之間的間隔之間施加底部填充物490。由于間距Ha和Hb大致相同，所以底部填充物形成工藝為可控并可重復(fù)的。底部填充物490被恰當(dāng)形成，沒(méi)有空隙或填角。上述的示例性芯片封裝件包括具有凸塊結(jié)構(gòu)的襯底上的芯片。然而，在一些實(shí)施例中，平坦化凸塊的應(yīng)用適用于另一種芯片封裝件，其包括沒(méi)有凸塊結(jié)構(gòu)的襯底上的芯片。圖5E示出了根據(jù)一些實(shí)施例的具有凸塊結(jié)構(gòu)465的芯片460。芯片460封裝在具有接觸焊盤491的襯底490上。平坦化凸塊結(jié)構(gòu)465上的焊料層來(lái)控制芯片封裝件495的間距Hc。其中，H。與圖5中示出的KK是不同的定義。形成凸塊結(jié)構(gòu)的機(jī)制減少了芯片和封裝件襯底之間的間距變化。通過(guò)在電鍍之后平坦化芯片和/襯底上的凸塊結(jié)構(gòu)上的焊料層，使得因在管芯內(nèi)和在晶圓內(nèi)的位置、圖案密度、管芯尺寸以及工藝變化引起的凸塊結(jié)構(gòu)的高度變化控制到最小。結(jié)果，芯片和襯底之間的間距被控制并且更一致。因而底部填充的質(zhì)量得到改善。根據(jù)一些實(shí)施例，提供芯片封裝件。該芯片封裝件包括在第一芯片和該芯片封裝件的襯底之間的多個(gè)凸塊結(jié)構(gòu)。該芯片封裝件還包括在所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近第一芯片中心的凸塊結(jié)構(gòu)中的焊料層厚于所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近在第一芯片邊緣的凸塊結(jié)構(gòu)中的焊料層。根據(jù)一些其他實(shí)施例，提供具有多個(gè)凸塊結(jié)構(gòu)的襯底。該襯底包括焊料層、銅層和金屬層。該金屬層位于所述焊料層和所述銅層之間。所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近襯底中心的凸塊結(jié)構(gòu)中的焊料層厚于所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近襯底邊緣的凸塊結(jié)構(gòu)中的焊料層。根據(jù)又一些其他實(shí)施例，提供形成芯片封裝件的方法。該方法包括提供具有第一多個(gè)凸塊結(jié)構(gòu)的第一芯片，并且平坦化該第一多個(gè)凸塊結(jié)構(gòu)至第一高度。該方法還包括提供具有第二多個(gè)凸塊結(jié)構(gòu)的襯底，并且平坦化該第二多個(gè)凸塊結(jié)構(gòu)至第二高度。該方法進(jìn)一步包括使第一和第二多個(gè)凸塊結(jié)構(gòu)接合在一起，并且第一芯片和所述襯底之間的間距為一值。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過(guò)本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每項(xiàng)權(quán)利要求構(gòu)成單獨(dú)的實(shí)施例，并且各項(xiàng)權(quán)利要求和實(shí)施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種芯片封裝件，包括: 在所述芯片封裝件的第一芯片和襯底之間的多個(gè)凸塊結(jié)構(gòu)，以及 在所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近所述第一芯片中心的凸塊結(jié)構(gòu)中的焊料層厚于在所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近所述第一芯片邊緣的凸塊結(jié)構(gòu)中的焊料層。
2.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述多個(gè)凸塊結(jié)構(gòu)中的每一個(gè)都包括銅層和金屬層，其中所述金屬層位于所述銅層和所述焊料層之間。
3.根據(jù)權(quán)利要求1所述的芯片封裝件，其中所述襯底是插入件。
4.一種襯底,包括: 多個(gè)凸塊結(jié)構(gòu)，所述多個(gè)凸塊結(jié)構(gòu)中的每一個(gè)都包括: 焊料層， 銅層， 金屬層，其中所述金屬層位于所述焊料層和所述銅層之間； 其中所述多個(gè)凸塊結(jié)構(gòu)中的一個(gè)靠近所述襯底中心的凸塊結(jié)構(gòu)中的焊料層厚于所述多個(gè)凸塊結(jié)構(gòu)中的另一個(gè)靠近所述襯底邊緣的凸塊結(jié)構(gòu)的焊料層。
5.根據(jù)權(quán)利要求4所述的襯底，其中每個(gè)所述焊料層都被平坦化并且所述多個(gè)凸塊結(jié)構(gòu)的高度大致相同。
6.一種在襯底上形成多個(gè)凸塊結(jié)構(gòu)的方法，包括: 在所述襯底上形成凸塊下金屬(UBM)層，其中所述UBM層與所述襯底上的金屬墊接觸； 在所述UBM層之上形成光刻膠層，其中所述光刻膠層限定用于形成多個(gè)凸塊結(jié)構(gòu)的多個(gè)開口 ； 在每一所述開口內(nèi)電鍍多層，其中金屬層為多個(gè)所述凸塊結(jié)構(gòu)中的一部分；以及 在電鍍所述金屬層后平坦化所述多個(gè)凸塊結(jié)構(gòu)至相對(duì)于所述襯底表面的目標(biāo)高度。
7.根據(jù)權(quán)利要求6所述的方法，其中所述多層包括銅層、金屬層和焊料層，其中所述金屬層位于所述銅層和所述焊料層之間，并且所述銅層與所述UBM層接觸。
8.一種形成芯片封裝件的方法，包括: 提供具有第一多個(gè)凸塊結(jié)構(gòu)的第一芯片，其中所述第一多個(gè)凸塊結(jié)構(gòu)被平坦化至第一高度； 提供具有第二多個(gè)凸塊結(jié)構(gòu)的襯底，其中所述第二多個(gè)凸塊結(jié)構(gòu)被平坦化至第二高度；以及 將所述第一多個(gè)凸塊結(jié)構(gòu)和所述第二多個(gè)凸塊結(jié)構(gòu)接合在一起，其中所述第一芯片和所述襯底之間的間距為一值。
9.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括用底部填充物材料底部填充所述第一芯片和所述襯底之間的間隔。
10.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括: 提供具有第三多個(gè)凸塊結(jié)構(gòu)的第二芯片，其中所述第三多個(gè)凸塊結(jié)構(gòu)被平坦化至第三高度；以及 將所述第三多個(gè)凸塊結(jié)構(gòu)與在所述襯底上的所述第二多個(gè)凸塊結(jié)構(gòu)接合，其中所述第二芯片和所述襯底之間的間距大致等于所述值。
全文摘要
本發(fā)明公開了一種用于形成凸塊結(jié)構(gòu)的機(jī)制，其降低了芯片和封裝件襯底之間的間距變化。通過(guò)在電鍍之后平坦化芯片和/或襯底上的凸塊結(jié)構(gòu)的焊料層，使得因管芯內(nèi)和晶圓內(nèi)位置、圖案密度、管芯尺寸以及工藝變化引起的凸塊結(jié)構(gòu)的高度變化降至最小。結(jié)果，可將芯片和襯底之間的間距控制為一致。因此，底部填充的質(zhì)量得到改善。本發(fā)明還公開了用于底部填充控制的平坦化凸塊。
文檔編號(hào)H01L21/60GK103137587SQ20121007684
公開日2013年6月5日 申請(qǐng)日期2012年3月21日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者林俊成, 蔡柏豪 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司