專利名稱：連接接口及傳輸線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及第三代通用串行總線(Universal Serial Bus 3.0，USB 3.0)連接接口，且特別涉及一種具有可減少所需的傳輸線種類，并降低材料及生產(chǎn)成本的前端面板腳位定義的連接接口。
背景技術(shù)：
通用串行總線(Universal Serial Bus, USB)是由部分科技業(yè)領(lǐng)導(dǎo)者所開發(fā)出的一種連線規(guī)格，其具有易使用、擴(kuò)充性佳、以及高速等等的特性。在2008年發(fā)表的第三代通用串行總線(Universal Serial Bus 3.0，USB 3.0)其運(yùn)作速度已達(dá)5Gbit/s，為第二代通用串行總線(Universal Serial Bus 2.0，USB2.0)的運(yùn)作速度480Mbps的十倍。發(fā)展至今，通用串行總線已廣泛應(yīng)用于各種電子產(chǎn)品上。在2010年底，市場上兩大主流中央處理器(Central Processing Unit, CPU)生產(chǎn)廠商Intel及AMD公布了下一代的晶片組將支援USB 3.0接口，但對(duì)于USB3.0前端面板(front panel header)腳位有不同的定義。由于電腦內(nèi)部需要有特定的傳輸線將主機(jī)板連接至安裝于機(jī)殼上的通用串行總線傳輸端口(USB port)，因此若兩不同的電腦主機(jī)板分別根據(jù)Intel晶片組與AMD晶片組的USB 3.0前端面板的腳位定義而設(shè)計(jì)，則兩者所搭配的USB 3.0傳輸線會(huì)因前端面板的腳位定義不同而異，將導(dǎo)致傳輸線種類增加、各家系統(tǒng)廠組裝系統(tǒng)時(shí)容易混淆，材料成本與生產(chǎn)成本會(huì)因此增加。另外，Intel及AMD分別皆有生產(chǎn)支援USB 3.0及不支援USB 3.0的晶片組(如Intel的H77、H61晶片組，及AMD的A75、A55晶片組)。若一主機(jī)板上欲替換原本支援USB3.0的晶片組，改而搭配一不支援USB 3.0的晶片組，則會(huì)因現(xiàn)有的USB 2.0前端面板的腳位定義與現(xiàn)今的定義不一致，故必須重新制定一新的USB 2.0傳輸線的規(guī)格。詳細(xì)而言，請(qǐng)參考圖1A，圖1A為符合第二代通用串行總線規(guī)格的前端面板腳位定義的一現(xiàn)有連接接口 100的示意圖。如圖1A所示，連接接口 100僅包含有10個(gè)腳位(pin)，其中包含有一第一差分對(duì)(differential pair)USB2_D1+、USB2_D1_(腳位 6、8)、一第二差分對(duì)USB2_D2+、USB2_D2-(腳位5、7)、且兩差分對(duì)各另含一電源腳位USB_VBUS(腳位9、10)及接地腳位GND (腳位3、4)。最后，腳位I及腳位2分別為一接地腳位及一無連接(notconnected, NC)腳位,其作用為電路板的防呆(du_y-proof)機(jī)制，以避免連接頭錯(cuò)誤安插。接著，請(qǐng)參考圖1B、1C。圖1B、1C分別為根據(jù)Intel及AMD制定的第三代通用串行總線規(guī)格的前端面板腳位定義的連接接口 102、104的示意圖。如圖1B、1C所示，Intel及AMD制定的連接接口 102、104皆具有20個(gè)腳位，其中包含了用于第三代通用串行總線的第一接收差分對(duì) USB3_SSRX1+、USB3_SSRX1-、第一傳輸差分對(duì) USB3_SSTX1+、USB3_SSTX1_、第二接收差分對(duì) USB3_SSRX2+、USB3_SSRX2-及第二傳輸差分對(duì) USB3_SSTX2+、USB3_SSTX2_。另外，由于連接接口 102、104皆具有向下支援(backward compatible)第二代通用串行總線的功能，故皆另包含有圖1A的連接接口 100中的第一差分對(duì)USB2_D1+、USB2_D1-及第二差分對(duì)USB2_D2+、USB2_D2-的各腳位。然而，連接接口 102、104不同之處在于兩者所包含相對(duì)應(yīng)的腳位皆位于不同的相對(duì)位置。例如，在Intel制定的連接接口 102中(圖1B)，用于第三代通用串行總線的第一接收差分對(duì)USB3_SSRX1+、USB3_SSRX1-分別為腳位2、3，而在AMD制定的連接接口 104 (圖1C)中，卻位于腳位17、18。另外，在Intel制定的連接接口102中，用于第二代通用串行總線的第一差分對(duì)分別位于腳位8、9，而在AMD制定的連接接口 104中卻位于腳位11、12。最后，由圖1B、IC也可看出連接接口 102、104的防呆腳位NC也位于相反的相對(duì)位置。由上述可知，分別根據(jù)Intel及AMD的腳位定義而設(shè)計(jì)的主機(jī)板將無法共用傳輸端口的傳輸線，因此提高生產(chǎn)成本。另外，欲將這些主機(jī)板搭配第二代通用串行總線晶片組或傳輸端口使用時(shí)，也無法沿用第二代通用串行總線的傳輸線，而必須另制定一種新的傳輸線規(guī)格(由20個(gè)腳位轉(zhuǎn)為10個(gè)腳位)，其所需的塑料面積將為現(xiàn)有第二代通用串行總線規(guī)格的傳輸線的兩倍，金針數(shù)目也增加約兩倍，因此會(huì)增加材料成本及生產(chǎn)成本,且不環(huán)保。因此，發(fā)展一種第三代通用串行總線的前端面板腳位定義，其可減少所需的傳輸線種類，并共用現(xiàn)有第二代通用串行總線傳輸線，以降低材料及生產(chǎn)成本，已成為業(yè)界的共同目標(biāo)之一。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)中的上述問題，本發(fā)明提供了一種連接接口及傳輸線。本發(fā)明提供了一種連接接口，包含有一第一組接腳，包含有對(duì)應(yīng)于一第三代通用串行總線(Universal Serial Bus 3.0, USB 3.0)規(guī)格的多個(gè)接腳；以及一第二組接腳，包含有對(duì)應(yīng)于一第二代通用串行總線(Universal Serial Bus2.0, USB 2.0)規(guī)格的多個(gè)接腳；其中，該第一組接腳及該第二組接腳呈相互并排排列，且該第二組接腳依照該第二代通用串行總線規(guī)格的一前端面板(front panel header)腳位定義方式而排列。本發(fā)明還提供了一種傳輸線，用來連接一電路板及一通用串行總線(UniversalSerial Bus,USB)傳輸端口，以傳輸該電路板及該USB傳輸端口之間的數(shù)據(jù)，該傳輸線包含有一第一接頭，用來連接至該電路板，該第一接頭包含有一第一組接腳，包含有對(duì)應(yīng)于一第三代通用串行總線(Universal Serial Bus 3.0, USB 3.0)規(guī)格的多個(gè)接腳；以及一第二組接腳，包含有對(duì)應(yīng)于一第二代通用串行總線(Universal Serial Bus 2.0,USB 2.0)規(guī)格的多個(gè)接腳；以及一第二接頭，用來連接至該通用串行總線傳輸端口，該第二接頭包含有一第三組接腳，包含有對(duì)應(yīng)于該第三代通用串行總線規(guī)格的多個(gè)接腳，其分別耦接至該第一接頭的該第一組接腳；以及一第四組接腳，包含有對(duì)應(yīng)于該第二代通用串行總線規(guī)格的多個(gè)接腳，其分別耦接至該第一接頭的該第二組接腳；其中該第一組接腳及該第二組接腳呈相互并排排列、該第三組接腳及該第四組接腳呈相互并排排列，且該第二組接腳及該第四組接腳依照該第二代通用串行總線規(guī)格的一前端面板(front panel header)腳位定義方式排列。本發(fā)明的連接接口，可延用一現(xiàn)有的第二代通用串行總線傳輸線，以達(dá)到第二代通用串行總線傳輸功能，并不需重新制定一新規(guī)格的傳輸線。因此,材料成本及生產(chǎn)成本可有效降低，也可降低各家系統(tǒng)廠組裝系統(tǒng)時(shí)造成混淆的可能。


圖1A至IC為現(xiàn)有通用串行總線規(guī)格的前端面板腳位定義的示意圖。圖2為本發(fā)明一通用串行總線規(guī)格的前端面板腳位定義的示意圖。圖3為本發(fā)明實(shí)施例一數(shù)據(jù)傳輸系統(tǒng)的示意圖。圖4為本發(fā)明實(shí)施例一數(shù)據(jù)傳輸系統(tǒng)的示意圖。其中，附圖標(biāo)記說明如下:100、102、104、200:連接接口1-20:腳位30,40:數(shù)據(jù)傳輸系統(tǒng)300:主機(jī)板302、402:晶片組306、406:傳 輸線308、408:傳輸端口310,410:裝置
具體實(shí)施例方式請(qǐng)參考圖2，圖2為根據(jù)本發(fā)明實(shí)施例一連接接口 200的示意圖。連接接口 200可用于第三代通用串行總線(Universal Serial Bus 3.0,USB 3.0)的數(shù)據(jù)傳輸，也可向下支援第二代通用串行總線(Universal Serial Bus 2.0，USB2.0)的數(shù)據(jù)傳輸，其包含有腳位
1-20。如圖2所示，腳位1-10的各腳位及排列方式與圖1A的現(xiàn)有第二代通用串行總線規(guī)格的連接接口 100的前端面板腳位定義吻合。另一方面，腳位11-20的各腳位則對(duì)應(yīng)于圖1BUC的連接接口 102、104中，用于第三代通用串行總線規(guī)格的腳位。簡單而言，相較于現(xiàn)有圖1B、1C中的第三代通用串行總線連接接口 102、104，連接接口 200與的不同之處在于，其用于向下支援第二代通用串行總線功能的腳位(腳位1-10)被獨(dú)立出來，并與用于第三代通用串行總線的腳位(腳位11-20)呈相互并列的兩獨(dú)立區(qū)塊。因此，當(dāng)配置有連接接口 200的一主機(jī)板欲搭配非第三代通用串行總線的晶片組或傳輸端口(USB port)使用時(shí)，可直接取一現(xiàn)有的第二代通用串行總線傳輸線，接至連接接口200的下半部(即腳位1-10)，以達(dá)到第二代通用串行總線傳輸功能，而不須重新制定一新規(guī)格的USB 2.0傳輸線。因此，材料成本及生產(chǎn)成本可有效降低。詳細(xì)而言，在連接接口 200中，腳位1-10即為圖1A中的第二代通用串行總線連接接口 100中的腳位1-10，因此可和現(xiàn)有第二代通用串行總線傳輸線耦接使用。接著，腳位
I1-20則對(duì)應(yīng)于圖1B、1C的連接接口102、104中，用于第三代通用串行總線規(guī)格的腳位。其中，腳位18、20分別為第三代通用串行總線規(guī)格中的第一接收差分對(duì)USB3_SSRX1+、USB3_SSRX1-，其對(duì)應(yīng)于現(xiàn)有Intel制定的連接接口 102的腳位2、3 (圖1B)，或AMD制定的連接接口 104的腳位17、18 (圖1C)。腳位12、14分別為第三代通用串行總線規(guī)格中的第一傳輸差分對(duì)USB3_SSTX1+、USB3_SSTX1-，其對(duì)應(yīng)于連接接口 102的腳位5、6，或連接接口 104的腳位14、15。腳位17、19分別為第三代通用串行總線規(guī)格中的第二接收差分對(duì)”83_551 2+、USB3_SSRX2-，其對(duì)應(yīng)于連接接口 102的腳位17、18，或連接接口 104的腳位2、3。腳位11、13分別為第三代通用串行總線規(guī)格中的第二傳輸差分對(duì)USB3_SSTX2+、USB3_SSTX2_，其對(duì)應(yīng)于連接接口 102的腳位14、15，或連接接口 104的腳位5、6。另外，腳位15、16為接地腳位。因此，當(dāng)一主機(jī)板欲搭配第三代通用串行總線使用時(shí)，可利用根據(jù)連接接口 200的腳位定義的第三代通用串行總線傳輸線，將主機(jī)板上的連接接口 200的腳位1-20連接至一相對(duì)應(yīng)的第三代通用串行總線傳輸端口。另一方面，當(dāng)欲搭配第二代通用串行總線的晶片組及傳輸端口使用時(shí)，可直接利用一現(xiàn)有的第二代通用串行總線傳輸線，接至連接接口 200的下半部(即腳位1-10)，以達(dá)到連接主機(jī)板與傳輸端口之間第二代通用串行總線傳輸功能，而不須重新制定一新規(guī)格且具有10個(gè)腳位的第二代通用串行總線傳輸線。相較之下，在圖1B、IC所示根據(jù)Intel及AMD制定的第三代通用串行總線規(guī)格的腳位定義的連接接口 102、104中，由于用于第二代通用串行總線及第三代通用串行總線的腳位并沒有被分開，而呈現(xiàn)相互交錯(cuò)排列，故欲搭配現(xiàn)有的傳輸端口或晶片組時(shí)，必須制定新規(guī)格的傳輸線。因此，連接接口 200的前端腳位定義的目的是將用于第二代通用串行總線(腳位1-10)及第三代通用串行總線(腳位11-20)的腳位群組為兩獨(dú)立區(qū)塊，因此兩組腳位可視應(yīng)用而分開或一起使用。換句話說，根據(jù)連接接口 200的腳位定義而設(shè)計(jì)的主機(jī)板，在搭配不同晶片組時(shí)，不需要額外制定新規(guī)格的傳輸線，而本領(lǐng)域技術(shù)人員可依需求對(duì)連接接口200進(jìn)行不同的應(yīng)用。舉例來說，請(qǐng)參考圖3，圖3為使用連接接口 200的一數(shù)據(jù)傳輸系統(tǒng)30。數(shù)據(jù)傳輸系統(tǒng)30由一主機(jī)板300、一傳輸線306、一通用串行總線傳輸端口 308及一裝置310所組成，其可用來進(jìn)行主機(jī)板300與裝置310之間的第三代通用串行總線規(guī)格的高速數(shù)據(jù)傳輸。主機(jī)板300包含有連接接口 200，用來耦接于傳輸線306以連接至傳輸端口 308，及一支援第三代通用串行總線規(guī)格的晶片組302，用來控制主機(jī)板300與傳輸端口 308之間的數(shù)據(jù)傳輸。其中，傳輸端口 308及傳輸線306皆根據(jù)本發(fā)明的連接接口 200的腳位定義而設(shè)計(jì)。詳細(xì)而言，傳輸線306包含有一第一接頭306a及一第二接頭306b。第一接頭306a包含有20個(gè)接腳，并可耦接于主機(jī)板300的連接接口 200的腳位1-20。第二接頭306b也包含有20個(gè)接腳，用來耦接于傳輸端口 308。因此，當(dāng)裝置310通過傳輸端口 308連接至主機(jī)板300時(shí)，晶片組302可控制主機(jī)板300與裝置310進(jìn)行第三代通用串行總線規(guī)格的高速傳輸。于另一實(shí)施例中，主機(jī)板300也可搭配非支援第三代通用串行總線規(guī)格的晶片組使用。舉例來說，請(qǐng)參考圖4，圖4為圖3的主機(jī)板300搭配一第二代通用串行總線規(guī)格的晶片組402的一數(shù)據(jù)傳輸系統(tǒng)40。數(shù)據(jù)傳輸系統(tǒng)40由圖3中的主機(jī)板300、一傳輸線406、一通用串行總線傳輸端口 408及一裝置410所組成，其可在主機(jī)板300與裝置410之間，進(jìn)行第二代通用串行總線規(guī)格的數(shù)據(jù)傳輸。傳輸線406為一現(xiàn)有第二代通用串行總線規(guī)格的傳輸線，其包含有一第一接頭406a及一第二接頭406b。第一接頭406a僅包含有10個(gè)接腳，并可耦接于主機(jī)板300的連接接口 200的下半部(即腳位1-10)，如圖4所示。第二接頭406b也包含有10個(gè)接腳，用來耦接至傳輸端口 408。因此，當(dāng)裝置410通過傳輸端口 408連接至主機(jī)板300時(shí)，晶片組402可控制主機(jī)板300與裝置410進(jìn)行第二代通用串行總線規(guī)格的數(shù)據(jù)傳輸。需注意的是，本發(fā)明的精神在于一電路板上導(dǎo)入一創(chuàng)新的第三代通用串行總線前端面板的腳位定義。如此一來，電路板在在搭配僅支援第二代通用串行總線的晶片組時(shí)，可使用一現(xiàn)有規(guī)格的前端面板定義的傳輸端口，并于系統(tǒng)組裝時(shí)使用一現(xiàn)有規(guī)格的第二代通用串行總線傳輸線。在主機(jī)板搭配支援第三代通用串行總線的晶片組時(shí)，則使用一第三代通用串行總線前端面板定義的傳輸端口，于系統(tǒng)組裝時(shí)使用一新制定的第三代通用串行總線傳輸線。本領(lǐng)域具通常知識(shí)者當(dāng)可據(jù)以進(jìn)行修飾或變化，不在此限。舉例而言，在連接接口 200中，將第二代通用串行總線的腳位及第三代通用串行總線的腳位群組的方式不限于此，只要其中第二代通用串行總線的腳位區(qū)塊可與現(xiàn)有第二代通用串行總線傳輸線接頭耦合即可。另外，在連接接口 200中第三代通用串行總線的腳位排列方式也不在此限，也可以不同方式排列。綜上所述，根據(jù)現(xiàn)有第三代通用串行總線的腳位定義，當(dāng)一主機(jī)板欲搭配非第三代通用串行總線的晶片組或傳輸端口使用時(shí)，需重新制定一新規(guī)格的傳輸線。相較之下，使用本發(fā)明連接接口 200的一主機(jī)板在搭配非第三代通用串行總線的晶片組或傳輸端口使用時(shí)，可延用一現(xiàn)有的第二代通用串行總線傳輸線，以達(dá)到第二代通用串行總線傳輸功能，并不需重新制定一新規(guī)格的傳輸線。因此，材料成本及生產(chǎn)成本可有效降低，也可降低各家系統(tǒng)廠組裝系統(tǒng)時(shí)造成混淆的可能。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種連接接口，包含有: 一第一組接腳，包含有對(duì)應(yīng)于一第三代通用串行總線規(guī)格的多個(gè)接腳；以及 一第二組接腳，包含有對(duì)應(yīng)于一第二代通用串行總線規(guī)格的多個(gè)接腳； 其中，該第一組接腳及該第二組接腳呈相互并排排列，且該第二組接腳依照該第二代通用串行總線規(guī)格的一前端面板腳位定義方式而排列。
2.如權(quán)利要求1所述的連接接口，其中該連接接口用于一電路板，且該連接接口用來將該電路板通過一傳輸線連接至一通用串行總線傳輸端口。
3.如權(quán)利要求2所述的連接接口，其中該電路板包含有一晶片組，用來控制該電路板與該通用串行總線傳輸端口之間的數(shù)據(jù)傳輸。
4.如權(quán)利要求3所述的連接接口，其中當(dāng)該晶片組不支援符合該第三代通用串行總線規(guī)格的傳輸時(shí)，該傳輸線為符合該第二代通用串行總線規(guī)格的一傳輸線。
5.如權(quán)利要求3所述的連接接口，其中當(dāng)該晶片組不支援符合該第三代通用串行總線規(guī)格的傳輸時(shí)，該傳輸線耦接至該第二組接腳，以將該電路板連接至該通用串行總線傳輸端口。
6.如權(quán)利要求3所述的連 接接口，其中當(dāng)該晶片組支援符合該第三代通用串行總線規(guī)格的傳輸時(shí)，該傳輸線為符合該第三代通用串行總線規(guī)格的一傳輸線。
7.如權(quán)利要求3所述的連接接口，其中當(dāng)該晶片組支援符合該第三代通用串行總線規(guī)格的傳輸時(shí)，該傳輸線同時(shí)耦接至該第一組接腳及該第二組接腳，以將該電路板連接至該通用串行總線傳輸端口。
8.如權(quán)利要求1所述的連接接口，其中該連接接口用于一通用串行總線傳輸端口，且該連接接口用來將該通用串行總線傳輸端口的一裝置，通過一傳輸線連接至一電路板。
9.如權(quán)利要求1所述的連接接口，其中該第一組接腳包含有符合該第三代通用串行總線規(guī)格的多個(gè)差分傳輸對(duì)、電源及接地腳位，該第二組接腳包含有符合該第二代通用串行總線規(guī)格的多個(gè)傳輸對(duì)、電源及接地腳位。
10.如權(quán)利要求1所述的連接接口，其中該電路板為一電腦的主機(jī)板。
11.一種傳輸線，用來連接一電路板及一通用串行總線傳輸端口，以傳輸該電路板及該通用串行總線傳輸端口之間的數(shù)據(jù)，該傳輸線包含有: 一第一接頭，用來連接至該電路板，該第一接頭包含有: 一第一組接腳，包含有對(duì)應(yīng)于一第三代通用串行總線規(guī)格的多個(gè)接腳；以及 一第二組接腳，包含有對(duì)應(yīng)于一第二代通用串行總線規(guī)格的多個(gè)接腳；以及 一第二接頭，用來連接至該通用串行總線傳輸端口，該第二接頭包含有: 一第三組接腳，包含有對(duì)應(yīng)于該第三代通用串行總線規(guī)格的多個(gè)接腳，其分別耦接至該第一接頭的該第一組接腳；以及 一第四組接腳，包含有對(duì)應(yīng)于該第二代通用串行總線規(guī)格的多個(gè)接腳，其分別耦接至該第一接頭的該第二組接腳； 其中該第一組接腳及該第二組接腳呈相互并排排列、該第三組接腳及該第四組接腳呈相互并排排列，且該第二組接腳及該第四組接腳依照該第二代通用串行總線規(guī)格的一前端面板腳位定義方式排列。
12.如權(quán)利要求11所述的傳輸線，其中該電路板包含有一晶片組，用來控制該電路板與該通用串行總線傳輸端口之間的數(shù)據(jù)傳輸。
13.如權(quán)利要求12所述的傳輸線，其中該晶片組為支援符合該第三代通用串行總線規(guī)格的傳輸?shù)囊痪M。
14.如權(quán)利要求11所述的傳輸線，該第一組接腳及該第三組接腳包含有符合該第三代通用串行總線規(guī)格的多個(gè)差分傳輸對(duì)、電源及接地腳位，該第二組接腳及該第四組接腳包含符合該第二代通用串行總線規(guī)格的多個(gè)傳輸對(duì)、電源及接地腳位。
15.如 權(quán)利要求11所述的傳輸線，其中該電路板為一電腦的主機(jī)板。
全文摘要
本發(fā)明公開了一種連接接口及傳輸線，連接接口包含有一第一組接腳，包含有對(duì)應(yīng)于一第三代通用串行總線(Universal Serial Bus 3.0，USB 3.0)規(guī)格的多個(gè)接腳；以及一第二組接腳，包含有對(duì)應(yīng)于一第二代通用串行總線(Universal Serial Bus 2.0，USB 2.0)規(guī)格的多個(gè)接腳；其中，該第一組接腳及該第二組接腳呈相互并排排列，且該第二組接腳依照該第二代通用串行總線規(guī)格的一前端面板(front panel header)腳位定義方式而排列。本發(fā)明的連接接口，可延用一現(xiàn)有的第二代通用串行總線傳輸線，以達(dá)到第二代通用串行總線傳輸功能，并不需重新制定一新規(guī)格的傳輸線。因此，材料成本及生產(chǎn)成本可有效降低，也可降低各家系統(tǒng)廠組裝系統(tǒng)時(shí)造成混淆的可能。
文檔編號(hào)H01R13/02GK103199401SQ201210013878
公開日2013年7月10日 申請(qǐng)日期2012年1月17日 優(yōu)先權(quán)日2012年1月5日
發(fā)明者蘇恕德, 宋永企, 簡偉銘 申請(qǐng)人:緯創(chuàng)資通股份有限公司