專利名稱：包括多個mos管的ic及其鋁線的光刻方法、制備方法
技術領域：
本發(fā)明屬于半導體制造技術領域，涉及置于多晶硅柵極弓I線之間的鋁線以及該鋁線的光刻方法、制備方法。
背景技術：
集成電路(IC)中通常包括許多個MOS管。在特征尺寸較大的IC中(例如最小特征尺寸大于或等于O. 5微米)，M0S管的柵極通常采用多晶硅層光刻構圖形成。而在IC的后端互連結構中，通常包括多層布線，在多晶硅柵極引線所在布線層上(通常為第一層布線上)，還需要構圖形成鋁線作為互連線。由于多晶硅柵極引線和鋁線分別為不同材質，因此，通常是分別采用獨立的光刻步驟來分別構圖。 圖I所示為現(xiàn)有技術的包括多個MOS管的IC的局部結構示意圖，圖2所示為圖I所示IC結構的俯視圖。如圖I所示，其中，100為用于形成MOS管的襯底，101為某一MOS管的柵介質層(也即場氧區(qū))，103為襯底的有源區(qū)，每條多晶硅柵極引線110橫跨地形成于多個場氧區(qū)和有源區(qū)之上，柵介質層之上部分的多晶硅柵極引線形成了一個MOS管的柵極；在兩條多晶硅柵極引線110之間，還采用光刻構圖的方法形成鋁線130，在該實例中，鋁線130與多晶硅柵極引線110基本平行。通常地，先光刻構圖形成多晶硅柵極引線110再光刻構圖形成鋁線130。但是，在光刻構圖形成鋁線130時，通常會發(fā)現(xiàn)在鋁線130上會形成缺口(notch)131,圖 3 所不為圖 I 所不缺口的 SEM (Scanning Electron Microscope,掃描電子顯微鏡)圖。該缺口可以造成鋁線斷線或者線寬大大減小，其能嚴重影響IC的可靠性。

發(fā)明內(nèi)容
本發(fā)明的一個目的是，避免鋁線在光刻構圖時形成缺口。本發(fā)明的又一目的是，提高IC的可靠性。為實現(xiàn)以上目的或者其它目的，本發(fā)明提供以下技術方案。按照本發(fā)明的一方面，提供一種包括多個MOS管的集成電路，所述MOS管包括多晶硅柵極引線，所述集成電路包括與所述多晶硅柵極引線在同一布線層上的鋁線，所述鋁線置于任意兩條所述多晶硅柵極引線之間，所述鋁線上設置用于鋁線光刻構圖的減反射層，所述減反射層是厚度范圍基本為90埃至130埃的非晶硅薄膜。較佳地，所述集成電路的最小特征尺寸大于或等于O. 5微米。較佳地，所述鋁線的厚度范圍為O. 65至O. 75微米。較佳地，所述多晶硅柵極引線與所述鋁線相互基本平行。按照本發(fā)明的又一方面，提供一種包括多個MOS管的集成電路的鋁線的光刻方法，所述MOS管包括多晶硅柵極引線，所述集成電路包括與所述多晶硅柵極引線在同一布線層上的鋁線，所述鋁線置于任意兩條所述多晶硅柵極引線之間，其中，該光刻方法在曝光過程中采用厚度范圍基本為90埃至130埃的非晶硅薄膜作為減反射層。
較佳地，所述曝光過程中所采用的光源的波長范圍為365至486nm。較佳地，所述曝光過程中所采用的光源為Nikon 或Canon 光刻機。較佳地，所述集成電路的最小特征尺寸大于或等于O. 5微米。具體地,所述非晶娃薄膜通可以過PVD(Physical Vapor Deposition,物理氣相沉積)形成。
按照本發(fā)明的再一方面，提供ー種包括多個MOS管的集成電路的鋁線的制備方法，該制備方法包括如以上所述及的光刻方法步驟。按照本發(fā)明提供的制備方法的ー實施例，其中，所述制備方法包括以下步驟 在構圖形成所述多晶硅柵極引線之后，沉積鋁金屬層；
在所述鋁金屬層上沉積厚度范圍基本為90埃至130埃的非晶硅薄膜；以及 以所述非晶硅薄膜為減反射層進行光刻構圖。本發(fā)明的技術效果是，通過在鋁的光刻過程中使用減反射層，并選擇減反射層為厚度范圍為90埃至130埃的非晶硅薄膜，從而可以避免曝光過程中多晶硅柵極引線對光線的影響，避免鋁線上形成缺ロ，大大提高IC的良率及其可靠性。


從結合附圖的以下詳細說明中，將會使本發(fā)明的上述和其它目的及優(yōu)點更加完全清楚，其中，相同或相似的要素采用相同的標號表示。圖I是現(xiàn)有技術的包括多個MOS管的IC的局部結構示意圖。圖2是圖I所示IC結構的俯視圖。圖3是圖I所示缺ロ的SEM圖。圖4是圖8所示的IC在沉積鋁金屬層后的結構示意圖。圖5是圖8所示的IC在沉積鋁減反射層后的結構示意圖。圖6是圖5中的A-A截面結構示意圖。圖7是圖8所示的IC在涂覆光刻膠曝光后的結構示意圖。圖8是按照本發(fā)明ー實施例提供包括多個MOS管的IC的局部結構示意圖。圖9是圖8所示IC結構的俯視圖。
具體實施例方式下面介紹的是本發(fā)明的多個可能實施例中的ー些，g在提供對本發(fā)明的基本了解。并不g在確認本發(fā)明的關鍵或決定性的要素或限定所要保護的范圍。容易理解，根據(jù)本發(fā)明的技術方案，在不變更本發(fā)明的實質精神下，本領域的一般技術人員可以提出可相互替換的其它實現(xiàn)方式。因此，以下具體實施方式
以及附圖僅是對本發(fā)明的技術方案的示例性說明，而不應當視為本發(fā)明的全部或者視為對本發(fā)明技術方案的限定或限制。在本發(fā)明的附圖中，X方向表示多晶硅柵極引線的長度方向，y方向表示MOS管的溝道方向，z方向表不垂直于襯底表面并由襯底指向互連層的方向。圖8所示為按照本發(fā)明ー實施例提供的包括多個MOS管的IC的局部結構示意圖，圖9所示為圖8所示IC結構的俯視圖。圖4至圖8圖示了圖8所示實施例IC的招線制備方法過程。通過對圖I所示IC結構分析發(fā)現(xiàn)，鋁線130上的缺ロ 131大多形成于有源區(qū)103之上的鋁線部分上，鋁線130上形成缺口 131主要是由于與其相鄰的多晶硅柵極引線110對曝光時的光線造成影響而產(chǎn)生的，例如，在對鋁線130進行曝光的過程中，其光線同時會照射至多晶硅柵極引線110上并進一步反射至鋁線區(qū)域的光刻膠上，從而會使缺口對應區(qū)域的光刻膠也被誤曝光，進而使鋁線的圖形失真，形成缺口 131。在本發(fā)明中，主要通過改進其光刻方法來解決鋁線上產(chǎn)生缺口的現(xiàn)象。以下通過說明鋁線的制備方法過程說明其光刻方法、并說明其IC結構改進之處。圖4所示為圖8所示的IC在沉積招金屬層后的結構示意圖。如圖4所示,該IC同樣地包括襯底100,形成于襯底100上的柵介質層101,101也表不場氧區(qū)，103為襯底100上的有源區(qū)，多條多晶硅柵極引線110橫跨場氧區(qū)101和有源區(qū)103形成，在該實例中，示意給出了兩條多晶硅柵極引線110，并且它們之間相互基本平行。由于柵介質層101和多晶硅柵極引線110的存在，會使區(qū)域190a相對形成凹坑(其在Z方向的高度相對較低，如圖6所示)。在該實施例中，IC的最小特征尺寸大于或等于O. 5微米，例如，在該實施中，MOS管及鋁線等均是采用O. 5微米工藝制備。在多晶硅柵極弓丨線110被刻蝕構圖形成以后(如圖中 虛線所示)，沉積鋁金屬層130a，鋁金屬層130a用于刻蝕構圖形成鋁線130，鋁金屬層130a具體厚度范圍可以90至130埃，但是這不是限制性的。圖5所示為圖8所示的IC在沉積招減反射層后的結構示意圖，圖6所示為圖5中的A-A截面結構示意圖。如圖5和圖6所示，在之前沉積的鋁金屬層130a上繼續(xù)沉積減反射層150a，在本發(fā)明中，減發(fā)射層150a選擇非晶硅材料，其厚度D的范圍大約為90埃至130埃，例如其可以為95埃、110?；?25埃。非晶硅薄膜的減反射層150a可以，但不是限制性地，通過PVD等方法形成。減反射層150a優(yōu)選地為連續(xù)且厚度均勻的多晶硅薄膜。圖7所不為圖8所不的IC在涂覆光刻I父曝光后的結構不意圖，在該圖中，繼續(xù)以A-A截面示意。在圖5所示的減反射層150a上涂覆光刻膠，然后，進行烘干、曝光、顯影步驟，從而在鋁金屬層130a上形成光刻膠掩膜180。在光刻的過程中，具體地，曝光所采用的光源為Nikon 或Canon 光刻機，其波長范圍大致為365至486nm，在其它實施例中，曝光過程所采用的光源也可以為波長范圍為365至486nm的其它任何光源。由于非晶硅薄膜的減反射層150a的存在，其可以避免由于多晶硅柵極引線110的發(fā)射對區(qū)域190中光刻膠造成的誤曝光，從而可以使光刻膠掩膜180的圖形保真性好。進一步，對圖7所示的減發(fā)射層150a以及鋁金屬層130a進行刻蝕并去除光刻膠掩膜180后，可以形成如圖8和圖9所示的鋁線130。鋁線130形成于兩條多晶硅柵極引線110之間，在該實例中，鋁線130也與多晶硅柵極引線110基本平行，在鋁線130上，還設置有被刻蝕后的減反射層150。減反射層150同樣為范圍大約為90埃至130埃的非晶硅薄膜。通過以上光刻方法和制備方法形成的鋁線130，在其區(qū)域180上基本不會形成如背景技術中所描述的缺口 131，因此，鋁線的線寬均勻性好，該IC的可靠性得到提高。本領域技術人員應當理解的是，圖8和圖9所示的包括多個MOS管的IC還包括其它互連金屬層以及層間介質層，在此不再一一描述。以上例子主要說明了本發(fā)明的IC、IC的鋁線的光刻方法及制備方法。盡管只對其中一些本發(fā)明的實施方式進行了描述，但是本領域普通技術人員應當了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實施。因此，所展示的例子與實施方式被視為示意性的而非限制性的，在不脫離如所附各權利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與 替換。
權利要求
1.ー種包括多個MOS管的集成電路，所述MOS管包括多晶硅柵極引線，所述集成電路包括與所述多晶硅柵極引線在同一布線層上的鋁線，所述鋁線置于任意兩條所述多晶硅柵極引線之間，其特征在于，所述鋁線上設置用于鋁線光刻構圖的減反射層，所述減反射層是厚度范圍基本為90埃至130埃的非晶硅薄膜。
2.如權利要求I所述的集成電路，其特征在于，所述集成電路的最小特征尺寸大于或等于O. 5微米。
3.如權利要求I所述的集成電路，其特征在于，所述鋁線的厚度范圍為O.65至O. 75微米。
4.如權利要求I所述的集成電路，其特征在于，所述多晶硅柵極引線與所述鋁線相互基本平行。
5.ー種包括多個MOS管的集成電路的鋁線的光刻方法，所述MOS管包括多晶硅柵極引線，所述集成電路包括與所述多晶硅柵極引線在同一布線層上的鋁線，所述鋁線置于任意兩條所述多晶硅柵極引線之間，其特征在于，該光刻方法在曝光過程中采用厚度范圍基本為90埃至130埃的非晶硅薄膜作為減反射層。
6.如權利要求5所述的光刻方法，其特征在于，所述曝光過程中所采用的光源的波長范圍為365至486nm。
7.如權利要求5所述的光刻方法，其特征在于，所述集成電路的最小特征尺寸大于或等于O. 5微米。
8.如權利要求5所述的光刻方法，其特征在于，所述非晶硅薄膜通過物理氣相沉積形成。
9.ー種包括多個MOS管的集成電路的鋁線的制備方法，其特征在于，該制備方法包括如權利要求5至8中任一項所述的光刻方法步驟。
10.如權利要求9所述的制備方法，其特征在于，所述制備方法包括以下步驟 在構圖形成所述多晶硅柵極引線之后，沉積鋁金屬層； 在所述鋁金屬層上沉積厚度范圍基本為90埃至130埃的非晶硅薄膜；以及 以所述非晶硅薄膜為減反射層進行光刻構圖。
全文摘要
本發(fā)明提供一種包括多個MOS管的IC(集成電路)及其鋁線的光刻方法、制備方法，屬于半導體制造技術領域。該IC的包括與所述多晶硅柵極引線在同一布線層上的鋁線，所述鋁線置于任意兩條所述多晶硅柵極引線之間，所述鋁線上設置用于鋁線光刻構圖的減反射層，所述減反射層是厚度范圍基本為90埃至130埃的非晶硅薄膜。該IC的鋁線的光刻方法及制備方法中選擇減反射層為厚度范圍為90埃至130埃的非晶硅薄膜。因此，可以避免曝光過程中多晶硅柵極引線對光線的影響，避免鋁線上形成缺口，大大提高IC的良率及其可靠性。
文檔編號H01L29/49GK102820298SQ20111015179
公開日2012年12月12日 申請日期2011年6月8日 優(yōu)先權日2011年6月8日
發(fā)明者王者偉, 曾令旭, 牟亮偉, 黃兆興 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司