專利名稱：薄膜晶體管的制作方法
薄膜晶體管
背景技術(shù)：
本發(fā)明通常涉及薄膜晶體管。電子裝置例如顯示器、太陽(yáng)能電池和集成電路通常包括多個(gè)電氣組件。電氣組件的一個(gè)例子是薄膜晶體管。在一些電子裝置中，許多薄膜晶體管偶聯(lián)(couple)在一起來形成電路。已經(jīng)開發(fā)了氧化物基薄膜晶體管，其提供高的遷移率、電穩(wěn)定性、相對(duì)低溫的加工和易于使用現(xiàn)有制造技術(shù)來集成。


本發(fā)明實(shí)施方案的特征和優(yōu)點(diǎn)參考下面的詳細(xì)說明和附圖將變得顯而易見，在其中相同的附圖標(biāo)記對(duì)應(yīng)于類似的，盡管可能不完全相同的組件。為了簡(jiǎn)要起見，具有在先所述功能的附圖標(biāo)記或者特征可以結(jié)合或者可以不結(jié)合有它們出現(xiàn)的其他附圖來描述。圖I是流程圖，其圖示了用于形成薄膜晶體管的實(shí)施方案的方法的實(shí)施方案；
圖2是薄膜晶體管的實(shí)施方案的截面 圖3是薄膜晶體管的另一實(shí)施方案的截面 圖4是包括多個(gè)薄膜晶體管的裝置的實(shí)施方案的一部分的截面 圖5是圖示了本文所公開的薄膜晶體管的實(shí)施方案的整個(gè)制作過程中所測(cè)量的I11-Ves(漏電流vs.柵-源電壓)轉(zhuǎn)換曲線的圖表；和
圖6是圖示了在對(duì)比薄膜晶體管的整個(gè)制作過程中所測(cè)量的I11-Ves (漏電流vs.柵-源電壓)轉(zhuǎn)換曲線的圖表。
具體實(shí)施例方式本文公開的薄膜晶體管的實(shí)施方案包括鈍化層，其具有與下方的通道層配對(duì)的組成。該通道層是半導(dǎo)體氧化物，并且該配對(duì)的鈍化層是組成與該通道層組成類似的氧化物，除此之外該鈍化層還包含一種或多種另外的物質(zhì)，該物質(zhì)提高了鈍化層相對(duì)于通道層的帶隙。在一種示例實(shí)施方案中，由于引入了該一種或多種另外的物質(zhì)，該鈍化層是電惰性材料，它是不導(dǎo)電的(即具有可忽略的平衡自由或者可移動(dòng)的載荷子群，小于大約1015/cm3)，并且在中等電場(chǎng)(即，電場(chǎng)等于或者小于大約O. 5 MV/cm)存在下也不會(huì)變成導(dǎo)電的。同樣，本文公開的鈍化層的實(shí)施方案建立和保持了通道背表面界面，該界面具有使得能夠進(jìn)行所期望的裝置操作(例如防止該通道層變成高導(dǎo)電的)的理化性質(zhì)。本文公開的鈍化層的實(shí)施方案還提供了 i)薄膜晶體管和互連金屬與隨后形成的覆蓋層(例如另外的互連平層(interconnect I eve I)、顯示器元件例如象素板、液晶材料等)的電、化學(xué)和物理隔離,和 )薄膜晶體管與可能使裝置性能改變的環(huán)境物質(zhì)(例如大氣濕氣)的化學(xué)和物理隔離。現(xiàn)在參考圖1，顯示了用于形成薄膜晶體管的實(shí)施方案的方法的實(shí)施方案。通常，這種實(shí)施方案的方法包括選擇包含至少一種預(yù)定的陽(yáng)離子的第一氧化物組合物，和第二氧化物組合物，該第二氧化物組合物包含該第一氧化物組合物的所述至少一種預(yù)定的陽(yáng)離子和另外的陽(yáng)離子，該另外的陽(yáng)離子提高了該第二氧化物組合物相對(duì)于第一氧化物組合物的帶隙，如附圖標(biāo)記100所示；將該第一氧化物組合物沉積在柵電介質(zhì)的至少一部分上來形成通道層，如附圖標(biāo)記102所示；和用該第二氧化物組合物鈍化該通道層的曝露部分，來形成鈍化層，如附圖標(biāo)記104所示。應(yīng)當(dāng)理解圖I所示的方法將參考圖2來更詳細(xì)地描述。圖2顯示了薄膜晶體管10的實(shí)施方案。該薄膜晶體管10包括基底12，在其上堆疊了該晶體管10的各種組件?？梢赃x擇表現(xiàn)出適于在電子裝置中用作基底的性能的任何材料。合適的基底12的例子包括但不限于玻璃、塑料/有機(jī)材料、金屬和/或它們的組合。此外，基底12可以是機(jī)械剛性的或者柔性的。剛性基底的例子包括但不限于玻璃或者硅。柔性基底的例子包括但不限于有機(jī)基底材料例如聚酰亞胺(PI)、聚對(duì)苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、丙烯酸樹脂、聚碳酸酯(PC)、聚萘二甲酸乙二醇酯(PEN)或者它們的組合；金屬箔；和/或它們的組合。當(dāng)基底12包括導(dǎo)電材料(例如金屬箔)時(shí)，電絕緣層被包括在基底12的導(dǎo)電部分與任何相鄰的薄膜晶體管和其他電路之間?；?2可以具有任何厚度(即，高度)，這至少部分取決于薄膜晶體管10預(yù)期結(jié)合到其中的裝置的尺寸和構(gòu)造。
柵電極14位于基底12的全部或者一部分上。在一種實(shí)施方案中，柵電極14由鋁制成。在另外一種實(shí)施方案中，柵電極14是摻雜的(導(dǎo)電性)硅晶片。合適的柵電極再其他的例子包括摻雜的(導(dǎo)電性)氧化物半導(dǎo)體例如η型摻雜的氧化鋅、氧化銦、氧化錫或者氧化銦錫，和/或金屬例如Al、Cu、Mo、Ti、W、Ta、Ag、Au和/或Ni。柵電極14可以經(jīng)由任何合適的技術(shù)來沉積，包括但不限于濺射沉積、熱蒸發(fā)、電子束蒸發(fā)、絲網(wǎng)印刷、溶液處理、電鍍、化學(xué)鍍、噴墨印刷和/或旋涂沉積方法。當(dāng)期望將柵電極14沉積到基底12的一部分上時(shí),還可以使用一種或多種圖案形成(patterning)方法來在合適的一個(gè)或多個(gè)位置上建立柵電極14。柵電極14可以沉積為從大約50nm至大約500nm的任何合適的厚度。在一種非限制性的例子中，該柵電極厚度是大約IOOnm至大約300nm。柵電極14可以另外用來在電子電路的各個(gè)部分之間，例如基底12上的不同薄膜晶體管裝置10之間形成電互連。如圖2所示，薄膜晶體管10還包括位于柵電極14上的柵電介質(zhì)層16。在實(shí)施方案中，柵電介質(zhì)層16可以由無(wú)機(jī)電介質(zhì)材料(例如氧化硅、氮化硅、氧氮化硅、氧化鋁、氧化鉿、氧化鋯、氧化鉭、氧化釔、氧化鑭、鋯鈦酸鋇和/或鈦酸鍶鋇)和/或有機(jī)電介質(zhì)材料(例如聚甲基丙烯酸甲酯(PMMA)、聚乙烯基苯酚(PVP)、各種其他聚合物、苯并環(huán)丁烯(BCB)、可紫外線或者熱固化的單體和/或其他)形成。柵電介質(zhì)層16還可以經(jīng)由任何合適的技術(shù)來沉積，包括但不限于化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)、濺射(包括DC、DC-脈沖和/或RF濺射)、原子層沉積(ALD)、熱蒸發(fā)、電子束蒸發(fā)、絲網(wǎng)印刷、溶液處理、脈沖激光沉積(PLD)、噴墨印刷和/或旋涂沉積方法。在一種實(shí)施方案中，柵電介質(zhì)層16的厚度是lOOnm。柵電介質(zhì)層16合適的厚度范圍包括大約IOnm至大約lOOOnm，或者大約IOOnm至大約500nm。通道層18形成在柵電介質(zhì)層16上,并且具有兩個(gè)相對(duì)的表面Sf和SB。表面3[ 在本文中稱作前表面，并且是通道層18與柵電介質(zhì)層16鄰接的表面SF。與表面Sf相對(duì)的表面Sb在本文中稱作背表面，并且是通道層18與隨后沉積的鈍化層24鄰接的表面SB。通道層18是其中具有一種或多種陽(yáng)離子的氧化物半導(dǎo)體。該一種或多種陽(yáng)離子選自鋅、錫、銦和鎵。該氧化物半導(dǎo)體通道層18可以具有所列的陽(yáng)離子之一，或者所列陽(yáng)離子中的兩種或者更多種。氧化物半導(dǎo)體通道層18的一些非限定性的例子包括氧化鋅、氧化鋅錫、氧化鋅銦、氧化銦鎵鋅、氧化銦鎵或者所列陽(yáng)離子的其他氧化物。在一種實(shí)施方案中，半導(dǎo)體通道層18包括Zn :Sn原子比等于2 :1的氧化鋅錫。在另外一種實(shí)施方案中，半導(dǎo)體通道層18包括Zn =Sn原子比為大約9 1到大約I :9的氧化鋅錫。通道層18也可以是有意或者無(wú)意摻雜的。有意摻雜劑是故意加入到組合物中的那些，而無(wú)意摻雜劑是非故意地加入到組合物中的雜質(zhì)或者其他物質(zhì)。有意摻雜劑可以選自鋁、氮、氫及它們的組合。當(dāng)包括時(shí)，有意摻雜劑可以加入使得它們占氧化物半導(dǎo)體組合物中存在的全部物質(zhì)的大約O. 5原子％至大約4原子％。作為非限定性的例子，對(duì)于由2 I 4的Zn =Sn 0原子比限定的氧化物半導(dǎo)體組合物來說，可以將鋁作為有意摻雜劑加入使得所加入的鋁占所形成的氧化物半導(dǎo)體組合物中鋅、錫、氧和鋁全體的大約0.5原子％至大約4原子％。在一些情況中,在氧化物半導(dǎo)體通道層18中不存在有意摻雜劑。無(wú)意摻雜劑 通常等于或者小于氧化物半導(dǎo)體組合物中所存在的全部物質(zhì)的2原子％。在一些情況中，無(wú)意摻雜劑可以可忽略的小濃度存在，同時(shí)在其他情況中，無(wú)意摻雜劑可以足夠大的濃度存在，該濃度會(huì)影響材料性能和相關(guān)裝置的性能。如圖2所示，布置通道層18使得表面Sf與柵電介質(zhì)層16的至少一部分表面接觸。通道層18 (包括任何有意加入的摻雜劑)可以經(jīng)由任何合適的技術(shù)來沉積，包括但不限于濺射沉積(包括DC、DC-脈沖和/或RF濺射)、原子層沉積(ALD)、脈沖激光沉積(PLD)、熱蒸發(fā)、電子束蒸發(fā)、絲網(wǎng)印刷、溶液處理、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)、噴墨印刷和/或旋涂沉積方法。合適的圖案形成方法可以與沉積方法一起使用來在合適的位置上建立通道層18。圖案限定可以使用例如光刻法或者掩模板(shadow-mask)法來完成，并且材料去除可以使用例如濕法或者干法蝕刻(包括反應(yīng)性離子蝕刻)或者剝離(lift-off)方法來完成?？蛇x擇地，直接寫入型圖案形成可以使用例如適當(dāng)液體前體溶液的噴墨型沉積或者其他選擇性沉積來完成。通道層18可以具有任何合適的厚度，和在一種實(shí)施方案中，這個(gè)厚度是大約IOnm至大約300nm。在另外一種實(shí)施方案中，通道層18的厚度是大約25nm至大約lOOnm。在一種非限定性例子中，通道層18的厚度是大約50nm。在沉積后，通道層18可以曝露于退火方法。退火可以在空氣中完成，或者在另外一種合適的氣氛例如氧氣、氮?dú)狻鍤夂?或它們的混合物中完成。水蒸汽可以加入到退火環(huán)境中來提供濕退火。退火的時(shí)間和溫度可以取決于用于通道層18的材料而變化。在一種非限定性例子中，退火時(shí)間是大約5分鐘至大約2小時(shí)，退火溫度是大約150°C至大約400°C。在一些情況中溫度的上限可以擴(kuò)展到大約500°C。一旦建立了通道層18，則源極和漏極20、22可以沉積和形成圖案，使得其中每一者i)電連接到通道層18上和ii)沿著通道層18的背表面Sb的一部分延伸。如圖2所示，源極和漏極20、22布置為使得它們?cè)诒潮砻鍿b上彼此隔離開。所以，在源極和漏極20、22的沉積和圖案形成過程中，一部分的背表面Sb保持曝露。這個(gè)曝露部分位于最終的源極和漏極20、22之間，并且最終在其上建立鈍化層24?？蛇x擇地，源極和漏極20、22可以在通道層18建立之前沉積和形成圖案，因此與通道層18的前表面Sf的一部分接觸。這種實(shí)施方案的薄膜晶體管10’顯示在圖3中。在這種實(shí)施方案中，隨后建立的鈍化層24沉積和形成圖案來覆蓋通道層18的任何曝露部分。
源極和漏極20、22可以由一種或多種類型的合適的導(dǎo)電材料制成，包括金屬(例如Mo、Cu、W、Al、Ti、Ag、Au和/或Ni)或者摻雜的氧化物半導(dǎo)體(例如η-型摻雜的氧化銦錫、氧化鋅、氧化銦或者氧化錫)。在一種實(shí)施方案中，源極和漏極20、22中每一者的厚度是大約50nm至大約500nm。在另外一種實(shí)施方案中，源極和漏極20、22中每一者的厚度是大約IOOnm至大約300nm。在通道層18和源極和漏極20、22建立之后，形成了鈍化層24 (本文中也稱作通道鈍化層或者第一鈍化層)。應(yīng)當(dāng)理解用于形成鈍化層24的材料取決于所選擇的用于通道層18的材料。更具體地，鈍化層24是這樣的氧化物，其包括通道層18的所述一種或多種陽(yáng)離子(例如銦、鎵、錫和/或鋅)以及一種或多種另外的陽(yáng)離子，其增加了鈍化層24相對(duì)于通道層18的帶隙。具體地，該另外的陽(yáng)離子選擇為使得所形成的鈍 化層24具有比通道層18的帶隙更寬的帶隙。這些一種或多種另外的陽(yáng)離子也不存在于通道層18中。所述一種或多種另外的陽(yáng)離子的例子包括但不限于鋁、硼、鉿、鎂、鈮、硅、鉭、釔、鋯及它們的組合。所述一種或多種另外的陽(yáng)離子在鈍化層24的氧化物組合物中的存在量是該鈍化層氧化物組合物中的總陽(yáng)離子物質(zhì)的大約20原子％至大約70原子％。當(dāng)該通道層18包括一種或多種前述摻雜劑物質(zhì)時(shí)，該鈍化層24的所述一種或多種另外的陽(yáng)離子可以與通道層18的一種或多種摻雜劑物質(zhì)相同。例如，如果通道層18是用鋁摻雜的氧化鋅錫(該鋁摻雜劑的存在濃度是前述通道層18中的全部物質(zhì)的大約O. 5原子％至大約4原子％)，則鈍化層24可以是氧化鋅錫鋁(并且鋁的存在濃度是前述鈍化層24中的總陽(yáng)離子物質(zhì)的大約20原子％至大約70原子％)。在這種和其他類似的例子中，通道層18和鈍化層24之間的差異是通過所存在的摻雜劑/陽(yáng)離子(例如鋁)物質(zhì)的相對(duì)不同的濃度來建立的。如上所述，在建立了通道層18和源極和漏極20、22之后(不管這些組件的形成次序如何)，在通道層18的背表面Sb上仍然存在著曝露部分。鈍化層24是在背表面Sb上的這個(gè)曝露部分上建立的。在圖2所示的實(shí)施方案中，鈍化層24延伸至少直到源極和漏極20、22的邊緣，并且可以延伸到源極和漏極20、22上和超過它們。類似地，在圖3所示的實(shí)施方案中，鈍化層24延伸至少直到源極和漏極20、22的相鄰表面，并且在一些情況中可以延伸到源極和漏極20、22之上和超過它們。在一種實(shí)施方案中，鈍化層24的厚度是大約20nm至大約300nm。鈍化層24可以經(jīng)由任何合適的技術(shù)來沉積，包括但不限于濺射沉積(包括DC、DC-脈沖和/或RF濺射)、脈沖激光沉積(PLD)、熱蒸發(fā)、電子束蒸發(fā)、絲網(wǎng)印刷、溶液處理、噴墨印刷和/或旋涂沉積方法，并且可以使用任何合適的圖案形成技術(shù)來形成圖案，例如與濕法或者干法蝕刻組合的光刻法圖案形成。配對(duì)的通道層18和鈍化層24的一些非限定性例子包括氧化鋅錫(2 :1原子比)和氧化鋅錫鋁(I :1 :1原子比)、或者氧化鋅錫(2 :1原子比)和氧化鋅錫硅(I :1 :1原子比)，或者氧化鋅銦(2 :1原子比)和氧化鋅銦鋁(1:1:1原子比)，或者氧化鋅銦(2 :1原子比)和氧化鋅銦硅(I :1 :1原子比)。因?yàn)楸疚墓_的鈍化層24具有與下方的通道層18類似的組成，因此在層18、24的界面處存在著相對(duì)非突變的材料邊界，并且因此降低了這個(gè)界面處的固有紊亂、電缺陷和結(jié)構(gòu)缺陷(與突變材料邊界的界面處存在的缺陷量相比，例如在氧化鋅錫通道層和二氧化硅鈍化層之間的界面)。鈍化層24提高的帶隙和絕緣性能還在該通道背表面Sb處提供了電邊界。這可以有助于令人期望的裝置性能，例如熱、化學(xué)和/或電子穩(wěn)定性。類似的組成在該鈍化沉積過程中還降低或者消除了該通道背表面Sb的不期望的化學(xué)改性。這可以降低或者消除通道背表面Sb的化學(xué)還原，這進(jìn)而降低或者消除了在該通道背表面Sb處自由電子濃度(導(dǎo)電率)的不期望的增加。在沉積后，鈍化層24還可以曝露于退火方法。退火可以在空氣中完成，或者在另外一種合適的氣氛例如氮?dú)狻⒀鯕?、氬氣?或它們的混合物中完成。退火的時(shí)間和溫度可以取決于用于鈍化層24的材料而變化。在一種非限定性的例子中，退火時(shí)間是大約5分鐘至大約2小時(shí)，和退火溫度是大約150°C至大約400°C。圖2和3所示的實(shí)施方案的薄膜晶體管10，10’還可以包括第二鈍化層26，其沉積在鈍化層24上，和在一些情況中沉積于源極和漏極20、22的曝露部分上和柵電介質(zhì)層16的曝露部分上。這種鈍化層26有助于將通道層18和包括電互連層的源極和漏極20、22與隨后的覆蓋層和/或環(huán)境因素進(jìn)一步電學(xué)、物理和化學(xué)隔離。歸因于這樣的事實(shí)，即通道層 18已經(jīng)具有與沉積在其上(即保護(hù)背表面Sb)的鈍化層24類似的組成，因此可以選擇該第二鈍化層26而不考慮用于形成該通道層18的材料。在一種實(shí)施方案中，該第二鈍化層26選自氧化招、氧化鉿、氮化娃、氧化娃、氧氮化娃和氧化錯(cuò)。第二鈍化層26可以使用對(duì)鈍化層24所述的技術(shù)來形成，或者可以使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)來形成。PECVD可以適于沉積該第二鈍化層26，因?yàn)殁g化層24保護(hù)了通道層18免受PECVD過程中潛在的有害作用的影響。在一種實(shí)施方案中，該第二鈍化層26的厚度是大約IOOnm至大約500nm?，F(xiàn)在參考圖4，顯示了包括多個(gè)薄膜晶體管10的電子裝置1000的一種實(shí)施方案的一部分的截面圖。該薄膜晶體管10各自用本文參考圖2所述的各層12、14、16、18、20、22、24和26制成。裝置1000還包括一個(gè)或多個(gè)形成在薄膜晶體管10的至少一部分上面或之上的另外的層。這些另外的層可以包括一個(gè)或多個(gè)電介質(zhì)層和/或互連層，例如其可以在薄膜晶體管10和/或一個(gè)或多個(gè)形成在同一層上或者形成在后續(xù)層上面或之上的其他組件之間提供互連。在圖4所示的實(shí)施方案中，使用互連平層30和/或32，和/或通路34來電偶聯(lián)各電路部分或者組件，例如將一個(gè)薄膜晶體管10的柵電極14連接到另一薄膜晶體管10的源極和/或漏極20、22上。應(yīng)當(dāng)理解這是各組件可以如何電偶聯(lián)的一個(gè)例子，并且應(yīng)當(dāng)理解本發(fā)明不限于這種具體的例子?；ミB平層30、32和/或通路34可以由一種或多種導(dǎo)電材料，例如合適的金屬(例如Al、Mo、Cu、Ag、Ti、Au和/或Ni)或者導(dǎo)電氧化物(例如η-型摻雜的氧化鋅、氧化銦、氧化錫和/或氧化銦錫)形成。圖4還圖示了形成在第二鈍化層26的至少一部分上面或之上的第三鈍化層28。該第三鈍化層28提供了用于沉積與互連平層30電和物理隔離的另外的互連平層(例如32)的表面，并且進(jìn)一步提供了其他薄膜晶體管10能夠并入其中的環(huán)境。圖4所示的電子裝置1000的部分可以是顯示裝置的一部分，例如主動(dòng)式矩陣液晶顯示(AMIXD)裝置的背板的一部分,或者慧智功能包(smart package)的一部分。此外,本文所公開的實(shí)施方案中，薄膜晶體管10或者10’的具體構(gòu)造可以稱作底柵構(gòu)造，在本文上下文中其顯示，柵電極14配置在柵電介質(zhì)16下面，即配置在柵電介質(zhì)層16最接近基底12的表面上。但是，應(yīng)當(dāng)理解本發(fā)明不限于這種構(gòu)造。例如，薄膜晶體管10或者10’的具體實(shí)施方案可以具有頂柵構(gòu)造，在其中柵電極14配置在例如柵電介質(zhì)16上方，即配置到柵電介質(zhì)層16離基底12最遠(yuǎn)的表面上面或之上。為了進(jìn)一步說明本發(fā)明的實(shí)施方案，本文給出了下面的實(shí)施例。應(yīng)當(dāng)理解這些實(shí)施例是作為示例性目的提供的，并且不解釋為對(duì)所公開的實(shí)施方案范圍的限制。實(shí)施例I的裝置和對(duì)比例的裝置都具有等于10的寬度長(zhǎng)度比(W/L)。實(shí)施例I
根據(jù)本文公開的實(shí)施方案的薄膜晶體管是在硅基底上制作的。在這種測(cè)試結(jié)構(gòu)中，摻雜的(導(dǎo)電性)硅晶片充當(dāng)了基底和柵電極二者，并且在該硅晶片上熱生長(zhǎng)的二氧化硅層充當(dāng)了柵電介質(zhì)。該二氧化娃柵電介質(zhì)層的厚度是lOOnm。使用濺射沉積將氧化鋅錫(Zn =Sn原子比2 :1，也稱作ZTO或者ZnSnOx)通道層 (60nm厚)沉積到該柵電介質(zhì)的一部分上，并且在沉積過程中使用金屬掩模板來形成圖案。在氧化鋅錫通道沉積后，將所述結(jié)構(gòu)在500°C空氣中退火大約I小時(shí)。然后在該通道層相對(duì)的兩端上沉積(使用濺射沉積)氧化銦錫(ITO)源極和漏極(IOOnm厚)并形成圖案(在沉積過程中使用金屬掩模板)，使得這兩者通過下方的ZTO通道層的曝露部分隔離開。然后將第一鈍化層(IOOnm厚)沉積(使用濺射沉積)到曝露的ZTO通道層上和相鄰的源極和漏極的一部分上。該第一鈍化層是在沉積過程中使用金屬掩模板來形成圖案的。在這個(gè)實(shí)施例中，選擇氧化鋅錫硅(Zn Sn Si原子比為I :1 :1，也稱作ZTSiO或者(ZnSnSi)Ox)用于第一鈍化層。在該第一鈍化層沉積之后，將該結(jié)構(gòu)在300°C的空氣中退火大約I小時(shí)。將第二鈍化層(IOOnm厚)沉積到第一鈍化層上和其他裝置組件(例如源極和漏極和柵電介質(zhì))的任何曝露部分上。選擇二氧化硅用于第二鈍化層。二氧化硅是使用PECVD沉積的，隨后使用反應(yīng)性離子蝕刻(RIE)通過金屬掩模板來形成圖案。在制作程序的幾個(gè)點(diǎn)上，測(cè)試了實(shí)施例I中所形成的薄膜晶體管(TFT)的電性能，測(cè)量了漏電流vs.柵-源電壓(I11-Ves轉(zhuǎn)換曲線)。具體地，測(cè)量了下面情形中的電性能i)在(ZnSnSi)Ox鈍化之前，ii)在(ZnSnSi)Ox鈍化之后和第二退火步驟之前，iii)在(ZnSnSi)Ox鈍化和第二退火步驟之后，和iv)在PECVD 二氧化硅鈍化之后。每個(gè)測(cè)量的結(jié)果顯不在圖5中。如圖5所示，在整個(gè)制作程序中，TFT表現(xiàn)保持相對(duì)不變。所觀察到的最大效果是在(ZnSnSi) Ox沉積之后遷移率的降低，其通過第二退火步驟恢復(fù)。最終鈍化的TFT性能實(shí)際上等同于未鈍化的裝置。認(rèn)為該第一鈍化層的添加提供了電、化學(xué)和/或物理邊界，其防止了 TFT在后續(xù)的PECVD 二氧化硅鈍化加工過程中的降解。對(duì)比例
還是在硅基底上制作了對(duì)比薄膜晶體管。在這種測(cè)試結(jié)構(gòu)中，摻雜的(導(dǎo)電性)硅晶片充當(dāng)了基底和柵電極二者，并且在硅晶片上熱生長(zhǎng)的二氧化硅層充當(dāng)了柵電介質(zhì)。該二氧化硅柵電介質(zhì)層的厚度是lOOnm。使用濺射沉積將氧化鋅錫(Zn =Sn原子比2 :1，也稱作ZTO或者ZnSnOx)通道層(60nm厚)沉積到該柵電介質(zhì)的一部分上，并且在沉積過程中使用金屬掩模板來形成圖案。在氧化鋅錫通道沉積后，將所述結(jié)構(gòu)在500°C空氣中退火大約I小時(shí)。然后在該通道層相對(duì)的兩端上沉積(使用濺射沉積)氧化銦錫(ITO)源極和漏極(IOOnm厚)并形成圖案(在沉積過程中使用金屬掩模板)，使得這兩者通過下方的ZTO通道層的曝露部分隔離開。然后使用PECVD將鈍化層(IOOnm厚)沉積到曝露的ZTO通道層上和相鄰的源極和漏極的一部分上。該沉積的鈍化層隨后使用反應(yīng)性離子蝕刻(RIE)通過金屬掩模板來形成圖案。在這個(gè)實(shí)施例中，選擇二氧化硅用于該鈍化層。然后將這個(gè)結(jié)構(gòu)在300°C空氣中退火大約I小時(shí)。在制作程序的幾個(gè)點(diǎn)上，測(cè)試了對(duì)比薄膜晶體管(TFT)的電性能，測(cè)量了漏電流vs.柵-源電壓(I11-Ves轉(zhuǎn)換曲線)。具體地，測(cè)量了下面情形中的電性能i)在二氧化硅鈍化之前， )在二氧化硅鈍化之后和第二退火步驟之前，和iii)在二氧化硅鈍化和第二退火步驟之后。每個(gè)測(cè)量的結(jié)果顯示在圖6中。如圖6所示，在整個(gè)制作程序中，TFT表現(xiàn)明顯劣化。具體地，該通道變成高導(dǎo)電性的，并且柵-源電壓(Ves)沒有有效地調(diào)整漏電流(ID)。通過用PECVD 二氧化硅鈍化，初始(和期望的)TFT功能性沒有在隨后的退火中恢復(fù)。
應(yīng)當(dāng)理解本文提供的范圍包括了所給出的范圍和處于所給范圍內(nèi)的任何數(shù)值或者子范圍。例如，大約lwt%至大約20wt%的量應(yīng)該解釋為不僅包括明確記載的lwt%-20wt%的數(shù)量界限，而且包括單獨(dú)的數(shù)量例如2wt%、2. 7wt%、3wt%、3. 5 丨％、4 丨％等，和任何子范圍例如5wt%-15wt%, 10wt%-20wt%等。此外，當(dāng)使用“大約”來描述一個(gè)數(shù)值時(shí)，這表示涵蓋了相對(duì)于所述值的小偏差(高到O. 3)。雖然已經(jīng)詳細(xì)描述了幾個(gè)實(shí)施方案，但是對(duì)本領(lǐng)域技術(shù)人員來說很顯然所公開的實(shí)施方案可以更改。所以，前述說明應(yīng)視為示例性的，而非限制性的。
權(quán)利要求
1.薄膜晶體管(10，10’)，其包括 柵電極(14)； 布置在該柵電極(14)上的柵電介質(zhì)(16)； 通道層(18),其具有第一表面(Sf)和相對(duì)的第二表面(Sb),該第一表面(Sf)布置在柵電介質(zhì)(16)的至少一部分上，該通道層(18)具有包含至少一種預(yù)定的陽(yáng)離子的第一氧化物組合物；和 鈍化層(24)，其鄰接通道層(18)的所述相對(duì)的第二表面(Sb)的至少一部分布置，該鈍化層(24)包含第二氧化物組合物，該第二氧化物組合物包含所述第一氧化物組合物的所述至少一種預(yù)定的陽(yáng)離子和至少一種另外的陽(yáng)離子，該另外的陽(yáng)離子提高了鈍化層(24)相對(duì)于通道層(18)的帶隙。
2.權(quán)利要求I所述的薄膜晶體管(10，10’)，其中第一氧化物組合物的所述至少一種預(yù)定的陽(yáng)離子選自銦、鎵、錫、鋅及它們的組合；和其中第二氧化物組合物的所述至少一種另外的陽(yáng)離子選自招、硼、鉿、鎂、銀、娃、鉭、乾、錯(cuò)及它們的組合。
3.權(quán)利要求I或者2任一項(xiàng)所述的薄膜晶體管(10，10’)，其中第一氧化物組合物是氧化鋅錫且第二氧化物組合物選自氧化鋅錫鋁和氧化鋅錫硅，或者其中第一氧化物組合物是氧化鋅銦且第二氧化物組合物選自氧化鋅銦招和氧化鋅銦娃。
4.權(quán)利要求1-3任一項(xiàng)所述的薄膜晶體管(10，10’)，其中所述至少一種另外的陽(yáng)離子元素在第二氧化物組合物中的量是該第二氧化物組合物中的總陽(yáng)離子物質(zhì)的大約20原子％至大約70原子％。
5.權(quán)利要求1-4任一項(xiàng)所述的薄膜晶體管(10，10’)，還包括鄰接鈍化層(24)布置的第二鈍化層(26)，該第二鈍化層(26)選自氧化鋁、氧化鉿、氮化硅、氧化硅、氧氮化硅和氧化鋯。
6.權(quán)利要求1-5任一項(xiàng)所述的薄膜晶體管(10，10’)，還包括 與通道層(18)電接觸的至少一個(gè)漏極(22);和 與通道層(18)電接觸的至少一個(gè)源極(20)； 其中鈍化層(24)位于通道層(18)的所述相對(duì)的第二表面(Sb)上，并且至少覆蓋位于所述至少一個(gè)源極(20)和所述至少一個(gè)漏極(22)之間的區(qū)域。
7.權(quán)利要求1-6任一項(xiàng)所述的薄膜晶體管(10，10’)，其中第一氧化物組合物包含至少一種選自鋁、氫和氮的摻雜劑物質(zhì)，和其中該至少一種摻雜劑物質(zhì)的存在量是第一氧化物組合物中所存在的全部物質(zhì)的O. 5原子％至4原子％。
8.薄膜晶體管(10，10’)，其包括 基底(12)； 布置在該基底(12)上的柵電極(14)； 布置在該柵電極(14)上的柵電介質(zhì)(16)； 通道層(18),其具有第一表面(Sf)和相對(duì)的第二表面(Sb),該第一表面(Sf)布置在柵電介質(zhì)(16)的至少一部分上，該通道層(18)具有第一氧化物組合物，該第一氧化物組合物包含選自鋅、錫、銦和鎵的至少一種陽(yáng)離子； 與通道層(18)電接觸的至少一個(gè)漏極(22)； 與通道層(18)電接觸的至少一個(gè)源極(20)；鈍化層(24)，其鄰接通道層(18)的所述相對(duì)的第二表面(Sb)的至少一部分布置，該鈍化層(24)具有第二氧化物組合物，該第二氧化物組合物包含第一氧化物組合物的所述至少一種陽(yáng)離子和至少一種另外的陽(yáng)離子，該另外的陽(yáng)離子選自鋁、硼、鉿、鎂、鈮、硅、鉭、釔和錯(cuò)；和 鄰接該鈍化層(24)布置的第二鈍化層(26)，該第二鈍化層(26)選自氧化鋁、氧化鉿、氮化硅、氧化硅、氧氮化硅和氧化鋯。
9.形成結(jié)構(gòu)(10，10’)的方法，其包括 選擇第一氧化物組合物和第二氧化物組合物，該第一氧化物組合物包含至少一種預(yù)定的陽(yáng)離子，該第二氧化物組合物包含第一氧化物組合物的所述至少一種預(yù)定的陽(yáng)離子和至少一種另外的陽(yáng)離子，該另外的陽(yáng)離子提高了該第二氧化物組合物相對(duì)于該第一氧化物組合物的帶隙； 將該第一氧化物組合物沉積到柵電介質(zhì)(16)的至少一部分上以形成通道層(18);和 用該第二氧化物組合物鈍化通道層(18)的曝露部分以形成鈍化層(24)。
10.權(quán)利要求9所述的方法，其中選擇第一氧化物組合物包括選擇如下物質(zhì)的氧化物銦、鎵、錫、鋅及它們的組合；和其中選擇第二氧化物組合物包括選擇選自如下的另外的陽(yáng)離子招、硼、鉿、鎂、銀、娃、鉭、乾、錯(cuò)及它們的組合。
11.權(quán)利要求9或者10任一項(xiàng)所述的方法，其中鈍化通道層(18)的曝露部分是使用真空沉積技術(shù)和光刻法圖案形成技術(shù)來完成的。
12.權(quán)利要求9-11任一項(xiàng)所述的方法，其中在形成鈍化層(24)之后，該方法還包括將所述結(jié)構(gòu)在空氣中在大約150°C至大約400°C的預(yù)定溫度下退火大約5分鐘至大約2小時(shí)的預(yù)定時(shí)間。
13.權(quán)利要求9-12任一項(xiàng)所述的方法，其中在鈍化通道層(18)的曝露部分之前，該方法還包括 沉積與通道層(18)的一部分電接觸的至少一個(gè)漏極(22);和 沉積與通道層(18)的另一部分電接觸的至少一個(gè)源極(20)； 其中各個(gè)所述至少一個(gè)漏極(22)和所述至少一個(gè)源極(20)的沉積限定出了通道層(18)的曝露部分。
14.權(quán)利要求9-13任一項(xiàng)所述的方法，還包括鄰接鈍化層(24)沉積第二鈍化層(26)，該第二鈍化層(26)選自氧化招、氧化鉿、氮化娃、氧化娃、氧氮化娃和氧化錯(cuò)。
15.權(quán)利要求9-14任一項(xiàng)所述的方法，其中在鈍化通道層(18)的曝露部分之前，該方法還包括將所述結(jié)構(gòu)在空氣中在大約150°C至大約400°C的預(yù)定溫度下退火大約5分鐘至大約2小時(shí)的預(yù)定時(shí)間。
全文摘要
薄膜晶體管(10，10’)，其包括柵電極(14)、布置在該柵電極(14)上的柵電介質(zhì)(16)、通道層(18)和鈍化層(24)。該通道層(18)具有第一表面(SF)和相對(duì)的第二表面(SB)，其中該第一表面(SF)布置在柵電介質(zhì)(16)的至少一部分上。該通道層(18)還具有包含至少一種預(yù)定的陽(yáng)離子的第一氧化物組合物。該鈍化層(24)鄰接通道層(18)的所述相對(duì)的第二表面(SB)的至少一部分布置。鈍化層(24)具有第二氧化物組合物，該第二氧化物組合物包括第一氧化物組合物的所述至少一種預(yù)定的陽(yáng)離子和至少一種另外的陽(yáng)離子，該另外的陽(yáng)離子提高了鈍化層(24)相對(duì)于通道層(18)的帶隙。
文檔編號(hào)H01L29/786GK102986034SQ201080067881
公開日2013年3月20日 申請(qǐng)日期2010年7月2日 優(yōu)先權(quán)日2010年7月2日
發(fā)明者C.克努特森, R.普雷斯利, J.F.沃格, D.克什勒, R.霍夫曼 申請(qǐng)人:惠普發(fā)展公司，有限責(zé)任合伙企業(yè)