專利名稱：用于將電連接提供到隔開的導電線的方法
技術領域：
本文中所描述的實施例一般來說涉及集成電路制作，且更特定來說涉及將電連接提供到集成電路中的隔開的導電線(例如，隔開的平行線)。
背景技術：
導電線形成集成電路的許多共用組件。舉例來說，動態(tài)隨機存取存儲器(DRAM)電路并入有多個平行導電線以形成字線及位線。為增加容量并適應更小的裝置，存在增加這些及其它電路上的組件的密度的持續(xù)壓力。特征大小的不斷減小對用以形成特征的技術提出更大的要求。光學光刻術(Wiotolithography)是一種用于圖案化集成電路特征的常用技術。 一種用于使用常規(guī)光學光刻技術來形成導電線的光學光刻方法的一個實例圖解說明于圖 IA到圖ID中。圖IA展示襯底11，例如半導體襯底或絕緣材料襯底。為在半導體襯底11 上形成字線，在半導體襯底11上依序沉積材料，包含柵極氧化物材料31、多晶硅材料35、金屬硅化物材料37及氧化物頂部材料41。所沉積的最后一組材料包括光圖案化堆疊，所述光圖案化堆疊可包含光致抗蝕劑抗反射涂層及硬掩模材料。任何光致抗蝕劑材料33可用于所述光圖案化堆疊，包含正性光致抗蝕劑材料(例如，DNQ-Novolac)及負性光致抗蝕劑材料(例如，SU-8)。在此實例中，使用負性光致抗蝕劑，以便當將光致抗蝕劑材料33經(jīng)由掩模(在部分60、61處)暴露于光且顯影時，溶解尚未暴露于光的區(qū)域。圖IB展示在已移除所述材料的未暴露部分之后的剩余光致抗蝕劑材料33。剩余光致抗蝕劑材料33用作用于蝕刻工藝的蝕刻掩模。在所述蝕刻工藝中，通過(例如)濕式或干式化學蝕刻來移除未由光致抗蝕劑材料31覆蓋的柵極氧化物31、多晶硅35、金屬硅化物37及氧化物頂部材料41的部分。在所述蝕刻之后，溶解剩余光致抗蝕劑材料33。圖IC 圖解說明所得堆疊的橫截面圖。一旦已圖案化所要的層，則可沉積并蝕刻囊封絕緣材料51。 可使用任一合適的絕緣材料51，例如氧化物。圖ID展示已沉積于所述材料上方且從襯底 11蝕刻的絕緣材料51。所述囊封覆蓋下伏材料31、35、37及41的頂部及兩側(cè)。也可使用用于在材料31、35、37及41上方形成囊封絕緣材料51的其它已知技術。存在對可如何使用此些已知光學光刻技術來圖案化緊密線特征(例如導電線)的限制。集成電路上的線特征的大小通常由其“間距”(其為兩個相鄰特征上的相同點之間的距離)來描述。特征通常由鄰近特征之間的間隔界定，且因此所述間距可視為線特征的寬度(圖ID中的χ)與將所述線特征與相鄰線特征分離的間隔的寬度(圖ID中的y)的和?！鞍腴g距”為特征寬度χ與特征之間的間隔的寬度y的和的一半。由于例如光學器件及光或輻射波長等因數(shù)，存在低于其無法可靠地使用常規(guī)光學光刻技術來形成線特征的最小間距。常規(guī)光學光刻技術(其一個實例圖解說明于圖IA到圖ID中)可形成具有低至約 45nm的半間距的平行隔開的導電線。更先進的光學光刻技術(例如，雙重圖案化及間隔物間距加倍)使得能夠形成具有低至約20nm的半間距的導電線。這些技術的實例可見于黃 (Huang)的第5，378，649號美國專利(雙重圖案化)及勞雷(Lowrey)等人的第5，328，810號美國專利(間隔物間距加倍)中。最近開發(fā)的非光刻技術(例如，聚合物自組裝)也已使形成具有鄰近線之間的甚至更小間距的平行導電線成為可能。舉例來說，使用嵌段共聚物(BCP)自組裝，可實現(xiàn)具有低于20nm的半間距的導電線。圖2A及圖2B圖解說明使用BCP自組裝技術形成的圖案。 形成自組裝的圖案的工藝涉及沉積由(例如)聚苯乙烯(PS)與聚甲基丙烯酸甲酯(PMMA) (稱作PS-b-PMMA)構(gòu)成的薄BCP膜。此后跟高于BCP的玻璃化轉(zhuǎn)變溫度的熱退火。所得圖案的質(zhì)量取決于包含膜厚度、退火時間及退火溫度的工藝條件。圖2A圖解說明形成于基質(zhì)相材料82 (包括(例如)PMMA)中的BCP圓柱80(包括(例如)PQ。注意，所述圓柱不自然地對準呈對稱圖案。可采用各種方法來控制所述圓柱的定向，包含使用外部熱場或電場、剪切應力或剪切流、化學納米圖案化或石墨外延術。圖2B圖解說明使用石墨外延技術形成的平行隔開的共聚物圓柱80，其中使用表面起伏(呈溝槽84的形式)來誘導定向?！┬纬?，則BCP圓柱80可用作用于圖案化下伏材料的犧牲模板，類似于光致抗蝕劑材料用于常規(guī)光學光刻方法中的方式。為實現(xiàn)此目的，PMMA材料可通過暴露于UV光及浸沒于顯影劑(例如乙酸顯影劑)中以化學方式移除。接著可將剩余PS圓柱用作掩模來蝕刻下伏材料，例如導電材料或(更通常)硬掩模。BCP圓柱80也可經(jīng)金屬化以用作導電線。BCP圓柱80可通過(例如)將所述圓柱浸泡于酸性金屬鹽溶液中來金屬化。關于BCP自組裝技術的更多信息，參見C. T.布萊克(C. T. Black)等人的半導體微電子器件中的聚合物自組裝(Polymer Self Assembly in Semiconductor Microelectronics), 51 IBM J. Res. &Dev. 605 (IBM 1997)及J.柴(J. Chai)等人的硅上經(jīng)對準線性金屬圖案的組裝 (Assembly of Aligned Linear Metallic Patterns on Silicon)，《自然一納米技術》第 2 期，500(自然出版集團2007)。由于例如雙重圖案化、間隔物間距加倍及BCP自組裝等技術使得能夠形成更緊密隔開的導電線，因此在鄰近線之間無重疊及短路的情況下對特定線進行電連接變得越來越困難。使用傳統(tǒng)光刻技術，也稱作接觸焊盤墊的電連接墊位點太大以至于不能僅接觸緊密隔開的導電線群組中的單個導電線。目前的光刻技術不具有印刷為制作這些較小特征的連接位點所必需的圖案的分辨率或?qū)誓芰?。因此，需要一種用以對緊密隔開的導體進行電連接且還可用以對任何間隔開的平行導體進行電連接的技術。

發(fā)明內(nèi)容


圖IA到圖ID圖解說明在襯底上方形成導電線的常規(guī)光學光刻方法。圖2A及圖2B圖解說明自組裝嵌段共聚物(BCP)圖案。圖3A及圖;3B圖解說明形成于襯底上的平行掩模線的俯視圖及橫截面圖。圖4A及圖4B圖解說明形成于由光致抗蝕劑材料覆蓋的襯底上的平行掩模線的俯視圖及橫截面圖。圖5A到5C圖解說明部分地由切削掩模覆蓋的平行掩模線的俯視圖及橫截面圖。圖6A及圖6B圖解說明在使用圖5A到圖5C中所圖解說明的切削掩模蝕刻傾斜線端之后掩模線的俯視圖及橫截面圖。
6
圖7圖解說明具有平行掩模線的實施例的俯視圖，所述平行掩模線具有斜角面及各向同性地生長的接觸焊盤墊掩模。圖8圖解說明具有平行掩模線的實施例的俯視圖，所述平行掩模線具有斜角面及各向異性地生長的接觸焊盤墊掩模。圖9A到圖9C圖解說明具有平行導電線的實施例的透視圖及橫截面圖，所述平行導電線具有通過將掩模線及接觸焊盤墊掩模用作蝕刻掩模而形成的電接觸焊盤墊區(qū)域。圖IOA及圖IOB圖解說明將電連接形成到接觸焊盤墊的橫截面圖。圖IlA到圖IlC圖解說明具有單層導電線的實施例的透視圖及橫截面圖。圖12A到圖12C圖解說明將切削掩模用作絕緣材料來約束掩模墊的生長的實施例的透視圖及橫截面圖。圖13圖解說明具有平行BCP圓柱的實施例的透視圖，所述平行BCP圓柱具有斜角面及各向同性地生長的掩模墊。圖14圖解說明在已將BCP圓柱及相應掩模墊用作蝕刻掩模來蝕刻下伏導電材料之后圖13的實施例的透視圖。圖15圖解說明在根據(jù)另一實施例切削傾斜線端之后實例性導電線的透視圖。圖16圖解說明具有平行導電線的實施例的透視圖，所述平行導電線具有斜角面及各向同性地生長的電接觸焊盤墊。圖17A及圖17B圖解說明用于將電連接形成到在圖16中所形成的電接觸焊盤墊的實例性技術。圖18圖解說明具有平行導電線的實施例的透視圖，所述平行導電線具有斜角面及各向異性地生長的電接觸焊盤墊。圖19圖解說明具有形成具有斜角面及各向異性地生長的電接觸焊盤墊的導電線的單個金屬層的另一實施例的透視圖。圖20圖解說明將切削掩模用作絕緣材料來約束電接觸焊盤墊的生長的實施例的透視圖。圖21圖解說明具有形成具有斜角面及各向同性地生長的電接觸焊盤墊的導電線的平行BCP圓柱的實施例的透視圖。
具體實施例方式本文中所描述的實施例解決用于對緊密隔開的導電線(例如，具有寬度小于45nm 之間距的平行線)進行電連接的當前技術的問題，并將電連接提供到此些緊密隔開的導電線。本文中所描述的實施例也可用以對任何隔開的導電線(包含使用常規(guī)光學光刻技術形成的隔開的導電線)進行電連接。應理解，本發(fā)明實施例不受本文中所描述的實例性實施例限制且可對其做出改變。本文中所描述的實施例可應用于具有隔開的線的任一集成電路，且尤其適合于對平行導電線(包含緊密隔開的平行導電線，例如，其間具有45nm或小于45nm的間距的平行導電線)及更特定來說對其間具有20nm或小于20nm的間距的此些導電線進行連接。這些實施例尤其很適合應用于例如動態(tài)隨機存取存儲器(DRAM)及含有緊密隔開的存取線(例如，字線)及數(shù)據(jù)/源極線(例如，位線)的其它存儲器裝置等存儲器技術及具有緊密隔開的平行導電線的其它集成電路結(jié)構(gòu)。以下說明中的術語“襯底”是指適合制作集成電路的任一支撐材料，其通常為半導體材料，但未必盡然。襯底可以是基于硅的，可包含由基底半導體基礎支撐的硅外延層，可以是基于藍寶石的，可為絕緣體上硅(SOI)、金屬、聚合物或適合支撐集成電路的任何其它材料。當在以下說明中提及半導體襯底時，可能已利用先前工藝步驟在基底半導體或基礎中或上方形成若干區(qū)或結(jié)?，F(xiàn)在參照附圖來描述實例性實施例，在附圖中相同的參考編號在所有各圖式中始終如一地用于相同的特征。圖3A及圖;3B圖解說明形成于毯覆沉積的柵極堆疊材料90(例如，包括形成于半導體襯底11上方的柵極氧化物31、多晶硅35、金屬硅化物37及氧化物頂部材料41的柵極堆疊材料90)上方的平行隔開的掩模線13的俯視圖及橫截面圖。盡管此處展示位于半導體襯底11上的柵極堆疊材料90上方，掩模線13也可形成于集成電路的任一導電材料(包含金屬層)上方。掩模線13包括由囊封絕緣材料51 (例如，氧化物)囊封的掩模材料層73。作為實例，掩模材料73可為適合用作蝕刻掩模的任一材料，包含光致抗蝕劑、硬掩模及經(jīng)處理BCP材料。掩模線13可通過任何目前已知或以后開發(fā)的技術(包含光學光刻技術及BCP技術以及用以制作緊密隔開的線的其它技術)形成。掩模線13在此實施例中平行布置，且沿一個延伸方向四線性延伸，掩模線13具有寬度χ及其間的間隔y。 對于使用當前雙重圖案化及間隔物間距加倍技術形成的掩模線13，總掩模線寬度χ及掩模線之間的間隔y可介于90nm(半間距為45nm)與40nm(半間距為20nm)之間。使用BCP自組裝技術，可圖案化具有小于40nm(半間距為20nm)的總線寬度χ及其間的間隔y的掩模線。以圖3A及圖;3B開始，現(xiàn)在描述用于將連接形成到緊密隔開的導電線的一個實例性實施例。圖4A及圖4B圖解說明由光敏光致抗蝕劑材料33覆蓋的圖3A、圖結(jié)構(gòu)的俯視圖及橫截面圖。可使用任一常見光致抗蝕劑材料33，包含正性光致抗蝕劑材料(例如， DNQ-Novolac)及負性光致抗蝕劑材料(例如，SU-8)。使用常規(guī)光學光刻技術，光致抗蝕劑材料33經(jīng)由跨越掩模線13對角圖案化的掩模選擇性地暴露于輻射，以便當暴露于合適的顯影劑時，移除所述光致抗蝕劑的暴露(或未暴露-取決于所述材料是正性光致抗蝕劑材料還是負性光致抗蝕劑材料)區(qū)域。如圖5A、 圖5B、圖5C中所示，剩余光致抗蝕劑材料33提供傾斜剖面且形成可用以移除掩模線13的暴露材料的切削掩模43。圖5A圖解說明已跨越所述掩模線相對于線性延伸方向四以一角度(例如，介于約5度與30度之間)形成的切削掩模43。圖5B展示其中已移除光致抗蝕劑材料33的位置處的橫截面，且圖5C展示其中形成切削掩模43的光致抗蝕劑材料33保留下來覆蓋掩模線13的位置處的橫截面。接下來，蝕刻未由切削掩模43覆蓋的區(qū)域一直到氧化物頂部材料41，從而移除掩模線13的暴露部分。接著移除剩余光致抗蝕劑33。圖6A及圖6B圖解說明在已完成所述光學光刻及蝕刻工藝且已移除形成切削掩模43的剩余光致抗蝕劑材料33之后的俯視圖及橫截面圖。掩模線13已沿對角線斜向切削以形成斜角端22。由于切削掩模43的傾斜剖面，每一掩模線13沿線13的延伸方向四在不同線性延伸的位置處切削。在圖6A及圖6B 中所圖解說明的實施例中，且作為一個實例，掩模線13可具有15nm的寬度，且所述切削在斜角端22處形成大約10度的角度。暴露斜角端22的所得長度為約68nm，從而呈現(xiàn)顯著長于掩模線13的15nm寬度的表面。此提供比在斜向切削掩模線13以形成正方形端的情況下更大的表面積以形成用于形成電接觸焊盤墊的掩模延伸部，如下文所描述。另外，掩模線 13的總布局(其中沿延伸方向四在不同相應長度處切削平行線)提供可用于形成掩模延伸部的更大面積。接下來，平行掩模線13的延伸部(此處展示為接觸焊盤墊掩模2 形成于平行掩模線13的斜角端22處，如圖7、圖8及圖9A中所示。接觸焊盤墊掩模23通過以下方式形成將在掩模線13的斜角端22處暴露的材料73用作籽晶來接近于每一掩模線13的暴露斜角端22生長接觸焊盤墊掩模23。由于每一掩模線13的暴露斜角端22處的材料73為用于隨后生長接觸焊盤墊掩模23的成核籽晶，因此墊掩模23自對準到線端22。自對準性質(zhì)避免與光學光刻圖案化方法相關聯(lián)的覆蓋及圖案對齊誤差。圖7展示接觸焊盤墊掩模23 的各向同性生長，且圖8及圖9A展示各向異性地生長的接觸焊盤墊掩模23。可依據(jù)掩模線 13內(nèi)的材料73的組成而使用各種方法從掩模線13材料生長自對準接觸焊盤墊掩模23。舉例來說，掩模線13的掩模材料73可為聚合物，例如光致抗蝕劑材料或自組裝 BCP圓柱。在此實例中，用于選擇性沉積的籽晶材料可與所述聚合物混合，或者籽晶物質(zhì)可包含于所述聚合物的分子結(jié)構(gòu)中。舉例來說，金屬籽晶材料可并入于所述聚合物結(jié)構(gòu)中作為有機金屬材料(通過混合)或有機金屬功能基團(通過反應)。在形成聚合物掩模13之后，可以或可不將所述有機金屬還原(或氧化)以經(jīng)由(例如)熱烘焙或輻射暴光促進其作為籽晶材料的活性。或者，如果籽晶材料不與所述聚合物預混合，那么籽晶層可通過將籽晶材料功能化以與斜角端22處的暴露聚合物材料73反應及結(jié)合到斜角端22處的暴露聚合物材料73而選擇性地形成于掩模線13的斜角端22處。所述籽晶材料也可通過使用常規(guī)染色技術選擇性形成于在斜角端22處暴露的聚合物掩模材料73上。如果掩模材料73為光致抗蝕劑，那么可以或可不處理材料73以使其變得不可溶解于從其澆鑄切削掩模43的光致抗蝕劑材料33的溶劑中。此處理可包含熱交聯(lián)、酸催化交聯(lián)或用于雙重圖案化光學光刻術的其它商業(yè)“凝固”處理。在其中所述掩模材料為籽晶聚合物材料的這些實例中，經(jīng)由往斜角端22處的籽晶材料上選擇性地沉積材料來生長延伸接觸焊盤墊掩模23?？墒褂萌魏文壳耙阎蛞院箝_發(fā)的選擇性沉積技術來在所述籽晶材料上沉積材料。舉例來說，如果所述籽晶材料為金屬材料，那么可使用選擇性化學氣相沉積(CVD)技術來沉積例如鎢(W)或鈦(Ti)等材料， 或者可使用原子層沉積(ALD)技術來在籽晶材料73上沉積例如鉬(Pt)及銠(1 )等材料。 也可使用無電電鍍技術在金屬籽晶材料73上沉積材料，包含無電電鍍鎳(Ni)、鎳合金(例如，NiCoW)、鈷(Co)等。掩模線13的掩模材料73也可為硬掩模材料，例如硅、多晶硅或金屬。在此實例中， 可經(jīng)由直接于在掩模線13的斜角端22處暴露的掩模材料73上選擇性沉積材料來生長延伸接觸焊盤墊掩模23。對于含有金屬的硬掩模材料73，可使用無電電鍍或者選擇性CVD或 ALD工藝。對于硅或多晶硅硬掩模材料73，可使用外延硅或多晶硅生長。在其中掩模線13的掩模材料73為籽晶聚合物或其它硬掩模材料的所呈現(xiàn)實例中，在圖5A到圖6B的光致抗蝕劑沉積及傾斜切削之前形成的囊封絕緣材料51約束延伸接觸焊盤墊掩模23到在掩模線13的斜角端22處暴露的掩模材料73的成核及生長。對于BCP 圓柱，也可使用包裹所述BCP圓柱的基質(zhì)相材料來約束到掩模線13的斜角端22的生長。
此外，在所呈現(xiàn)實例中，修整或回蝕可應用于囊封絕緣材料51，從而將材料51向后牽引離開掩模線13的暴露斜角端22。可以或可不應用修整或回蝕來針對后續(xù)選擇性沉積及接觸焊盤墊生長步驟調(diào)節(jié)暴露表面的量。對于無電電鍍或者選擇性CVD或ALD工藝， 接觸焊盤墊掩模23可各向同性(如圖7中所示)或各向異性(如圖8及圖9A中所示)地生長。對于外延硅或多晶硅生長，接觸焊盤墊掩模23可各向異性地生長。一旦使用上文所描述的工藝中的任一者來生長自對準接觸焊盤墊掩模23，則可經(jīng)由蝕刻將組合式掩模圖案轉(zhuǎn)移到下伏材料以形成具有充足大的接觸焊盤墊的隔開的導電線。圖9A圖解說明具有生長于斜角端22處的延伸接觸焊盤墊掩模23的掩模線13的透視圖。掩模線13及關聯(lián)接觸焊盤墊掩模23接著用作用于蝕刻穿過下伏材料31、35、37、41的硬掩模。在圖9B中，已經(jīng)由蝕刻將組合式掩模圖案轉(zhuǎn)移到下伏材料，已移除剩余掩模材料， 且已沉積絕緣材料71，例如硼磷硅玻璃材料。所得導電線50(其可經(jīng)提供以用作字線)具有柵極氧化物31、多晶硅35、金屬硅化物37及氧化物頂部材料41。導電線50各自具有形成于一端處的接觸焊盤墊區(qū)域25。掩模線13的傾斜切削及掩模層處的延伸接觸焊盤墊掩模23的選擇性生長使得能夠圖案化充足大的電接觸焊盤墊區(qū)域25，即使導電線50可緊密地隔開。電接觸焊盤墊區(qū)域25充足大以將電連接提供到導電線50，但間隔開足以提供相應電接觸焊盤墊區(qū)域25當中的電隔離的量。圖9C展示圖9B的導電線50的電接觸焊盤墊區(qū)域25的橫截面圖。圖IOA及圖IOB圖解說明將電連接形成到圖9C中所圖解說明的電接觸焊盤墊區(qū)域25的方法。在圖IOA中，使用常規(guī)技術形成通孔55。所述通孔經(jīng)形成而穿過絕緣材料71 及氧化物頂部材料41，一直到金屬硅化物37。在絕緣材料71上方沉積導電材料45(例如， 多晶硅或金屬)，將電連接形成到金屬硅化物材料37。因此，即使導電線50緊密地隔開，也可進行電隔離的電連接。盡管參考將電連接形成到半導體襯底11上的導電線50來描述此實施例，但應理解，本文中所描述的技術也可用于將電連接形成到半導體裝置的任一導電層中的導電線50。圖IlA到圖IlC圖解說明其中使用具有生長于斜角端22處的延伸接觸焊盤墊掩模23的掩模線13來蝕刻到下伏導電材料中的另一實施例。在此實施例中，所述導電材料包括可(例如)沿半導體裝置的上部層級提供的單個金屬層67。此處展示金屬層67位于絕緣材料81上方，但其可位于半導體結(jié)構(gòu)的任一層處。作為實例，依據(jù)用于掩模線13的材料73而使用上文參照圖7、圖8及圖9A所描述的相同生長技術(包含無電沉積、選擇性CVD 或ALD工藝或者外延硅或多晶硅生長)來形成具有延伸接觸焊盤墊掩模墊23的掩模線13。 可使用上文參照圖IOA及圖IOB所描述的相同技術來對圖IlC中所圖解說明的電接觸焊盤墊25進行電連接。圖12A到圖12C圖解說明其中使用具有生長于斜角端22處的延伸接觸焊盤墊掩模23的掩模線13來蝕刻到可用于字線的下伏材料堆疊中的又一實施例。此實施例與圖9A 到圖9C中所圖解說明的實施例的不同之處在于掩模材料73的線不由囊封絕緣材料51覆蓋。此處，形成切削掩模43的光致抗蝕劑材料33直接施加于線13的材料73上方且在切削掩模線13之后不移除。因此，切削掩模43在延伸接觸焊盤墊掩模23的生長期間充當囊封生長約束材料，以使得生長僅出現(xiàn)在掩模線13的暴露端22處。任選的修整或回蝕可應用于光致抗蝕劑材料33以針對后續(xù)選擇性沉積及接觸焊盤墊生長步驟來調(diào)節(jié)材料73的暴
10露表面的量。如在圖7、圖8及圖9A實施例中，作為實例，可依據(jù)用于掩模73的材料而使用任一選擇性沉積技術(包含無電沉積、選擇性CVD或ALD工藝或者外延硅或多晶硅生長) 來生長接觸焊盤墊掩模23?？墒褂蒙衔膮⒄請DIOA及圖IOB所描述的相同技術來對圖12C 中所圖解說明的電接觸焊盤墊25進行連接。在另一實施例中，使用具有延伸墊掩模85的BCP圓柱來圖案化掩模線13及接觸焊盤墊掩模23兩者。圖13展示由具有形成于基質(zhì)相材料82(包括(例如)PMMA)中的BCP 圓柱80(包括(例如的自組裝BCP材料覆蓋的掩模材料73。所述BCP圓柱可經(jīng)形成而具有低于20nm的半間距?；|(zhì)相材料82已跨越BCP圓柱80的延伸方向以一角度選擇性暴露于光，且置于合適的顯影劑中以形成傾斜掩模。由基質(zhì)相材料82形成的掩模接著用作切削掩模來在BCP圓柱80中切削斜角端22。或者，可通過以下方式來執(zhí)行掩模及切削 將所述BCP材料上方的常規(guī)光致抗蝕劑材料33用作切削掩模43來以一角度切削BCP圓柱 80及基質(zhì)相材料82 (或在在掩模及切削之前移除基質(zhì)相材料82之情況下以一角度切削僅 BCP圓柱80)。任選修整或回蝕可應用于基質(zhì)相材料82。所述BCP圓柱可用金屬(例如， Pt、W或其它類似金屬)染色以便增強圖案轉(zhuǎn)移特性并提供用于選擇性沉積的籽晶材料。為形成延伸掩模墊85 (其將用以在下伏材料中圖案化接觸焊盤墊掩模2 ，BCP圓柱80的暴露斜角端22處的材料(例如，經(jīng)染色的Pt、W或其它類似材料)充當用于生長的籽晶?？墒褂?例如)無電電鍍或者選擇性CVD或ALD工藝等工藝來執(zhí)行在此籽晶上選擇性沉積材料。在此實施例中，基質(zhì)相材料82或切削掩模43約束延伸掩模墊85到斜角端22的成核及生長。延伸掩模墊85可各向同性(所展示)或各向異性地生長。一旦已形成延伸掩模墊85，則經(jīng)由此項技術中已知的適當蝕刻或顯影技術來移除基質(zhì)相材料82。可將具有延伸掩模墊85的剩余BCP圓柱80用作掩模來蝕刻毯覆沉積的下伏硬掩模材料73。圖14展示具有通過對材料73的此蝕刻形成的附接的接觸焊盤墊掩模 23的掩模線13。接著可使用上文參照圖9B及圖9C所描述的工藝使用掩模線13及接觸焊盤墊掩模23來蝕刻剩余下伏材料，包含材料41、37、35及31?？墒褂蒙衔膮⒄請DIOA及圖 IOB所描述的工藝來形成對所得接觸焊盤墊25的電連接。在另一實施例中，可直接在導電線50上生長形成電接觸焊盤墊25的線延伸部。 圖15圖解說明實例性導電線50(例如，字線)的透視圖。作為一實例，這些導電線50已經(jīng)形成而具有位于柵極氧化物31及半導體襯底11上方的氧化物頂部材料41、金屬硅化物37 及多晶硅35。柵極氧化物31不蝕刻到導電線圖案中，以便稍后形成的接觸焊盤墊25將與半導體襯底11電隔離。絕緣材料51(例如，氧化物)囊封材料堆疊35、37、41。如果使用當前雙重圖案化及間隔物間距加倍技術來圖案化導電線50，那么所述線的半間距可介于約 45nm與約20nm之間。使用自組裝PCB掩模及蝕刻技術，經(jīng)圖案化的導電線50的半間距可從約20nm及20nm以下。圖15的導電線50已全部通過以下方式相對于線性延伸方向以一角度(即，介于 5度與30度之間的角度)切削以形成斜角端22 使用圖4A到圖6B中所圖解說明的傾斜切削掩模技術來切削導電線50并形成斜角端22。在圖15中，已對囊封絕緣材料51執(zhí)行修整或回蝕，從而將材料51移除離開材料31、35、37及41的暴露面?？梢曰蚩刹粓?zhí)行修整或回蝕來針對后續(xù)電接觸焊盤墊25生長步驟調(diào)節(jié)暴露表面的量。圖15中所圖解說明導電線 50為一個導電線配置的實例，但本文中所描述的技術可應用于具有其它配置且具有其它導
11電材料的導電線，例如，金屬線。圖16圖解說明來自具有具有斜角端22的平行導電線50而不具有修整或回蝕的實施例的電接觸焊盤墊25的各向同性生長。在此實施例中，類似于圖15的實施例，囊封絕緣材料51形成于導電線50上方。作為實例，通過以下方式形成延伸電接觸焊盤墊25 將在斜角端22處暴露的材料(例如，多晶硅35及/或金屬硅化物37)用作籽晶來在導電線 50的暴露端處各向同性地生長電接觸焊盤墊25?？墒褂?例如)無電電鍍或者選擇性CVD 或ALD等工藝來執(zhí)行在此籽晶上選擇性沉積導電材料。囊封絕緣材料51約束到斜角端22 的成核及生長。電接觸焊盤墊25自對準到斜角端22，斜角端22形成用于電接觸焊盤墊25 生長的籽晶層。圖16將電接觸焊盤墊25展示為各向同性生長，然而，也可執(zhí)行各向異性生長。圖17A以俯視圖展示且圖17B以橫截面圖展示對具有電接觸焊盤墊25的導電線 50(例如，圖16的導電線)進行電連接的方法。導電線50已以一角度切削，且電接觸焊盤墊25已從斜角端22各向同性地生長。使用常規(guī)技術，通孔55經(jīng)形成而穿過電接觸焊盤墊 25上方的絕緣材料71。連接金屬材料45沉積于所述絕緣層及通孔55上方以使得其將連接形成到電接觸焊盤墊25。圖18圖解說明具有導電線50的另一實施例的透視圖，其具有圖15的構(gòu)造且具有斜角端22且此處展示各向異性地生長的電接觸焊盤墊25。在此實施例中，類似于圖16的實施例，囊封絕緣材料51形成于導電線50上方，且尚未在斜角端22處應用回蝕。延伸電接觸焊盤墊25使用上文參照圖16所描述的相同生長技術(包含無電沉積或者選擇性CVD 或ALD)形成于多晶硅35及/或金屬硅化物37材料上?？墒褂蒙衔膮⒄請D17A及圖17B 所描述相同的技術來對圖18C中所圖解說明的電接觸焊盤墊25進行電連接。圖19圖解說明具有導電線50的另一實施例，其具有斜角端22及各向異性地生長的電接觸焊盤墊25。圖19的實施例與圖18的實施例的不同之處在于導電線50包括由絕緣材料51囊封的單個金屬層67。如在圖18實施例中，通過以下方式形成延伸電接觸焊盤墊25 將在斜角端22處暴露的材料(此處金屬層67)用作籽晶來在導電線50的暴露端處各向異性地生長電接觸焊盤墊25。可使用(例如)無電電鍍或者選擇性CVD或ALD工藝等工藝來執(zhí)行在此籽晶上選擇性沉積材料。類似于圖18，圖19將電接觸焊盤墊25展示為各向異性生長?？墒褂蒙衔膮⒄請D17A及圖17B所描述的工藝來對電接觸焊盤墊25進行連接。圖20圖解說明具有導電線50的另一實施例的透視圖，其具有具有各向異性地生長的電接觸焊盤墊25的斜角端22。圖20的實施例與圖15到圖18的實施例的不同之處在于導電線50不由相應絕緣材料51個別地覆蓋。在此實施例中，形成切削掩模43的光致抗蝕劑材料33在切削導電線50之后不移除，且切削掩模43在電接觸焊盤墊25的生長期間充當囊封生長約束材料，以使得生長僅出現(xiàn)在導電線50的暴露端22處。如在其它實施例中，可以或可不對導電線50的斜角端22處的光致抗蝕劑材料33執(zhí)行回蝕。作為實例， 延伸電接觸焊盤墊25是使用上文參照圖16所描述的相同生長技術(包含無電沉積或者選擇性CVD或ALD)形成于多晶硅35及/或金屬硅化物37上?？墒褂蒙衔膮⒄請D17A及圖 17B所描述的工藝來對電接觸焊盤墊25進行連接。圖21圖解說明具有形成具有延伸接觸焊盤墊25的導電線50的經(jīng)金屬化BCP圓柱80的實施例。具有形成于基質(zhì)相材料82 (包括(例如)PMMA)中的BCP圓柱80 (包括(例如)PQ的自組裝BCP材料形成于柵極氧化物材料31上方?；|(zhì)相材料82已跨越BCP圓柱80的延伸方向以一角度選擇性暴露于光，且置于合適的顯影劑中以形成傾斜掩模。由基質(zhì)相材料82形成的掩模接著用作切削掩模來在BCP圓柱80中切削斜角端22?；蛘?，可通過以下方式來執(zhí)行掩模及切削將所述BCP材料上方的常規(guī)光致抗蝕劑材料33用作切削掩模43來以一角度切削BCP圓柱80及基質(zhì)相材料82 (或在在掩模及切削之前移除基質(zhì)相材料82之情況下以一角度切削僅BCP圓柱80)。任選修整或回蝕可應用于基質(zhì)相材料82 (或切削掩模43)，以將材料82向后牽引離開BCP圓柱80的暴露斜角端22。所述BCP圓柱可用金屬(例如，Pt、W或其它類似金屬)染色以便將其功能化為導電線并提供用于選擇性沉積的籽晶材料。為形成延伸電接觸焊盤墊25，BCP圓柱80的暴露斜角端22處的材料(例如，經(jīng)染色的Pt、W或其它類似金屬)充當用于生長的籽晶?？墒褂?例如)無電電鍍或者選擇性CVD或ALD工藝等工藝來執(zhí)行在此籽晶上選擇性沉積材料。在此實施例中，基質(zhì)相材料82約束電接觸焊盤墊到斜角端22的成核及生長。在此實施例中，光致抗蝕劑材料33 可執(zhí)行與基質(zhì)相材料82相同的功能。接觸焊盤墊25可各向同性(所展示)或各向異性地生長。 以上說明及圖式僅應視為對實現(xiàn)本文中所描述的特征及優(yōu)點的具體實施例的說明?？勺龀鲠槍唧w條件及材料的修改及替換。相應地，所述實施例不應視為受前述說明及圖式限制，而是僅受所附權(quán)利要求書限制。
權(quán)利要求
1.一種在支撐結(jié)構(gòu)上制作集成電路結(jié)構(gòu)的方法，所述方法包括形成至少一種材料的多個線性延伸線；相對于線性延伸方向以一角度切削所述材料線以在所述材料線中的每一者處形成相應斜角端面，所述相應斜角端面沿所述線性延伸方向隔開；及在每一相應斜角端面處形成所述材料線中的每一者的延伸部。
2.根據(jù)權(quán)利要求1所述的方法，其中所述材料線為平行材料線。
3.根據(jù)權(quán)利要求2所述的方法，其中使用掩模及蝕刻工藝來切削所述斜角端面以同時形成所述平行材料線的所述斜角端面。
4.根據(jù)權(quán)利要求2所述的方法，其中所述角度相對于所述線性延伸方向介于5度與30 度之間。
5.根據(jù)權(quán)利要求2所述的方法，其中所述平行材料線具有45nm或小于45nm的半間距。
6.根據(jù)權(quán)利要求2所述的方法，其中所述平行材料線具有20nm或小于20nm的半間距。
7.根據(jù)權(quán)利要求2所述的方法，其中使用自組裝嵌段共聚物掩模來形成所述平行材料線。
8.根據(jù)權(quán)利要求2所述的方法，其進一步包括在切削所述平行材料線之前用囊封絕緣材料覆蓋所述平行材料線。
9.根據(jù)權(quán)利要求1所述的方法，其中經(jīng)由在所述相應斜角端面處選擇性沉積墊材料來生長所述延伸部。
10.根據(jù)權(quán)利要求1所述的方法，其進一步包括將所述平行材料線及相應延伸部用作蝕刻掩模來蝕刻提供于所述平行材料線及相應延伸部下方的導電材料以形成具有相應電接觸焊盤墊區(qū)域的導電線。
11.根據(jù)權(quán)利要求10所述的方法，其中所述至少一種材料為光致抗蝕劑、嵌段共聚物、 硅、多晶硅及金屬中的一者。
12.根據(jù)權(quán)利要求1所述的方法，其中所述至少一種材料為經(jīng)處理嵌段共聚物且所述方法進一步包括將所述平行材料線及相應延伸部用作蝕刻掩模來蝕刻提供于所述平行材料線及相應延伸部下方的掩模材料以形成掩模圖案；及將所述掩模圖案用作第二蝕刻掩模來蝕刻提供于所述掩模圖案下方的導電材料以形成具有相應電接觸焊盤墊的導電線。
13.根據(jù)權(quán)利要求1所述的方法，其中所述至少一種材料包括至少一種導電材料且所述延伸部為導電接觸焊盤墊。
14.根據(jù)權(quán)利要求13所述的方法，其中所述導電材料包括金屬、金屬硅化物及多晶硅中的至少一者。
15.根據(jù)權(quán)利要求13所述的方法，其中將在所述斜角端面處暴露的導電材料用作籽晶來經(jīng)由在所述斜角端處選擇性沉積導電材料而生長所述導電接觸焊盤墊。
16.一種制作集成電路結(jié)構(gòu)的方法，所述方法包括形成多個平行隔開的線性延伸材料線；相對于所述材料線的延伸方向以一角度蝕刻所述材料線以在所述平行材料線中的每一者處形成相應斜角端面，所述相應斜角端面沿所述線性延伸方向隔開；與所述斜角端面中的每一者接觸地形成接觸焊盤墊掩模；及將所述材料線及所述接觸焊盤墊掩模用作蝕刻掩模來蝕刻所述材料線及接觸焊盤墊掩模下方的導電材料以形成具有45nm或小于45nm的半間距的多個導電線，所述多個導電線具有相應導電接觸焊盤墊區(qū)域。
17.根據(jù)權(quán)利要求16所述的方法，其進一步包括在蝕刻所述材料線之前用囊封絕緣材料覆蓋所述材料線。
18.根據(jù)權(quán)利要求16所述的方法，其中使用掩模及蝕刻工藝來切削所述斜角端面以同時形成所述材料線的所述斜角端面。
19.根據(jù)權(quán)利要求16所述的方法，其中所述角度相對于所述線性延伸方向介于5度與 30度之間。
20.根據(jù)權(quán)利要求16所述的方法，其中所述導電線具有20nm或小于20nm的半間距。
21.根據(jù)權(quán)利要求16所述的方法，其中所述材料線包括經(jīng)處理光致抗蝕劑、經(jīng)處理嵌段共聚物、硅、多晶硅及金屬中的一者。
22.根據(jù)權(quán)利要求16所述的方法，其中所述生長包含將所述材料的位于所述斜角端面處的至少一部分用作籽晶，并經(jīng)由選擇性沉積延伸材料而從所述籽晶生長所述接觸焊盤墊掩模。
23.根據(jù)權(quán)利要求22所述的方法，其中所述選擇性沉積為化學氣相沉積、原子層沉積、 無電電鍍或外延生長中的一者。
24.根據(jù)權(quán)利要求16所述的方法，其中所述電接觸焊盤墊區(qū)域充足大以形成用于電連接到所述相應導電線的區(qū)域，但間隔開充足量以提供所述相應電接觸焊盤墊當中的電隔1 O
25.一種制作集成電路結(jié)構(gòu)的方法，所述方法包括形成多個平行隔開的線性延伸導電線；相對于所述導電線的延伸方向以一角度蝕刻所述導電線以在所述導電線中的每一者處形成相應斜角端面，所述斜角端面沿所述線性延伸方向隔開；及與所述相應斜角端面中的每一者接觸地形成電接觸焊盤墊。
26.根據(jù)權(quán)利要求25所述的方法，其進一步包括在切削所述材料線之前用囊封絕緣材料覆蓋所述導電線。
27.根據(jù)權(quán)利要求25所述的方法，其中使用掩模及蝕刻工藝來切削所述斜角端面以同時形成所述導電線的所述斜角端面。
28.根據(jù)權(quán)利要求25所述的方法，其中所述角度相對于所述線性延伸方向介于5度與 30度之間。
29.根據(jù)權(quán)利要求25所述的方法，其中所述導電線具有20nm或小于20nm的半間距。
30.根據(jù)權(quán)利要求25所述的方法，其中所述導電線的至少一個層包括金屬、金屬硅化物及多晶硅中的一者。
31.根據(jù)權(quán)利要求25所述的方法，其中通過以下方式形成所述電接觸焊盤墊將所述導電線的位于所述斜角端面處的至少一部分用作籽晶，并經(jīng)由選擇性沉積導電材料而從所述籽晶生長電接觸焊盤墊。
32.根據(jù)權(quán)利要求31所述的方法，其中所述選擇性沉積為化學氣相沉積、原子層沉積或無電電鍍中的一者。
33.根據(jù)權(quán)利要求25所述的方法，其中所述電接觸焊盤墊充足大以形成用于電連接到所述相應線的區(qū)域，但間隔開充足量以提供所述相應電接觸焊盤墊當中的電隔離。
34.一種集成電路，其包括多個平行線性延伸導電線，其形成為所述集成電路的部分，所述導電線各自沿所述線的線性延伸方向在不同位置處具有斜角端面；及接觸焊盤墊，其與每一斜角端面電接觸地形成。
35.根據(jù)權(quán)利要求34所述的集成電路，其中所述導電線具有小于45nm的半間距。
36.根據(jù)權(quán)利要求35所述的集成電路，其中所述導電線具有小于20nm的半間距。
37.根據(jù)權(quán)利要求34所述的集成電路，其中所述斜角端面相對于所述線性延伸方向成介于5度與30度之間的角度。
38.根據(jù)權(quán)利要求34所述的集成電路，其中所述導電線包括多晶硅材料及金屬硅化物材料。
39.根據(jù)權(quán)利要求34所述的集成電路，其中所述導電線包括金屬材料。
40.根據(jù)權(quán)利要求34所述的集成電路，其中所述導電線形成存儲器裝置的字線及位線中的至少一者。
全文摘要
一種集成電路及一種形成方法提供形成于至少一個線性延伸導電線的斜角端處的接觸區(qū)域。在一實施例中，通過以下方式形成具有接觸焊盤墊的導電線在掩模材料中圖案化線；切削所述材料線中的至少一者以相對于所述材料線的延伸方向形成角度；從所述掩模材料的斜角端面形成延伸部；及通過使用所述材料線及延伸部作為掩模進行蝕刻而圖案化下伏導體。在另一實施例中，相對于所述導電線的所述延伸方向以一角度切削至少一個導電線以產(chǎn)生斜角端面，且與所述斜角端面接觸地形成電接觸焊盤墊。
文檔編號H01L23/528GK102428554SQ201080022035
公開日2012年4月25日 申請日期2010年5月14日 優(yōu)先權(quán)日2009年5月20日
發(fā)明者古爾特杰·桑胡, 斯科特·西里斯 申請人:美光科技公司