專利名稱：半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，更特別地涉及硅氧化物氮化物氧化物硅(SONOS)非易失性存儲器的半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法。
背景技術(shù)：
通常，F(xiàn)lash存儲器件有兩種結(jié)構(gòu)一種是浮柵(floating gate)結(jié)構(gòu)，這也是一直以來的主流結(jié)構(gòu)；另一種是電荷能陷儲存(Charge-Trapping Flash, CTF)結(jié)構(gòu)，SONOS (硅-氧化物-氮化物-氧化物-硅)屬于后者。隨著市場對Flash存儲器件集成度要求的不斷提高，制程尺寸不斷縮小，浮柵的厚度至45nm已近乎極限，難以再縮小，同時傳統(tǒng)Flash器件數(shù)據(jù)存儲的可靠性與器件的工作速度、功耗、尺寸等方面的矛盾日益凸現(xiàn)。因此，在45nm工藝以下，半導(dǎo)體業(yè)界將焦點重新投注在過往較少用的CTF結(jié)構(gòu)上。CTF結(jié)構(gòu)有機會再縮小尺寸，因此普遍認為，基于多晶硅浮柵結(jié)構(gòu)的傳統(tǒng)Flash技術(shù)勢必會被新一代的CTF結(jié)構(gòu)的存儲器件所取代。最近，隨著非揮發(fā)性存儲器件尺寸的不斷縮小，基于絕緣性能優(yōu)異的氮化硅的 SONOS非易失性存儲器件，以其相對于傳統(tǒng)多晶硅浮柵存儲器更強的電荷存儲能力，易于實現(xiàn)小型化和工藝簡單等特性而重新受到重視。SONOS結(jié)構(gòu)存儲器是用硅(基底)_隧穿氧化硅-氮化硅-阻擋氧化硅(Blocking Oxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Sil icon, S0N0S)柵堆層替代了傳統(tǒng)的Flash存儲器件中的浮柵結(jié)構(gòu)，是一種電荷陷阱型存儲器。由于它在結(jié)構(gòu)和工藝技術(shù)上與傳統(tǒng)Flash最為接近，因此S0N0S結(jié)構(gòu)存儲器成為最有可能在短時間內(nèi)有效取代傳統(tǒng)Flash的存儲器。與傳統(tǒng)的浮柵結(jié)構(gòu)技術(shù)不同，S0N0S結(jié)構(gòu)在氮化物層的深阱中局部存儲電荷，這可較好地保持電荷且沒有漂移位和浮柵間的耦合。此外，當溝道熱載流子注入用于編程時， S0N0S結(jié)構(gòu)能實現(xiàn)每單元2-bit功能，bit密度能大大提高。除了小的器件尺寸外，S0N0S還具有很多優(yōu)勢，如良好的耐久性，低的操作電壓和低功率，工藝過程簡單并與標準COMS工藝兼容等。圖1是傳統(tǒng)的S0N0S存儲器的剖面圖。其包括P型半導(dǎo)體襯底101、源區(qū)102、漏區(qū)103和溝道區(qū)104。源區(qū)102和漏區(qū)103用η-型雜質(zhì)離子摻雜。溝道區(qū)104配置在源區(qū) 102和漏區(qū)103之間。在P型半導(dǎo)體襯底101的溝道區(qū)104上形成柵疊加。柵疊加包括依次堆疊的隧道氧化層108、氮化硅層107、阻擋氧化層106、和柵電極105。隧道氧化層108 與源區(qū)102和漏區(qū)103接觸。氮化硅層107具有預(yù)定密度的陷阱點。從而，當預(yù)定電壓施加于柵電極105時，已經(jīng)通過隧道氧化層108的電子俘獲在氮化硅層107中的陷阱點。隧道氧化層108和阻擋氧化層106可以由二氧化硅形成。阻擋氧化層106防止在陷阱點俘獲電子時電子移動到柵電極105中。在這種傳統(tǒng)的S0N0S存儲器結(jié)構(gòu)中，閾值電壓隨電子是否俘獲在氮化硅層107的陷阱點中而變化。通過利用該特征，S0N0S存儲器可以儲存并讀出數(shù)據(jù)。S0N0S是以氮化硅(Si3N4)作為電荷捕獲層來取代傳統(tǒng)以多晶硅來儲存電荷的浮柵極元件。然而，該傳統(tǒng)SONOS存儲器不僅需要很長時間擦除數(shù)據(jù)，而且具有較短的保留時間，即，它不能長時間保有存儲數(shù)據(jù)。此外，當隧道氧化層108和阻擋氧化層106由二氧化硅組成時，SONOS存儲器需要約IOV的高驅(qū)動電壓，從而妨礙存儲器的高集成度。氮化硅層107因為有大量的陷阱而作為電荷存儲介質(zhì)，其中接近隧道氧化層108 部分的電荷比較容易反向遂穿進入P型半導(dǎo)體襯底，這會使SONOS存儲器的數(shù)據(jù)保存能力退化；而接近阻擋氧化層106分布的電荷也會發(fā)生遂穿而進入柵電極105，從而影響寫入/ 擦除后的閾值電壓窗口大小。因此，需要提供一種方法，對現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)的制作方法進行改進，改善半導(dǎo)體器件結(jié)構(gòu)的性能和效果，從而提高半導(dǎo)體器件的質(zhì)量。在提高SONOS存儲器的數(shù)據(jù)保存能力的同時，也可以提高寫入/擦除后的閾值電壓窗口，即降低編程電壓，同時仍保持數(shù)年的數(shù)據(jù)記憶時間。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了提高半導(dǎo)體器件的整體性能，本發(fā)明提供了一種通過離子注入摻雜工藝形成 SONOS非易失性存儲器的處理方法，該方法形成硅-氧化物-氮化物-氧化物-硅存儲設(shè)備的電荷捕獲層。在亞45納米的CMOS工藝中，其特征在于，包括下列步驟
a)提供半導(dǎo)體襯底；
b)在所述半導(dǎo)體襯底的表面形成隧道氧化層；
c)在所述隧道氧化層的表面形成存儲節(jié)點層；
d)對所述存儲節(jié)點層進行離子注入；
e)在所述存儲節(jié)點層的表面形成阻擋氧化層； f )在所述阻擋氧化層的表面形成柵電極；
g)在所述半導(dǎo)體襯底上形成被淺溝槽隔離的源區(qū)和漏區(qū)；
h)去除所述源區(qū)和所述漏區(qū)上的所述柵電極、所述阻擋氧化層、所述存儲節(jié)點層和所
述隧道氧化層。進一步地，所述離子選自硅離子或鍺離子或上述兩者的任一組合。進一步地，所述硅離子的注入劑量為cm_2到lel8 cm_2。進一步地，所述鍺離子的注入劑量為cm_2到lel8 cm_2。進一步地，所述存儲節(jié)點層的厚度為4nm到40nm。進一步地，所述存儲節(jié)點層的形成方式為化學(xué)氣相沉積。本發(fā)明還提供一種半導(dǎo)體器件結(jié)構(gòu)，其特征在于，包括
半導(dǎo)體襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的源區(qū)和漏區(qū)； 隧道氧化層，所述隧道氧化層形成在所述半導(dǎo)體襯底中的所述淺溝槽上； 存儲節(jié)點層，所述存儲節(jié)點層形成在所述隧道氧化層上；阻擋氧化層，所述阻擋氧化層形成在所述存儲節(jié)點層上； 柵電極，所述柵電極形成在所述阻擋氧化層上。進一步地，所述存儲節(jié)點層的厚度為4nm到40nm。進一步地，所述存儲節(jié)點層含有硅離子或鍺離子或上述兩者的任一組合。進一步地，所述硅離子的注入劑量為cm_2到lel8 cm_2。進一步地，所述鍺離子的注入劑量為cm_2到lel8 cm_2。根據(jù)本發(fā)明的方法，能夠有效地提高寫入/擦除后的閾值電壓窗口，提高SONOS存儲器的數(shù)據(jù)保存能力，以提高半導(dǎo)體器件的整體性能并簡化工藝流程。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
圖1示出了傳統(tǒng)的SONOS存儲器的剖面結(jié)構(gòu)示意圖2A至圖2H示出了根據(jù)本發(fā)明一個實施方式的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意
圖3示出了根據(jù)本發(fā)明一個實施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖； 圖4示出了根據(jù)本發(fā)明一個實施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖。
具體實施例方式在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。需要注意的是，這里所使用的術(shù)語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當理解的是，當在本說明書中使用術(shù)語“包含”和/或“包括” 時，其指明存在所述特征、整體、步驟、操作、器件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、器件、組件和/或它們的組合。為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之下”、“在……之上”、 “下面的”、“在……上方”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關(guān)系。應(yīng)當理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描繪的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或特征下方”或“在其他器件或特征之下”的器件之后將被定位為“在其他器件或特征上方”或“在其他器件或特征之上”。因而，示例性術(shù)語“在……下方”可以包括“在…… 上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述符做出相應(yīng)解釋?，F(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應(yīng)當被解釋為只限于這里所闡述的實施例。應(yīng)當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構(gòu)思充分傳達給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的器件，因而將省略對它們的描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何通過離子注入摻雜工藝形成SONOS非易失性存儲器。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。以下結(jié)合圖2A至圖2H以及圖3詳細說明根據(jù)本發(fā)明一個實施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法步驟。圖2A至圖2H所示為根據(jù)本發(fā)明一個實施方式的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。首先，如圖2A所示，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底201。進一步地，構(gòu)成襯底201的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣襯底上的硅(S0I)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或
銻化鎵等。應(yīng)當注意的是，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底201的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)。接著，如圖2B所示，在所述半導(dǎo)體襯底201的表面形成隧道氧化層205 ；在優(yōu)選的情況下，隧道氧化層205的材料為二氧化硅。作為示例，可以采用熱氧化工藝在所述半導(dǎo)體襯底的表面沉積隧道氧化層205。隧道氧化層205接觸所述半導(dǎo)體襯底201的整個表面。接著，如圖2C所示，在所述隧道氧化層205的表面形成存儲節(jié)點層206 ；在優(yōu)選的情況下，存儲節(jié)點層206的材料為氮化硅。在優(yōu)選情況下，所述存儲節(jié)點層206的厚度為4nm到40nm。作為示例，所述存儲節(jié)點層206的形成方法為化學(xué)氣相沉積法。存儲節(jié)點層206 用作電荷俘獲。接著，如圖2D所示，對所述存儲節(jié)點層206的表面進行離子注入，形成206’。在所述存儲節(jié)點層206的表面進行離子注入，所述離子體選自硅離子或鍺離子或上述兩者的任
一組合。在優(yōu)選情況下，所述硅離子的注入劑量為cm—2到lel8 cm_2。在優(yōu)選情況下，所述鍺離子的注入劑量為cm_2到IelS cm_2。在優(yōu)選的情況下，所述存儲節(jié)點層206’的材料除上述氮化硅外，還富含納米硅和
/或鍺化硅。接著，如圖2E所示，在所述存儲節(jié)點層206’的表面形成阻擋氧化層207。阻擋氧化層207在存儲節(jié)點層206’和之后要形成的柵電極208之間，以防止存儲節(jié)點層206’中俘獲的電荷移動進入柵電極208。作為示例，阻擋氧化層207可以由比存儲節(jié)點層206’具有更高介電常數(shù)和更高能帶差的材料形成，例如阻擋氧化層可以由氧化鋁形成。接著，如圖2F所示，在所述阻擋氧化層207的表面形成柵電極208。
作為示例，柵電極208可以是用導(dǎo)電雜質(zhì)離子摻雜的多晶硅層。例如硅化鎢層。接著，如圖2G所示，在所述半導(dǎo)體襯底201上形成被淺溝槽204隔離的源區(qū)202 和漏區(qū)203。淺溝槽204配置在源區(qū)202和漏區(qū)203之間。源區(qū)202和漏區(qū)203可以用預(yù)定導(dǎo)電性的雜質(zhì)離子摻雜，并彼此分開預(yù)定的距離，源區(qū)202或漏區(qū)203還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)。最后，如圖2H所示，去除所述源區(qū)202和所述漏區(qū)203上的所述柵電極208、所述阻擋氧化層207、所述存儲節(jié)點層206’和所述隧道氧化層205。去除所述源區(qū)202和所述漏區(qū)203上的所述柵電極208、所述阻擋氧化層207、所述存儲節(jié)點層206’和所述隧道氧化層205使用干法刻蝕，將在觸及所述源區(qū)202的表面和所述漏區(qū)203的表面刻蝕反應(yīng)停止，防止過度刻蝕的發(fā)生。配置在源區(qū)和漏區(qū)的淺溝槽根據(jù)施加在柵電極的電壓而打開或關(guān)閉，S卩，可以通過施加適當電壓至柵電極來轉(zhuǎn)換淺溝槽的狀態(tài)。因此，源區(qū)、漏區(qū)、隧道氧化層、存儲節(jié)點層、阻擋氧化層和柵電極共同構(gòu)成了開關(guān)器件例如晶體管。此外，由于存儲節(jié)點層的存在， 開關(guān)器件具有數(shù)據(jù)存儲功能。因此，源區(qū)、漏區(qū)、隧道氧化層、存儲節(jié)點層、阻擋氧化層和柵電極共同構(gòu)成多功能器件，同時具有開關(guān)功能和存儲功能。多功能器件在結(jié)構(gòu)上相當于晶體管，但是由于附加的數(shù)據(jù)存儲功能，稱為數(shù)據(jù)存儲型或存儲型晶體管。根據(jù)本發(fā)明實施方式，在亞45納米的CMOS工藝中，通過離子注入摻雜工藝形成 SONOS非易失性存儲器，形成了硅-氧化物-氮化物-氧化物-硅存儲設(shè)備的電荷捕獲層， 能夠改變材料的電荷俘獲能力，改善器件的保持性能。因此對氮化硅進行離子摻雜，能夠提高SONOS器件的電荷保持性能，并在多次擦除/寫入操作后，仍能確保數(shù)年的記憶時間。在該方法中，其中存儲節(jié)點層，以氮化硅與高介電系數(shù)的材料，來取代傳統(tǒng)的多晶硅，是因為這些材料不導(dǎo)電且具有較深的電子分立式缺陷，因此電荷能夠牢牢的留在缺陷內(nèi)，不易水平移動，即使有漏電路徑存在，也只會造成少部分區(qū)域電荷的流失。所以根據(jù)本方法生產(chǎn)的半導(dǎo)體器件，具有很好的可靠度，較好的資料保存能力和較好的重復(fù)讀寫的忍受度。此外，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費額外的人力和物力，從而提高半導(dǎo)體器件的整體性能并簡化工藝流程。如圖3所示，為根據(jù)本發(fā)明一個實施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖。在步驟301中，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底。進一步地，構(gòu)成襯底的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣襯底上的硅(S0I)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。應(yīng)當注意的是，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)。在步驟302中，在所述半導(dǎo)體襯底的表面形成隧道氧化層；在優(yōu)選的情況下，隧道
7氧化層的材料為二氧化硅。作為示例，可以采用熱氧化工藝在所述半導(dǎo)體襯底的表面沉積隧道氧化層。隧道氧化層接觸所述半導(dǎo)體襯底的整個表面。在步驟303中，在所述隧道氧化層的表面形成存儲節(jié)點層；在優(yōu)選的情況下，存儲節(jié)點層的材料為氮化硅。在優(yōu)選情況下，所述存儲節(jié)點層的厚度為4nm到40nm。作為示例，所述存儲節(jié)點層的形成方法為化學(xué)氣相沉積法。存儲節(jié)點層用作電荷俘獲。在步驟304中，在所述存儲節(jié)點層的表面進行離子注入，所述離子體選自硅離子或鍺離子或上述兩者的任一組合。在優(yōu)選情況下，所述硅離子的注入劑量為cm_2到lel8 cm_2。在優(yōu)選情況下，所述鍺離子的注入劑量為cm_2到IelS cm_2。在優(yōu)選的情況下，所述存儲節(jié)點層的材料除上述氮化硅外，還富含納米硅和/或
鍺化硅。在步驟305中，在所述存儲節(jié)點層的表面形成阻擋氧化層。阻擋氧化層在存儲節(jié)點層和柵電極之間，以防止存儲節(jié)點層中俘獲的電荷移動進入柵電極。作為示例，阻擋氧化層可以由比存儲節(jié)點層具有更高介電常數(shù)和更高能帶差的材料形成。在步驟306中，在所述阻擋氧化層的表面形成柵電極。作為示例，柵電極可以是用導(dǎo)電雜質(zhì)離子摻雜的多晶硅層。例如硅化鎢層。在步驟307中，在所述半導(dǎo)體襯底上形成被淺溝槽隔離的源區(qū)和漏區(qū)。淺溝槽配置在源區(qū)和漏區(qū)之間。源區(qū)和漏區(qū)可以用預(yù)定導(dǎo)電性的雜質(zhì)離子摻雜， 并彼此分開預(yù)定的距離，源區(qū)或漏區(qū)還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)。在步驟308中，去除所述源區(qū)和所述漏區(qū)上的所述柵電極、所述阻擋氧化層、所述存儲節(jié)點層和所述隧道氧化層。去除所述源區(qū)和所述漏區(qū)上的所述柵電極、所述阻擋氧化層、所述存儲節(jié)點層和所述隧道氧化層使用干法刻蝕，將在觸及所述源區(qū)的表面和所述漏區(qū)的表面刻蝕反應(yīng)停止，防止過度刻蝕的發(fā)生。如圖4所示，為根據(jù)本發(fā)明一個實施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖。如圖所示
半導(dǎo)體襯底401，所述襯底401至少具有在其上形成并被淺溝槽404隔離的源區(qū)402和漏區(qū)403 ；
隧道氧化層405，所述隧道氧化層405形成在所述半導(dǎo)體襯底401中的所述淺溝槽404
上；
存儲節(jié)點層406，所述存儲節(jié)點層406形成在所述隧道氧化層405上； 阻擋氧化層407，所述阻擋氧化層407形成在所述存儲節(jié)點層406上； 柵電極408，所述柵電極408形成在所述阻擋氧化層407上。在優(yōu)選的情況下，所述存儲節(jié)點層的厚度為4nm到40nm。存儲節(jié)點層406的材料除氮化硅外，還富含納米硅和/或鍺化硅。
在優(yōu)選的情況下，所述存儲節(jié)點層含有硅離子或鍺離子或上述兩者的任一組合。在優(yōu)選的情況下，所述硅離子的注入劑量為cm_2到lel8 cm_2。在優(yōu)選的情況下，所述鍺離子的注入劑量為cm_2到IelS cm_2。根據(jù)如上所述的實施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的集成電路例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài)RAM (DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件， 如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM) 或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機、數(shù)碼相機、手機等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，其特征在于，包括下列步驟a)提供半導(dǎo)體襯底；b)在所述半導(dǎo)體襯底的表面形成隧道氧化層；c)在所述隧道氧化層的表面形成存儲節(jié)點層；d)對所述存儲節(jié)點層進行離子注入；e)在所述存儲節(jié)點層的表面形成阻擋氧化層；f)在所述阻擋氧化層的表面形成柵電極；g)在所述半導(dǎo)體襯底上形成被淺溝槽隔離的源區(qū)和漏區(qū)；h)去除所述源區(qū)和所述漏區(qū)上的所述柵電極、所述阻擋氧化層、所述存儲節(jié)點層和所述隧道氧化層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述離子選自硅離子或鍺離子或上述兩者的任一組合。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述硅離子的注入劑量為cm_2到 lel8 cm20
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述鍺離子的注入劑量為cm—2到 lel8 cm20
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲節(jié)點層的厚度為4nm到40nm。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲節(jié)點層的形成方式為化學(xué)氣相沉積。
7.一種利用如權(quán)利要求1飛任一項所述的方法制成的半導(dǎo)體器件結(jié)構(gòu)，其特征在于， 包括半導(dǎo)體襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的源區(qū)和漏區(qū)；隧道氧化層，所述隧道氧化層形成在所述半導(dǎo)體襯底中的所述淺溝槽上；存儲節(jié)點層，所述存儲節(jié)點層形成在所述隧道氧化層上；阻擋氧化層，所述阻擋氧化層形成在所述存儲節(jié)點層上；柵電極，所述柵電極形成在所述阻擋氧化層上。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述存儲節(jié)點層的厚度為4nm 至Ij 40nmo
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述存儲節(jié)點層含有硅離子或鍺離子或上述兩者的任一組合。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述硅離子的注入劑量為 5el2 cnT2 至Ij lel8 cnT2。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述鍺離子的注入劑量為 5el2 cnT2 至Ij lel8 cnT2。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法。該方法通過離子注入摻雜工藝形成SONOS非易失性存儲器，根據(jù)本方法生產(chǎn)的半導(dǎo)體器件，具有很好的可靠度，較好的資料保存能力和較好的重復(fù)讀寫的忍受度。此外，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費額外的人力和物力，從而提高半導(dǎo)體器件的整體性能并簡化工藝流程。
文檔編號H01L29/792GK102569088SQ20101061516
公開日2012年7月11日 申請日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者三重野文健, 禹國賓 申請人:中芯國際集成電路制造(上海)有限公司