專(zhuān)利名稱(chēng)：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，且特別涉及一種具有相變化存儲(chǔ)器的半導(dǎo)體裝置。
背景技術(shù)：
集成電路借由工藝方法在半導(dǎo)體基底上形成一個(gè)或是多個(gè)元件。隨著工藝和材料的改進(jìn)，半導(dǎo)體元件的尺寸持續(xù)的縮小。然而，半導(dǎo)體元件尺寸的縮小會(huì)遇到許多需克服的問(wèn)題。一般來(lái)說(shuō)，使用在存儲(chǔ)裝置的相變化材料包括兩種相(或是狀態(tài))非晶質(zhì)相及結(jié)晶相。非晶質(zhì)相材料的阻值一般比結(jié)晶相材料較高。該相變化材料所呈現(xiàn)出的相可借由一刺激(例如電性刺激)加以選擇性改變。其中上述的電性刺激方法可例如為經(jīng)由一與相變化材料接觸的電極或加熱元件，施加定量的電流于該相變化材料。由于相變化存儲(chǔ)器裝置具有高的效能、持續(xù)性、以及可擴(kuò)展性，因此其是一非常具有前途的次世代非揮發(fā)性存儲(chǔ)器技術(shù)。然而，相變化存儲(chǔ)器裝置發(fā)展的阻礙之一即其加熱元件的能量流失-使得相變化存儲(chǔ)器裝置的效能降低。因此，目前業(yè)界需要一種新穎的相變化存儲(chǔ)器裝置及其制造方法，來(lái)改善熱隔絕能力及避免能量流失。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺陷，本發(fā)明的一實(shí)施例提供一種半導(dǎo)體裝置。該半導(dǎo)體裝置包含一底電極接觸形成于一基底之上；一介電層形成于該底電極接觸之上；一加熱元件形成于該介電層中，其中該加熱元件配置于二個(gè)氣隙之間，且該氣隙將該加熱元件與該介電層分隔；以及，一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。本發(fā)明的另一實(shí)施例也提供一種半導(dǎo)體裝置。該半導(dǎo)體裝置包含一基底；一底電極接觸形成于該基底之上；一氧化硅層形成于該底電極接觸之上；一氮化硅層形成于該氧化硅層之上；一加熱元件形成于該氧化硅層及該氮化硅層之中；二個(gè)氣隙配置于該氧化硅中，其中該氣隙將該加熱元件與該氧化硅層及氮化硅層分隔，且所述二個(gè)氣隙的每一個(gè)的高度大體上等于該加熱元件的高度；一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化； 以及，一傳導(dǎo)元件形成于該相變化元件之上。本發(fā)明的又一實(shí)施例提供一種半導(dǎo)體裝置的制造方法，該方法包括提供一具有一介電層形成于其上的基底；形成一加熱元件于該介電層之中；形成一氣隙用以將該加熱元件的一側(cè)與該介電層相隔；以及，形成一相變化元件于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。本發(fā)明所揭示的實(shí)施例及其他的實(shí)施例，具有一些不同的優(yōu)點(diǎn)。本發(fā)明所揭示的相變化存儲(chǔ)器裝置及其制造方法提供一種具有非晶質(zhì)背材的相變化元件，用來(lái)改善該相變化元件的隔熱性質(zhì)。此外，可有效降低用以使該有源區(qū)進(jìn)行相變化形成非晶質(zhì)態(tài)的重置電流。自從相變化存儲(chǔ)器的單元尺寸受到重置電流的限制，因此本發(fā)明所述的該相變化存儲(chǔ)器裝置非常適合作為次世代非揮發(fā)存儲(chǔ)裝置。 為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下


圖1顯示本發(fā)明一實(shí)施例所述的半導(dǎo)體裝置的結(jié)構(gòu)方框圖。
圖2顯示本發(fā)明一實(shí)施例所述的存儲(chǔ)器單元的電路圖。
圖3顯示本發(fā)明圖2所述的存儲(chǔ)器單元的工藝流程圖。
圖4A--圖4L為一系列剖面圖，用以說(shuō)明圖3所述制造該方法的各個(gè)步驟。
圖5為本發(fā)明另一實(shí)施例所述存儲(chǔ)器單元的剖面圖，該存儲(chǔ)器單元的電路圖如圖2所示。
其中，附圖標(biāo)記說(shuō)明如下
100 〃集成電路；
102 〃存儲(chǔ)單元陣列；
104 〃陣列邏輯電路；
106 -界面電路；
108 〃控制電路；
200 〃存儲(chǔ)器單元；
202 〃位線；
204 〃存儲(chǔ)器裝置；
206 〃字線；
300 〃半導(dǎo)體裝置的制造方法；
302 〃提供一具有一介電層的基底；
304 〃形成一加熱元件于該介電層；
306 〃形成一氣隙用以將該加熱元件的一側(cè)與該介電層相隔；
308 〃形成一相變化元件于該加熱元件之上；
310 〃形成一傳導(dǎo)元件于該相變化元件之上；
400 〃存儲(chǔ)器裝置；
402 〃基底；
404 -底電極接觸；
406 〃第一氧化層；
408 〃氮化層；
410 〃第二氧化層；
412 々勾槽；
414 〃灰化可移除介電層；
416 〃間隙壁；
418 -加熱層；
419 -加熱元件；
420 -、氧化層；
422 -、溝槽；
424 -、介電層；
426 -、氣隙；
427 -、相變化元件；
428 -、相變化材料層；
430 -、有源區(qū)；
432 -、上傳導(dǎo)層；
500 -、存儲(chǔ)器裝置；
502 -、基底；
504 -、底電極接觸；
506 -、氧化層；
508 -、氮化層；
518 -、加熱層；
519 -、加熱元件；
520 -、氧化硅層層；
526 -、氣隙；
527 -、相變化元件；
528 -、相變化材料層；
530 -、有源區(qū)；
532 -、上傳導(dǎo)層；以及
534 -、介電層。
具體實(shí)施例方式本發(fā)明涉及一種半導(dǎo)體裝置，且特別涉及一種在陣列或周邊區(qū)具有元件的存儲(chǔ)器裝置及其制造方式。然而，在此所提供的實(shí)施例為教示發(fā)明范圍用，本領(lǐng)域技術(shù)人員可輕易地了解本發(fā)明所揭示的技術(shù)與其它方法與系統(tǒng)，且本發(fā)明所揭示的方法與系統(tǒng)也包括一些一般結(jié)構(gòu)與/或步驟，由于這些結(jié)構(gòu)與步驟已為公知，所以只會(huì)進(jìn)行大致地描述。此外，圖示中部分重復(fù)的編號(hào)為了方便說(shuō)明，并非表示圖示中需要任何的方法或裝置的組合。另外下述會(huì)述及第一特征物形成于第二特征物之上、相鄰、鄰接、或連接的情形，這可包括第一特征物與第二特征物直接接觸的實(shí)施情況，也可包括有其他特征物生成并穿插于第一特征物與第二特征物之間，以致于第一特征物與第二特征物不直接接觸的實(shí)施情況。再者，形成一元件于一基底之上，舉例來(lái)說(shuō)可包含將元件形成于該基底上的表面之上、直接形成基底上的表面、或向下延伸至基底內(nèi)(例如溝槽)。該基底可包含一半導(dǎo)體晶片且可有一或一以上的膜層形成于該晶片之上。請(qǐng)參照?qǐng)D1，顯示本發(fā)明一實(shí)施例所述的集成電路100的結(jié)構(gòu)方框圖。該集成電路 100包含一存儲(chǔ)單元陣列102、以及陣列邏輯/界面電路104及106。該電路104包含各種邏輯電路，像是列閂/字閂、一解碼器和/或一阻尼器。該電路106包含其他邏輯電路，像是行線/位線/數(shù)位線、一解碼器、放大器、和/或一阻尼器。該集成電路100也可包含一控制電路108。該電路108包含，舉例來(lái)說(shuō)，輸入/輸出計(jì)時(shí)電路及更新控制。此外，依據(jù)各種實(shí)施例，該存儲(chǔ)單元陣列102的幾何陣列也可以加以改變。舉例來(lái)說(shuō)，該存儲(chǔ)單元陣列 102可部分或大體位于該電路104、106、及108之上。請(qǐng)參照?qǐng)D2，繪示出本發(fā)明一實(shí)施例所述的存儲(chǔ)器單元200的電路圖。該存儲(chǔ)器單元200包含一存儲(chǔ)器裝置204、至少一字線206、以及至少一位線202。該存儲(chǔ)器單元200包含半導(dǎo)體摻雜區(qū)、導(dǎo)電材料、和/或電性絕緣材料。該存儲(chǔ)器裝置204包含數(shù)個(gè)半導(dǎo)體層， 每一半導(dǎo)體層用以存儲(chǔ)至少一邏輯二進(jìn)位信號(hào)的狀態(tài)。舉例來(lái)說(shuō)，在本發(fā)明的一實(shí)施例中， 存儲(chǔ)器裝置204包括用以存儲(chǔ)對(duì)熱能反應(yīng)的邏輯二位狀態(tài)的材料層，此外，在本發(fā)明的另一實(shí)施例中，存儲(chǔ)器裝置204包括用以存儲(chǔ)對(duì)磁場(chǎng)反應(yīng)的邏輯二位狀態(tài)的材料層，在上述兩個(gè)實(shí)施例中，對(duì)熱能的反應(yīng)或?qū)Υ艌?chǎng)的反應(yīng)和材料層的例如電性特性或晶格特性等的材料特性相關(guān)，以提供存儲(chǔ)器元件的單一或是多個(gè)功能。舉例來(lái)說(shuō)，在一存儲(chǔ)器裝置204中， 字線206包括至少一導(dǎo)電內(nèi)連線，如此，字線206可提供電流以加熱存儲(chǔ)器裝置204。相類(lèi)似的，在一存儲(chǔ)器裝置204中，位線202包括至少一導(dǎo)電內(nèi)連線，以用以讀取和/或?qū)懭胄畔⒅链鎯?chǔ)器裝置204。請(qǐng)參照?qǐng)D3，顯示本發(fā)明一實(shí)施例所述存儲(chǔ)器裝置400的制造方法300的工藝流程圖。請(qǐng)參照?qǐng)D4A-圖4L，為一系列剖面圖，用以說(shuō)明以圖3所述的存儲(chǔ)器裝置400的制造方法300的各個(gè)步驟。該存儲(chǔ)器裝置400代表著圖2所示的該存儲(chǔ)器裝置204。圖4A-圖4L 所示的該存儲(chǔ)器裝置400，可包含各種半導(dǎo)體層，像是摻雜層、絕緣層、外延層、傳導(dǎo)層(包含多晶硅層)、及介電層，但為簡(jiǎn)化圖示，該存儲(chǔ)器裝置400僅以一平整的方形表示。請(qǐng)參照?qǐng)D4A，該存儲(chǔ)器裝置的制造方法300由步驟302開(kāi)始，即提供一基底402， 例如一半導(dǎo)體晶片。該基底402包含一或一以上的有源裝置，例如晶體管，形成于其內(nèi)。該基底402可包含一具硅的結(jié)晶質(zhì)結(jié)構(gòu)。在另一實(shí)施例中，該基底402可視需要包含其他元素的半導(dǎo)體，例如鍺，或是包含一半導(dǎo)體化合物，例如碳化硅、砷化鎵、砷化銦、或磷化銦。此外，該基底402可包含一絕緣層上覆硅(Silicon-on-insulator，SOI)基底、硅覆聚合物基底等。該基底402可進(jìn)一步包含一或一以上的層形成于該基底之上，例如可為摻雜層、絕緣層、外延層、導(dǎo)電層(包含多晶硅層)、介電層、和/或其他合適的半導(dǎo)體層。該存儲(chǔ)器裝置400包含一底電極接觸(BEC)404。在本發(fā)明一實(shí)施例中，該底電極接觸404可包含一插塞，該插塞經(jīng)由圖形化及蝕刻一氧化硅層以形成一溝槽、將一導(dǎo)電材料(例如鎢)填入該溝槽、以及回蝕刻所形成。該插塞可包含其他導(dǎo)電材料，例如銅、鋁、鉭、 鈦、鎳、鈷、金屬硅化物、金屬氮化物、或是多晶硅。具有插塞的底電極接觸的一例可參照?qǐng)D 5。該存儲(chǔ)器裝置的制造方法300的下一步驟304形成一加熱元件419于該底電極接觸404之上(如圖4H及圖41所示的加熱元件)。請(qǐng)參照?qǐng)D4B，一介電層(或數(shù)個(gè)介電層) 形成于該底電極接觸之上。在本發(fā)明一實(shí)施例中，一第一氧化硅(氧化)層406形成于該底電極接觸404之上，一氮化硅(氮化)層408形成于該氧化層406，以及一第二氧化硅(氧化)層410形成于該氮化層408之上。該介電層的形成方式可為化學(xué)氣相沉積法(CVD)、等離子體輔助化學(xué)氣相沉積法(PECVD)、和/或其他合適的方法。請(qǐng)參照?qǐng)D4C，該第一氧化層406、該氮化層408、以及該第二氧化層410可以進(jìn)一步被圖形化及蝕刻以形成一冠元件(crown feature)，該冠元件包含一位于該介電層內(nèi)的溝槽412并直接位于該底電極接觸404之上。上述的圖形化工藝可包含使用一掩模、一掩模工藝、和/或一微影蝕刻工藝的濕蝕刻和/或干蝕刻工藝。請(qǐng)參照?qǐng)D4D，一灰化可移除介電(ashing removable dielectric,ARD)層 414(例如一光致抗蝕劑材料)形成于該底電極接觸404及該包含氧化層410的冠元件之上，并填入該底電極接觸404之上的溝槽412。ARD層414的形成方法可包含旋轉(zhuǎn)涂布法、化學(xué)氣相沉積法(CVD)、等離子體輔助化學(xué)氣相沉積法(PECVD)、和/或其他合適的方法。該ARD層 414用來(lái)于后續(xù)步驟中形成一間隙壁416，用以后續(xù)形成一加熱層(例如一 TiN層)，如圖 4E及圖4F所示。請(qǐng)參照?qǐng)D4E，對(duì)該ARD層414進(jìn)行蝕刻，以形成間隙壁416，該間隙壁416與該溝槽412的側(cè)壁相鄰。該ARD層414的圖形化工藝可包含使用一掩模、一掩模工藝、和/或一微影蝕刻工藝的濕蝕刻和/或干蝕刻工藝。請(qǐng)參照?qǐng)D4F，一加熱層418，例如一氮化鈦層，可形成于該具有氧化硅層410及溝槽412的冠元件、間隙壁、及該底電極接觸404上。該加熱層418部分填入該冠元件，并具有一厚度約介于5nm至25nm間。該加熱層418的形成方式可為原子層沉積法(ALD)、化學(xué)氣相沉積法(CVD)、有機(jī)金屬化學(xué)氣相沉積法(MOCVD)、等離子體輔助化學(xué)氣相沉積法(PECVD)、 和/或其他合適的方法。請(qǐng)參照?qǐng)D4G，一氧化硅(氧化)層420可以沉積于該加熱層418之上以大體填入具有溝槽412的該冠元件。該氧化層420的形成方法可為化學(xué)氣相沉積法(CVD、等離子體輔助化學(xué)氣相沉積法(PECVD)、和/或其他合適的方法。請(qǐng)參照?qǐng)D4H，可以對(duì)該氧化層420、部分該加熱層418、部分該間隙壁、及該氧化層 410進(jìn)行一平坦化工藝，例如一化學(xué)機(jī)械平坦化工藝(或化學(xué)機(jī)械研磨工藝(CMP))，以形成該經(jīng)平坦化的加熱元件419。該平坦化工藝可選擇性或同時(shí)包含一回蝕刻或其他合適的工藝。請(qǐng)參照?qǐng)D41，移除該ARD間隙壁，例如一灰化工藝，余留該加熱元件419于該溝槽 422之間。在本發(fā)明一實(shí)施例中，該灰化工藝可包含一氧蝕刻。該存儲(chǔ)器裝置的制造方法300的下一步驟306形成一氣隙來(lái)將該加熱元件與該介電層隔開(kāi)。請(qǐng)參照?qǐng)D4J，一介電層4M可形成于該氮化層408、該加熱元件419、及該溝槽 422之上，以形成氣隙426于該溝槽422內(nèi)。在本發(fā)明一實(shí)施例中，該介電層424的形成方式可為高密度等離子體化學(xué)氣相沉積法(HDPCVD)，不過(guò)其他適合形成氣隙于溝槽422內(nèi)的技術(shù)也可被使用。在本發(fā)明一實(shí)施例中，每一氣隙426的高度大體上等于該加熱元件419 的高度。該介電層4M可包含氧化硅、富硅氮化硅、氮氧化硅、和/或其他合適的材料。優(yōu)選地，該氣隙將該加熱元件419與環(huán)繞介電材料(例如介電層406及408)隔開(kāi)。與環(huán)繞介電材料相比，由于該氣隙具有較差的傳導(dǎo)能力，可有效降低由該加熱元件419散失的熱或能量°請(qǐng)參照?qǐng)D4K，對(duì)該介電層似4進(jìn)行一化學(xué)機(jī)械平坦化工藝(例如化學(xué)機(jī)械研磨工藝(CMP))，直到露出該氮化層408。該平坦化工藝可選擇性或同時(shí)包含一回蝕刻或其他合適的工藝。該存儲(chǔ)器裝置的制造方法300的下一步驟308形成一相變化元件427于該加熱元件419之上。請(qǐng)參照?qǐng)D4L，一相變化材料層4 可形成于該氮化層408、具有氣隙426的介電層424、及該加熱元件419之上。該相變化材料層4 可為硫硒碲玻璃(chalcogenide)材料或是其它適合的材料，而此材料可依據(jù)導(dǎo)引的刺激(例如電流)改變其電特性(例如電阻值)。在硫硒碲玻璃(chalcogenide)材料中，其可借由導(dǎo)引的刺激改變其相，例如從非晶相轉(zhuǎn)換成相對(duì)應(yīng)的多晶相。因此，隨著導(dǎo)引刺激，該相變化元件427可表現(xiàn)出一般的存儲(chǔ)器 400的存儲(chǔ)功能(例如存儲(chǔ)二進(jìn)位狀態(tài))。在此實(shí)施例中，該相變化材料層4 優(yōu)選包含一 Ge-Sb-Te (GST)合金。此外，其他合適可作為該相變化材料層4 的材料可包含Si-Sb_Te 合金、Ga-Sb-Te 合金、As-Sb-Te 合金、Ag-In-Sb-Te 合金、Ge-In-Sb-Te 合金、Ge-Sb 合金、 Sb-Te合金、Si-Sb合金、及其組合。隨著后段(BEOL)半導(dǎo)體工藝，該相變化材料層4 大體上被配置成非晶質(zhì)的。在本發(fā)明一實(shí)施例中，該相變化材料層428的厚度約小于20nm，且其形成溫度小于200°C。該相變化材料層4 的形成方法可為物理氣相沉積法(PVD)(也稱(chēng)作濺鍍法)。該相變化材料層428的特定厚度(例如約小于20nm)及其特定的沉積溫度(例如約小于200°C )主要用來(lái)避免在沉積過(guò)程中結(jié)晶化或結(jié)晶核形成，以促進(jìn)一非晶質(zhì)背材的形成。然而，可能仍會(huì)有部分結(jié)晶核存在于該非晶質(zhì)背材中，但該結(jié)晶核的尺寸會(huì)約小于3nm。此外，當(dāng)該該相變化材料層4 的厚度減少時(shí)，界面能量會(huì)占優(yōu)勢(shì)，可使得該相變化材料層4 即使經(jīng)后段工藝后仍大體上為非晶質(zhì)的。此外，該相變化材料層4 可視需要由濺鍍方式所形成(當(dāng)該相變化材料層4 為GST時(shí))，且該相變化材料層4 可進(jìn)一步使用一離子注入工藝來(lái)進(jìn)行硅(Si)或氮(N) 的摻雜。在本發(fā)明一實(shí)施例中，該硅(Si)或氮(N)于該相變化材料層428的摻雜濃度可約介于2%至25%間。借由硅(Si)或氮(N)的摻雜可增加該相變化材料層4 的結(jié)晶溫度，因此可幫助避免該相變化材料進(jìn)一步結(jié)晶。另一方面，該硅(Si)或氮(N)可視需要借由一共濺鍍工藝或使用氮作為反應(yīng)氣體(氬氣作為惰性氣體)的反應(yīng)濺鍍工藝加入于該相變化材料層 428(例如GST)中。在本發(fā)明另一實(shí)施例中，該非晶質(zhì)背材的形成方式可為一預(yù)非晶質(zhì)化注入(PAI)工藝。該P(yáng)AI工藝可包含注入一摻雜物例如硅(Si)或鍺(Ge)于該非晶質(zhì)材料層。請(qǐng)參照?qǐng)D4L，該存儲(chǔ)器裝置的制造方法300的最后步驟310形成于一上傳導(dǎo)層 432于該相變化材料層4 之上。該上傳導(dǎo)層432可為非晶質(zhì)的，且可包含一金屬氮化物 (例如TiN或TaN)、金屬硅氮化物，或是碳。該上傳導(dǎo)層432的形成方式可為原子層沉積法 (ALD)、化學(xué)氣相沉積法(CVD)、有機(jī)金屬化學(xué)氣相沉積法(MOCVD)、等離子體輔助化學(xué)氣相沉積法(PECVD)、蒸鍍、和/或其他合適技術(shù)。該上傳導(dǎo)層432作為一非晶質(zhì)覆蓋層以降低晶種效應(yīng)以及避免由該覆蓋層對(duì)該相變化材料層4 進(jìn)行成核。此外，該非晶質(zhì)上傳導(dǎo)層 432可避免該相變化材料4 結(jié)晶化。該相變化材料層4 及該上傳導(dǎo)層432可以被進(jìn)一步圖形化以形成該存儲(chǔ)器裝置400的相變化存儲(chǔ)器單元。上述的圖形化工藝可包含使用一掩模、一掩模工藝、和/或一微影蝕刻工藝的濕蝕刻和/或干蝕刻工藝。雖然未圖示，一上電極接觸(TEC)可形成于該上傳導(dǎo)層432之上。該上電極接觸可包含銅鎢合金、金、鋁、奈米碳管、富勒烯、耐高溫金屬，和/或其他材料，其形成方式可為原子層沉積法(ALD)、化學(xué)氣相沉積法(CVD)、物理氣相沉積法(PVD)、金屬鑲嵌法、雙鑲嵌法、和/或其他合適的工藝。此外，可對(duì)該存儲(chǔ)器裝置400進(jìn)行進(jìn)一步的工藝以形成各種元件及結(jié)構(gòu)，例如互連金屬層或金屬間介電層。如上所述，該存儲(chǔ)器裝置400的相變化元件427可具有非晶質(zhì)背材。該相變化元件427可更包含一有源區(qū)430(位于該非晶質(zhì)背材內(nèi))，其可借由導(dǎo)引的刺激(例如電流) 改變其相，例如從非晶相轉(zhuǎn)換成相對(duì)應(yīng)的多晶相。當(dāng)該有源區(qū)430處于非晶質(zhì)態(tài)時(shí)，該相變化元件具有相對(duì)高的電阻值。當(dāng)該有源區(qū)430處于結(jié)晶態(tài)時(shí)，該相變化元件具有相對(duì)低的電阻值。因此，隨著導(dǎo)引刺激，該相變化元件427可表現(xiàn)出該存儲(chǔ)器裝置400的存儲(chǔ)功能 (例如存儲(chǔ)二進(jìn)位狀態(tài))。該相變化元件427的非晶質(zhì)背材具有一較低的熱傳導(dǎo)能力(與氧化硅及結(jié)晶背材相比)。因此，該非晶質(zhì)背材提供該相變化元件427 —較佳的熱隔絕能力，可有效降低用以使該有源區(qū)430進(jìn)行相變化形成非晶質(zhì)態(tài)的重置電流。若將非晶質(zhì)背材來(lái)取代結(jié)晶背材，可使該重置電流約下降3倍。值得注意的是，該設(shè)置電流(例如用來(lái)使該有源區(qū)430進(jìn)行相變化形成結(jié)晶態(tài)的電流)一般來(lái)說(shuō)小于該重置電流。請(qǐng)參照?qǐng)D5，顯示本發(fā)明另一實(shí)施例所述的存儲(chǔ)器裝置500，符合圖2所述的該存儲(chǔ)器裝置204。該存儲(chǔ)器裝置500可包含各種半導(dǎo)體層，例如摻雜層、絕緣層、外延層、傳導(dǎo)層(包含多硅層、以及介電層，但為簡(jiǎn)化圖示，該存儲(chǔ)器裝置僅以一平整的方形表示。圖5 所示的該存儲(chǔ)器裝置500，除了以下差異外，相似于圖4L所示的該存儲(chǔ)器裝置400。此外， 在圖5及圖4L中，相似的元件以相似的元件符號(hào)表示。存儲(chǔ)器裝置500包含一基底502及一底電極接觸(BEC) 504形成帶一介電層 503(例如一氧化硅層)中。該底電極接觸504可包含一插塞該插塞經(jīng)由圖形化及蝕刻一氧化硅層以形成一溝槽、將一導(dǎo)電材料(例如鎢)填入該溝槽、以及回蝕刻所形成。該插塞可包含其他導(dǎo)電材料，例如銅、鋁、鉭、鈦、鎳、鈷、金屬硅化物、金屬氮化物、或是多晶硅。一加熱元件519，包含一加熱層518及一氧化硅層520，相似于圖4L所示加熱元件 419，也可以使用形成圖4L所示加熱元件419的技術(shù)來(lái)制備。該加熱元件519形成于氣隙 526間，該氣隙存在于一介電層(包含一氧化硅層506及一氮化硅層508)內(nèi)。該相變化元件527相似于圖4L所示該相變化元件427，除了形成一介電層534于該氮化層508、氣隙526、及該加熱元件519之上。該介電層534可包含富硅氮化硅、氮氧化硅、和/或其他合適的材料。該介電層534可進(jìn)一步蝕刻或圖形化以形成一溝槽，該溝槽可位于該加熱元件 519中心之上。一相變化材料層5 可形成于該介電層534之上，以填入該溝槽。同樣地， 該存儲(chǔ)器裝置500的相變化元件527可具有非晶質(zhì)背材及一有源區(qū)530(位于該非晶質(zhì)背材內(nèi))，而此材料可依據(jù)導(dǎo)引的刺激(例如電流)而在非晶質(zhì)態(tài)及結(jié)晶態(tài)進(jìn)行相變化。一上傳導(dǎo)層532形成于該相變化材料層5 之上，此外一上電極接觸(TEC)可形成于該上傳導(dǎo)層532之上(未圖示)。因此，該半導(dǎo)體裝置包含一具有介電層的基底、一形成于該介電層內(nèi)及氣隙間的加熱元件、一形成于該加熱元件之上的相變化元件、及一形成于該相變化元件之上的傳導(dǎo)元件。該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)可在非晶質(zhì)態(tài)及結(jié)晶態(tài)間進(jìn)行相變化。在本發(fā)明某此實(shí)施例中，該相變化材料層428的材料可包含=Si-Sb-Te 合金、Ga-Sb-Te 合金、As-Sb-Te 合金、Ag-In-Sb-Te 合金、Ge-In-Sb-Te 合金、Ge-Sb 合金、 Sb-Te合金、Si-Sb合金、及其組合。在本發(fā)明其他實(shí)施例中，該相變化元件可進(jìn)一步使用一
9離子注入工藝來(lái)進(jìn)行硅(Si)或氮(N)的摻雜。本發(fā)明也提供各種不同的實(shí)施例。根據(jù)本發(fā)明一實(shí)施例，該半導(dǎo)體裝置包含一形成于一基底之上的底電極接觸、及一介電層形成于該底電極接觸之上。該半導(dǎo)體裝置更包含一加熱元件形成于該介電層內(nèi)，其中該加熱元件配置于二氣隙間，用以將該加熱元與該介電層隔開(kāi)，以及一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)可在非晶質(zhì)態(tài)及結(jié)晶態(tài)進(jìn)行相變化。根據(jù)本發(fā)明另一實(shí)施例，該半導(dǎo)體裝置包含一基底、一底電極接觸形成于該基底之上、一氧化硅層形成于該底電極接觸之上、以及一氮化硅層形成于該氧化硅層之上、以及一加熱元件形成于該氧化硅層及該氮化硅層之上。該半導(dǎo)體裝置在該氧化硅層中具有兩氣隙，該氣隙用來(lái)加該加熱元件與該氧化硅層及該氮化硅層相隔，中該兩個(gè)氣隙的每一個(gè)的高度大體上等于該加熱元件的高度。該半導(dǎo)體裝置包含一相變化元件形成于該加熱元件之上，其中該相變化元件包含一大體上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)可在非晶質(zhì)態(tài)及結(jié)晶態(tài)進(jìn)行相變化。該半導(dǎo)體裝置更包含一傳導(dǎo)元件形成于該相變化元件之上。根據(jù)本發(fā)明又一實(shí)施例，本發(fā)明提供一種形成一半導(dǎo)體裝置的方法。該方法包含提供一具有一介電層形成于其上的基底、形成一加熱元件于該介電層之中、以及形成一氣隙用以將該加熱元件的一側(cè)與該介電層相隔。該方法更包含形成一相變化元件于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。本發(fā)明所揭示的實(shí)施例及其他的實(shí)施例，具有一些不同的優(yōu)點(diǎn)。本發(fā)明所揭示的相變化存儲(chǔ)器裝置及其制造方法提供一種具有非晶質(zhì)背材的相變化元件，用來(lái)改善該相變化元件的隔熱性質(zhì)。此外，可有效降低用以使該有源區(qū)進(jìn)行相變化形成非晶質(zhì)態(tài)的重置電流。自從相變化存儲(chǔ)器的單元尺寸受到重置電流的限制，因此本發(fā)明所述的該相變化存儲(chǔ)器裝置非常適合作為次世代非揮發(fā)存儲(chǔ)裝置。雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體裝置，包含一底電極接觸形成于一基底之上； 一介電層形成于該底電極接觸之上；一加熱元件形成于該介電層中，其中該加熱元件配置于二個(gè)氣隙之間，且該氣隙將該加熱元件與該介電層分隔；以及一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該介電層由一氧化硅層及一形成該氧化硅層上的氮化硅層所組成。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述二個(gè)氣隙的每一個(gè)形成于氧化硅中。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述二個(gè)氣隙的每一個(gè)的高度大體上等于該加熱元件的高度。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該相變化元件包含一摻雜物，而該摻雜物擇自由硅、氮、及其結(jié)合所組成的族群。
6.一種半導(dǎo)體裝置，包含 一基底；一底電極接觸形成于該基底之上； 一氧化硅層形成于該底電極接觸之上； 一氮化硅層形成于該氧化硅層之上； 一加熱元件形成于該氧化硅層及該氮化硅層之中；二個(gè)氣隙配置于該氧化硅中，其中該氣隙將該加熱元件與該氧化硅層及氮化硅層分隔，且所述二個(gè)氣隙的每一個(gè)的高度大體上等于該加熱元件的高度；一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化；以及一傳導(dǎo)元件形成于該相變化元件之上。
7.一種形成半導(dǎo)體裝置的方法，包含 提供一具有一介電層形成于其上的基底； 形成一加熱元件于該介電層之中；形成一氣隙用以將該加熱元件的一側(cè)與該介電層相隔；以及形成一相變化元件于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。
8.如權(quán)利要求7所述的方法，其中形成該氣隙的步驟包含以高密度等離子體沉積法沉積一氧化硅層于一溝槽中，用以將該加熱元件與該介電層相隔。
9.如權(quán)利要求7所述的方法，其中形成該相變化元件的步驟包含 沉積一絶緣層于該加熱元件上；形成一溝槽于該絶緣層中，其中該溝槽直接位于該加熱元件上；以及沉積一相變化材料層于該絶緣層上并填入該溝槽中。
10.如權(quán)利要求7所述的方法，更包含形成二個(gè)氣隙用以將該加熱元件的兩側(cè)與該介電層分隔，其中所述二個(gè)氣隙的每一個(gè)的高度大體上等于該加熱元件的高度。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置包含一底電極接觸形成于一基底之上；一介電層形成于該底電極接觸之上；一加熱元件形成于該介電層中，其中該加熱元件配置于二個(gè)氣隙之間，且該氣隙將該加熱元件與該介電層分隔；以及，一相變化元件形成于該加熱元件之上，其中該相變化元件包含一實(shí)質(zhì)上非晶質(zhì)背材及一有源區(qū)，該有源區(qū)能在非晶質(zhì)及結(jié)晶相間進(jìn)行相變化。本發(fā)明能夠改善該相變化元件的隔熱性質(zhì)。此外，可有效降低用以使該有源區(qū)進(jìn)行相變化形成非晶質(zhì)態(tài)的重置電流。
文檔編號(hào)H01L27/24GK102237390SQ20101025074
公開(kāi)日2011年11月9日 申請(qǐng)日期2010年8月10日 優(yōu)先權(quán)日2010年4月29日
發(fā)明者劉世昌, 沈明輝, 蔡嘉雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司