專利名稱：半導體器件及其制作方法
技術領域：
本發(fā)明涉及半導體制造工藝，特別涉及半導體器件及其制作方法。
背景技術：
通常，用于存儲數(shù)據(jù)的半導體存儲器分為易失性存儲器和非易失性存儲器，易失性存儲器易于在電源中斷時丟失數(shù)據(jù)，而非易失性存儲器即使在電源中斷時仍可保存數(shù)據(jù)。因此，非易失性半導體存儲器已廣泛地應用于移動通信系統(tǒng)、存儲卡等?，F(xiàn)有技術中， 已經(jīng)開發(fā)并大量生產(chǎn)浮柵和控制柵堆疊的堆疊柵式存儲器。浮柵用于給電荷編程，而控制柵則用于控制浮柵。近年來，提出多種非易失性存儲器，例如EEPROM等，其中一種為具有硅-氧化物-氮化物-氧化物-硅(S0N0Q結構的非易失性存儲器，即SONOS存儲器單元?，F(xiàn)有技術中SONOS存儲器單元的示意性橫截面如圖IA所示。提供半導體襯底101，半導體襯底101 上形成有第一氧化物層102、氮化物層103和第二氧化物104形成的ONO結構，和柵極105。 半導體襯底101內(nèi)具有源/漏極106A和106B。但是，這種SONOS器件結構的SONOS堆疊柵結構(ONOS)厚度較大，難以應用于32 納米及其以下的節(jié)點技術當中。有一種方法是減小SONOS結構中的氧化物層的厚度以降低堆疊柵結構的厚度。但是又有研究發(fā)現(xiàn)較薄的氧化物層會使得SONOS存儲單元的電荷維持性質變得很差，主要原因在于電子會隧穿通過第一氧化物層，即便是在低電壓情形下也是如此。而且堆疊柵的厚度較大，要實施特定擦除速度的電場就需要較大的電場以達到足夠的空穴流密度。此外，電場越大，由柵極注入的電子就越多，并會使得SONOS器件的擦除飽和電壓變高。另外，氮化物層不僅較難生長，而且氮化物層與氧化物層的勢壘較小，電荷容易從氮化物中跑出來，這樣容易造成數(shù)據(jù)的丟失?，F(xiàn)有技術中還提出了一種名為“相變存儲器(PCM) ”的非易失性存儲器。如圖IB 所示，為相變存儲器的橫截面示意圖。傳統(tǒng)的相變存儲器包括底部導電層110、頂部導電層 111、在底部導電層110和頂部導電層111之間插入的相變材料層112、及/或電連接到底部導電層110和相變材料層112的接觸單元113?？捎媒^緣層114包圍底部導電層110和接觸單元113的側面。接觸單元113的接觸表面可電耦合連接到相變材料層112。晶體管 115可電連接到底部導電層110，并可通過晶體管115提供電流給底部導電層110、頂部導電層111以及相變材料層112。提供給頂部導電層111的電流可流經(jīng)相變材料層112、接觸單元113、底部導電層110和晶體管115。但是，這種相變存儲器現(xiàn)階段還只是在實驗過程中，未進行大量生產(chǎn)。而且，由于與現(xiàn)有的非易失性存儲器的結構和工藝相差較大，不能兼容于現(xiàn)有的生產(chǎn)線中，如需大批量制作相變存儲器，則需重新建立生產(chǎn)線，這就需要投入大量地資金，成本較大。因此，需要一種新的非易失性半導體器件及其制作方法，使其不僅具有較低的工作電壓，而且能夠兼容于現(xiàn)有的生產(chǎn)線中。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。本發(fā)明提供了一種半導體器件，包括襯底；在所述襯底上形成的第一氧化物層； 在所述第一氧化物層上形成的單晶硅層；在所述單晶硅層上形成的第二氧化物層；在所述第二氧化物層上形成的柵極。優(yōu)選地，所述單晶硅層是由非晶硅層進行退火工藝形成的。 優(yōu)選地，形成所述非晶硅層是包括SiH4的源氣體在150 250攝氏度下進行制備。優(yōu)選地，形成所述非晶硅層的方式是等離子體增強化學氣相沉積法。優(yōu)選地，所述退火工藝是快速熱退火工藝或尖峰退火工藝。優(yōu)選地，所述退火工藝中采用的氣體是Ar、He或N2。優(yōu)選地，所述退火工藝在900 1300攝氏度下退火10 180秒。優(yōu)選地，所述第一氧化物層和所述第二氧化物層的材料是氧化硅或二氧化硅。優(yōu)選地，形成所述第一氧化物層的方法是爐管氧化法。優(yōu)選地，所述第一氧化物層的厚度為30 100埃。優(yōu)選地，所述單晶硅層的厚度為30 100埃。優(yōu)選地，所述第二氧化物層采用包括SiH2Cl2與N2O的混合氣體或者是SiH4與N2O 的混合氣體，在750 800攝氏度下進行制備。優(yōu)選地，所述第二氧化物層的方法是高溫氧化法。優(yōu)選地，所述第二氧化物層的厚度是50 300埃。本發(fā)明還提供了一種制作半導體器件的方法，包括(a)提供襯底；(b)在所述襯底上形成第一氧化物層；(c)在所述第一氧化物層上形成單晶硅層；(d)在所述單晶硅層上形成第二氧化物層；(e)在所述第二氧化物層上形成柵極。優(yōu)選地，所述步驟(C)依次包括(C1)在所述第一氧化物層上形成非晶硅層；(C2) 對所述單非晶硅層進行退火工藝以形成單晶硅層。優(yōu)選地，以包括SiH4的源氣體在150 250攝氏度下制備所述非晶硅層。優(yōu)選地，形成所述非晶硅層的方式是等離子體增強化學氣相沉積法。優(yōu)選地，所述退火工藝是快速熱退火工藝或尖峰退火工藝。優(yōu)選地，所述退火工藝中采用的氣體是Ar、He或N2。優(yōu)選地，所述退火工藝在900 1300攝氏度下退火10 180秒。優(yōu)選地，所述第一氧化物層和所述第二氧化物層的材料是氧化硅或二氧化硅。優(yōu)選地，形成所述第一氧化物層的方法是爐管氧化法。優(yōu)選地，所述第一氧化物層的厚度為30 100埃。優(yōu)選地，所述單晶硅層的厚度為30 100埃。優(yōu)選地，所述第二氧化物層采用包括SiH2Cl2與N2O的混合氣體或者是SiH4與N2O 的混合氣體，在750 800攝氏度下進行制備。優(yōu)選地，所述第二氧化物層的方法是高溫氧化法。優(yōu)選地，所述第二氧化物層的厚度是50 300埃。
采用本發(fā)明的方法來制作SOSOS半導體器件，能夠使堆疊柵結構的厚度較小，可以應用于32及其以下節(jié)點的技術當中。堆疊柵厚度較小的主要原因在于單晶硅層的厚度較小，僅為30 100埃。堆疊柵的厚度下降，能夠使具有SOSOS半導體器件的存儲器的工作電壓下降，一般能夠下降25% 35%左右，這大大節(jié)省了功耗，提高了產(chǎn)品的整體性能高。 而且，采用缺陷很少的單晶硅層作為電荷俘獲層，具有較好地電荷維持性，避免由于電荷逃離電荷俘獲層而造成數(shù)據(jù)的丟失。相對于傳統(tǒng)工藝中的SONOS結構而言，僅改變中間的“N” 結構為“S”結構，其它層的工藝與傳統(tǒng)工藝一致，由此可知，其生產(chǎn)線能夠與SONOS的生產(chǎn)線兼容，這樣就避免了由于重新建立生產(chǎn)線而需投入的大量成本。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA是傳統(tǒng)的SONOS半導體器件的剖面結構示意圖；圖IB是傳統(tǒng)的PCM半導體器件的剖面結構示意圖；圖2A至2E是根據(jù)本發(fā)明一個實施例的制作SOSOS半導體器件的示意圖；圖3是根據(jù)本發(fā)明的實施例制作SOSOS半導體器件的工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何來制作半導體器件的。顯然，本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明，本發(fā)明的優(yōu)點和特征將更清楚。需要說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用以方便、清晰地輔助說明本發(fā)明實施例的目的。應該明白，當稱如層、區(qū)域或襯底這樣的元件在另一個元件“上”時，它可以直接在其它元件上或者可以存在居間元件。相反， 當稱一個元件“直接在”另一元件上時，不存在居間元件。圖2A至2E是根據(jù)本發(fā)明一個實施例的制作SOSOS (硅化物-氧化物-單晶硅-氧化物-硅化物)半導體器件的示意圖。如圖2A所示，提供襯底201，襯底201的材料可包括本領域常用的任何半導體材料，例如，此半導體材料包括但不限于Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs, InP,以及其它III-V或II-VI族化合物半導體。半導體襯底還可以包括有機半導體或者如Si/SiGe、 絕緣體上硅(SOI)、或者絕緣體上SiGe (SGOI)的分層半導體。在襯底201上形成第一氧化物材料層202。第一氧化物材料層202的材料可以是氧化物，例如氧化硅或二氧化硅，形成方式可以采用爐管氧化法。第一氧化物材料層202厚度選為20 100埃，優(yōu)選為50 60埃。接下來進行形成單晶硅材料層204的工藝步驟，形成單晶硅的方法有很多種，例如可以采用直流脈沖磁控濺射制備單晶硅材料層，采用的靶材為99 %的高純硅塊體，濺射時功率密度為1 lOW/cm2，靶材和基底的距離為50 200納米，溫度為100 160攝氏度。本實施例中采用先形成非晶硅再退火形成單晶硅的方法，不僅工藝簡單，而且采用這種方法來形成非晶硅的速度較慢，這樣就容易形成厚度較小的非晶硅層，從而容易形成厚度較小的單晶硅層。如圖2B所示，在第一氧化物材料層202上形成非晶硅材料層203，厚度為30 100 埃。制備非晶硅材料層203的方法有很多種，例如磁控濺射法、CVD法等。本實施例中優(yōu)選采用包括SiH4氣體的源氣體進行制備，形成方式為PECVD (等離子體增強化學氣相沉積) 法，在150 250攝氏度下沉積形成非晶硅材料層203。如圖2C所示，進行退火工藝，使非晶硅材料層203轉化成單晶硅材料層204。退火工藝可以是快速熱退火、尖峰退火等工藝，所采用的氣體可以是惰性氣體，如Ar、He等，還可以是隊等氣體，在900 1300攝氏度下進行退火，退火時間為10 180秒。單晶硅材料層204為電荷俘獲層，其俘獲穿透第一氧化物材料層202的電子或空穴。至此，形成單晶硅材料層204的工藝步驟完成。如圖2D所示，在單晶硅材料層204的表面形成第二氧化物材料層205，厚度為 50 300埃。形成方式可以是采用包括SiH2Cl2與N2O的混合氣體或者是SiH4與N2O的混合氣體，在750 800攝氏度下進行高溫氧化工藝。第二氧化物材料層205用來在寫入或擦除操作器件，防止任何逃離單晶硅材料層204的電子或空穴到達接下來要形成的柵極材料層206。在第二氧化物材料層205上形成柵極材料層206，形成方式可以是CVD或PVD法， 厚度可以是200 1000埃左右，材料可以采用高功函數(shù)的材料或者高功函數(shù)的材料搭配多晶硅，高功函數(shù)的材料可以是鉭、鈦、鉬、氮化鉭或氮化鈦等。本實施例中，柵極材料層206 選用摻雜多晶硅。如圖2E所示，采用掩模板(未示出)，依次刻蝕柵極材料層206、第二氧化材料層 205、單晶硅材料層204、第一氧化物材料層202，分別形成具有圖案的柵極206’、第二氧化物層205’、單晶硅層204’、第一氧化物層202’，即堆疊柵221結構。接著，在堆疊柵221的側壁上以常規(guī)工藝形成側墻207A和207B，然后以柵極206，、側墻207A和207B為掩膜，采用離子注入方式形成源/漏極208A和208B。當施加適當?shù)仉妷褐翓艠O206，時，通過第一氧化物層202’的電子被俘獲在單晶硅層204’中。當電子俘獲在單晶硅層204’中時，存儲數(shù)據(jù)“ 1” ；當電子沒有俘獲在單晶硅層204 ’中時，存儲數(shù)據(jù)“ 0 ”。至此，完成整個SOSOS半導體器件的制作。采用本實施例的方法來制作SOSOS半導體器件，能夠使堆疊柵結構的厚度較小， 可以應用于32及其以下節(jié)點的技術當中。堆疊柵厚度較小的主要原因在于單晶硅層的厚度較小，僅為30 100埃。堆疊柵的厚度下降，能夠使具有SOSOS半導體器件的存儲器的工作電壓下降，一般能夠下降25% 35%左右，這大大節(jié)省了功耗，提高了產(chǎn)品的整體性能高。而且，采用缺陷很少的單晶硅層作為電荷俘獲層，具有較好地電荷維持性，避免由于電荷逃離電荷俘獲層而造成數(shù)據(jù)的丟失。相對于傳統(tǒng)工藝中的SONOS結構而言，僅改變中間的“N”結構為“S”結構，其它層的工藝與傳統(tǒng)工藝一致，由此可知，其生產(chǎn)線能夠與SONOS的生產(chǎn)線兼容，這樣就避免了由于重新建立生產(chǎn)線而需投入的大量成本。如圖3所示，為根據(jù)本實施例的制作SOSOS半導體器件的工藝流程圖。在步驟301 中，提供襯底。在步驟302中，在襯底上形成第一氧化物材料層。在步驟303中，在第一氧化物材料層上形成非晶硅材料層。在步驟304中，對非晶硅材料層進行退火工藝，使非晶硅材料層變?yōu)閱尉Ч璨牧蠈印Ｔ诓襟E305中，在單晶硅材料層上形成第二氧化物材料層。在步驟306中，在第二氧化物材料層上形成柵極材料層。在步驟307中，采用掩膜板依次刻蝕柵極材料層、第二氧化物材料層、單晶硅材料層和第一氧化物材料層，分別形成柵極、第二氧化物層、單晶硅層和第一氧化物層。在步驟308中，在襯底中形成源/漏極。根據(jù)如上所述的實施例制造的SOSOS半導體器件可應用于多種集成電路(IC) 中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式動態(tài)隨機存取存儲器)、射頻器件或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機、 數(shù)碼相機、手機等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
權利要求
1.一種半導體器件，包括 襯底；在所述襯底上形成的第一氧化物層； 在所述第一氧化物層上形成的單晶硅層； 在所述單晶硅層上形成的第二氧化物層； 在所述第二氧化物層上形成的柵極。
2.如權利要求1所述的器件結構，其特征在于，所述單晶硅層是由非晶硅層進行退火工藝形成的。
3.如權利要求2所述的器件結構，其特征在于，形成所述非晶硅層是包括SiH4的源氣體在150 250攝氏度下進行制備。
4.如權利要求3所述的器件結構，其特征在于，形成所述非晶硅層的方式是等離子體增強化學氣相沉積法。
5.如權利要求2所述的器件結構，其特征在于，所述退火工藝是快速熱退火工藝或尖峰退火工藝。
6.如權利要求2或5所述的器件結構，其特征在于，所述退火工藝中采用的氣體是Ar、He 或 N2。
7.如權利要求2或5所述的器件結構，其特征在于，所述退火工藝在900 1300攝氏度下退火10 180秒。
8.如權利要求1所述的器件結構，其特征在于，所述第一氧化物層和所述第二氧化物層的材料是氧化硅或二氧化硅。
9.如權利要求8所述的器件結構，其特征在于，形成所述第一氧化物層的方法是爐管氧化法。
10.如權利要求7或8所述的器件結構，其特征在于，所述第一氧化物層的厚度為30 100 埃。
11.如權利要求1所述的器件結構，其特征在于，所述單晶硅層的厚度為30 100埃。
12.如權利要求1或8所述的器件結構，其特征在于，所述第二氧化物層采用包括 SiH2Cl2與N2O的混合氣體或者是SiH4與N2O的混合氣體，在750 800攝氏度下進行制備。
13.如權利要求1或8所述的器件結構，其特征在于，所述第二氧化物層的方法是高溫氧化法。
14.如權利要求1或8所述的器件結構，其特征在于，所述第二氧化物層的厚度是50 300 埃。
15.一種制作半導體器件的方法，包括(a)提供襯底；(b)在所述襯底上形成第一氧化物層；(c)在所述第一氧化物層上形成單晶硅層；(d)在所述單晶硅層上形成第二氧化物層；(e)在所述第二氧化物層上形成柵極。
16.如權利要求15所述的器件結構，其特征在于，所述步驟(c)依次包括 (C1)在所述第一氧化物層上形成非晶硅層；(C2)對所述單非晶硅層進行退火工藝以形成單晶硅層。
17.如權利要求16所述的器件結構，其特征在于，以包括SiH4的源氣體在150 250 攝氏度下制備所述非晶硅層。
18.如權利要求17所述的器件結構，其特征在于，形成所述非晶硅層的方式是等離子體增強化學氣相沉積法。
19.如權利要求16所述的器件結構，其特征在于，所述退火工藝是快速熱退火工藝或尖峰退火工藝。
20.如權利要求16或19所述的器件結構，其特征在于，所述退火工藝中采用的氣體是 Ar、He 或 N20
21.如權利要求16或19所述的器件結構，其特征在于，所述退火工藝在900 1300攝氏度下退火10 180秒。
22.如權利要求15所述的器件結構，其特征在于，所述第一氧化物層和所述第二氧化物層的材料是氧化硅或二氧化硅。
23.如權利要求22所述的器件結構，其特征在于，形成所述第一氧化物層的方法是爐管氧化法。
24.如權利要求21或22所述的器件結構，其特征在于，所述第一氧化物層的厚度為 30 100埃。
25.如權利要求21或22所述的器件結構，其特征在于，所述單晶硅層的厚度為30 100 埃。
26.如權利要求15或22所述的器件結構，其特征在于，所述第二氧化物層采用包括 SiH2Cl2與N2O的混合氣體或者是SiH4與N2O的混合氣體，在750 800攝氏度下進行制備。
27.如權利要求15或22所述的器件結構，其特征在于，所述第二氧化物層的方法是高溫氧化法。
28.如權利要求15或22所述的器件結構，其特征在于，所述第二氧化物層的厚度是 50 300埃。
29.一種包含如權利要求1 14中任一項所述的半導體器件的集成電路，其中所述集成電路選自隨機存取存儲器、動態(tài)隨機存取存儲器、同步隨機存取存儲器、靜態(tài)隨機存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機存取存儲器和射頻器件。
30.一種包含如權利要求1 14中任一項所述的半導體器件的電子設備，其中所述電子設備選自個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機和數(shù)碼相機。
全文摘要
本發(fā)明提供了一種半導體器件，包括襯底；在所述襯底上形成的第一氧化物層；在所述第一氧化物層上形成的單晶硅層；在所述單晶硅層上形成的第二氧化物層；在所述第二氧化物層上形成的柵極。本發(fā)明還提供了一種制作半導體器件的方法，包括提供襯底；在所述襯底上形成第一氧化物層；在所述第一氧化物層上形成單晶硅層；在所述單晶硅層上形成第二氧化物層；在所述第二氧化物層上形成柵極。根據(jù)本發(fā)明制作的半導體器件，不僅具有較低的工作電壓，而且能夠兼容于現(xiàn)有的生產(chǎn)線中。
文檔編號H01L21/285GK102280451SQ20101020380
公開日2011年12月14日 申請日期2010年6月13日 優(yōu)先權日2010年6月13日
發(fā)明者朱虹, 沈憶華 申請人:中芯國際集成電路制造(上海)有限公司