專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
技術(shù)領(lǐng)域涉及半導(dǎo)體存儲器件。并且，技術(shù)領(lǐng)域涉及其上安裝有半導(dǎo)體存儲器件 的半導(dǎo)體器件。
背景技術(shù)：
近年來，半導(dǎo)體存儲器件已用于多種電子器件。半導(dǎo)體存儲器件分類成當(dāng)斷電時 丟失所存儲的數(shù)據(jù)的易失性存儲器和當(dāng)斷電時保留所存儲的數(shù)據(jù)的非易失性存儲器。取決 于數(shù)據(jù)的類型和用途，這些存儲器分開使用。在這些存儲器當(dāng)中，從安全的觀點來看，作為一種非易失性存儲器，每一個含有多 個只可寫入一次的存儲單元的存儲器是優(yōu)選的，因為不易于進行數(shù)據(jù)篡改。注意，該存儲器 被稱為一次性可編程存儲器(下文稱為OTP存儲器)等。作為一種OTP存儲器，人們已經(jīng)提出了使用金屬形成一個電極，并且通過使非晶 硅與金屬反應(yīng)成為硅化物使反熔絲導(dǎo)通的反熔絲存儲器(例如，參見參考文獻1)。另外，人們已經(jīng)提出了與OTP存儲元件并聯(lián)地設(shè)置寫入時補償電力的電容器(下 文稱為輔助電容器)的電路(例如，參見參考文獻2)。特別地，在寫入時發(fā)生硅化反應(yīng)的 OTP存儲器中，通過設(shè)置輔助電容器可以實現(xiàn)高成品率。[參考文獻]參考文獻1 日本已公布專利申請第07_297四3號；參考文獻2 日本已公布專利申請第02-023653號。

發(fā)明內(nèi)容
然而，在將輔助電容器設(shè)置在存儲單元中的情況下，存儲單元的面積增大了。鑒于上述問題，本發(fā)明的目的是實現(xiàn)不會使存儲單元的面積增大地增大存儲單元 中的單位面積電容值的半導(dǎo)體存儲器件。本發(fā)明的一個實施例是形成使用多條布線以及插在其間的層間絕緣膜形成的輔 助電容器的半導(dǎo)體存儲器件。通過使用所述輔助電容器和使用布線和柵極絕緣膜形成的電 容器兩者，可以增大存儲單元中的單位面積電容值。也就是說，可以不會使存儲單元的面積 增大地設(shè)置所述輔助電容器。按照所述半導(dǎo)體存儲器件的一個實施例，設(shè)置了每一個包括晶體管、存儲元件、第 一電容器和第二電容器的多個存儲單元。所述晶體管包括第一半導(dǎo)體膜、在所述第一半導(dǎo) 體膜上形成的第一絕緣膜、在所述第一絕緣膜上形成的第一電極、和與所述第一半導(dǎo)體膜 接觸地形成的第二電極。所述存儲元件包括第一電極、在所述第一電極上形成的第二半導(dǎo) 體膜、和在所述第二半導(dǎo)體膜上形成的第二電極。所述第一電容器包括所述第一半導(dǎo)體膜、 所述第一絕緣膜和所述第一電極。所述第二電容器包括所述第一電極、在所述第一電極上 形成的第二絕緣膜、和在所述第二絕緣膜上形成的第二電極。所述存儲元件與所述第一電 容器和所述第二電容器并聯(lián)。所述第二電容器是在所述第一電容器上形成的。
按照所述半導(dǎo)體存儲器件的一個實施例，設(shè)置了每一個包括晶體管、存儲元件、第 一電容器和第二電容器的多個存儲單元。所述晶體管包括第一半導(dǎo)體膜、在所述第一半導(dǎo) 體膜上形成的第一絕緣膜、在所述第一絕緣膜上形成的第一電極、和與所述第一半導(dǎo)體膜 接觸地形成的第二電極。所述存儲元件包括所述第一電極、在所述第一電極上形成的第二 半導(dǎo)體膜、和在所述第二半導(dǎo)體膜上形成的第二電極。所述第一電容器包括所述第一半導(dǎo) 體膜、所述第一絕緣膜和所述第一電極。所述第二電容器包括所述第二電極、在所述第二電 極上形成的第二絕緣膜、和在所述第二絕緣膜上形成的第三電極。所述存儲元件與所述第 一電容器和所述第二電容器并聯(lián)連接。所述第二電容器是在所述第一電容器上形成的。另外，包括在所述存儲元件中的所述第二半導(dǎo)體膜是使用可以引起與所述第一電 極的硅化反應(yīng)的半導(dǎo)體形成的。因此，在半導(dǎo)體存儲器件中，可以不會使存儲單元的面積增大地增大存儲單元中 的單位面積電容值。


在附圖中圖1是例示半導(dǎo)體存儲器件的結(jié)構(gòu)例子的剖面圖；圖2是例示半導(dǎo)體存儲器件的結(jié)構(gòu)例子的剖面圖；圖3是例示半導(dǎo)體存儲器件的結(jié)構(gòu)例子的剖面圖；圖4A是例示半導(dǎo)體存儲器件的結(jié)構(gòu)例子的頂視圖，而圖4B和4C是例示半導(dǎo)體存 儲器件的結(jié)構(gòu)例子的剖面圖；圖5A是例示電容器的結(jié)構(gòu)例子的頂視圖，而圖5B和5C是例示電容器的結(jié)構(gòu)例子 的剖面圖；圖6是存儲電路的模塊的框圖；圖7是例示半導(dǎo)體器件的結(jié)構(gòu)的框圖；圖8A是例示半導(dǎo)體器件的結(jié)構(gòu)的示意圖，而圖8B是例示半導(dǎo)體器件的結(jié)構(gòu)的剖 面圖；圖9A是例示半導(dǎo)體器件的結(jié)構(gòu)的示意圖，而圖9B是例示半導(dǎo)體器件的結(jié)構(gòu)的剖 面圖；圖IOA和圖IOB是例示制造半導(dǎo)體器件的方法的圖，而圖IOC是例示半導(dǎo)體器件 的使用例子的圖；圖IlA和圖IlC是例示半導(dǎo)體器件的結(jié)構(gòu)的示意圖，而圖IlB是例示半導(dǎo)體器件 的結(jié)構(gòu)的剖面圖；圖12A到圖12F是例示半導(dǎo)體器件的使用例子的圖；圖13A和圖13B是將半導(dǎo)體存儲器件與傳統(tǒng)半導(dǎo)體存儲器件相比較的圖；圖14是例示DC-DC轉(zhuǎn)換器的例子的電路圖；圖15A到圖15E是例示制造半導(dǎo)體器件的方法的剖面圖；圖16A到圖16E是例示制造半導(dǎo)體器件的方法的剖面圖；圖17A到圖17E是例示制造半導(dǎo)體器件的方法的剖面圖；圖18A到圖18D是例示制造半導(dǎo)體器件的方法的剖面圖；以及
圖19A到圖19D是例示制造半導(dǎo)體器件的方法的剖面圖。
具體實施例方式在下文中，將參照附圖描述所公開發(fā)明的實施例。注意，所公開發(fā)明不局限于如下 描述。本領(lǐng)域的普通技術(shù)人員容易懂得，可以不偏離所公開發(fā)明的精神和范圍地以各種方 式改變所公開的發(fā)明的模式和細節(jié)。因此，所公開的發(fā)明不應(yīng)該被解釋為局限于對實施例 的如下描述。(第1實施例)在本實施例中，描述半導(dǎo)體存儲器件的結(jié)構(gòu)例子。半導(dǎo)體存儲器件的結(jié)構(gòu)將參考圖1來描述。這里，圖1是應(yīng)用了本發(fā)明的一個實 施例的存儲單元的剖面圖。如圖1所示，存儲單元100包括選擇晶體管101、第一輔助電容 器102、第二輔助電容器103和存儲元件104。選擇晶體管101包括電極105到107。電極106用作選擇晶體管101的柵電極。 電極105和電極107中的一個用作選擇晶體管101的源電極和漏電極中的一個。電極105 和電極107中的另一個用作晶體管101的源電極和漏電極中的另一個。第一輔助電容器102具有將絕緣膜114插在電極109與包括雜質(zhì)的半導(dǎo)體膜108 之間的結(jié)構(gòu)。另外，半導(dǎo)體膜108與電極107電連接。另一方面，電極109與電極110電連 接。這里，第一輔助電容器102起MOS (金屬氧化物半導(dǎo)體)電容器的作用。注意，由 于電極109在陰極側(cè)，所以加入雜質(zhì)的半導(dǎo)體膜108的極性優(yōu)選是ρ型。在電極109上形成絕緣膜116。另外，在選擇晶體管101和電極107上形成絕緣膜 113。第二輔助電容器103具有將絕緣膜113插在電極107與電極111之間的結(jié)構(gòu)。另 外，電極111與電極110電連接。在絕緣膜113上形成絕緣膜115。存儲元件104包括電極107和109以及插在電極107和109之間的半導(dǎo)體膜112。通常，存儲單元100排列成矩陣。電極105與位線電連接。電極106與字線電連 接。電極Iio與陰極電連接。也就是說，在電極107與電極110之間，第一輔助電容器102 和第二輔助電容器103與存儲元件104并聯(lián)連接。注意，電極106和109是使用第一布線層形成的。另外，電極105，107和110是使 用第二布線層形成的。電極111是使用第三布線層形成的。接著，描述半導(dǎo)體存儲器件的操作。包括在存儲元件104中的半導(dǎo)體膜112在初始狀態(tài)下具有高阻值。半導(dǎo)體膜112 的阻值是100ΜΩ (兆歐)或更大，優(yōu)選的是，IGQ (吉歐)或更大。當(dāng)將高電壓施加于電極105和106時，選擇晶體管101被接通，使得電極107被設(shè) 置成高壓，并且與電極107電連接的半導(dǎo)體膜108也被設(shè)置成高電壓。另一方面，由于電極110與陰極電連接，所以電極110的電壓是接地電位，并且與 電極Iio電連接的電極109和111也被設(shè)置成接地電位。因此，在存儲元件104中，在電極107與電極109之間形成高電壓電位。另外，在第一輔助電容器102和第二輔助電容器103的每一個中的電極之間形成高電壓電位。當(dāng)將高電壓電位施加于電極107與電極109之間時，半導(dǎo)體膜112引起與電極109 的硅化反應(yīng)，使得半導(dǎo)體膜112的阻值急劇減小，并且電極107和電極109通過半導(dǎo)體膜 112被短路。在這種情況下，第一輔助電容器102和第二輔助電容器103供應(yīng)電荷，以便促 進半導(dǎo)體膜112中的硅化物形成。由于以這種方式被形成為硅化物的半導(dǎo)體膜112的阻值是IOkQ (千歐)或更小， 優(yōu)選的是，IkQ或更小，所以短路前后的阻值變化是IO4數(shù)量級或更大，優(yōu)選的是，IO6數(shù)量 級或更大。這樣，半導(dǎo)體膜112通過硅化反應(yīng)從高阻絕緣特性變成具有低阻導(dǎo)電特性。由 于半導(dǎo)體膜112在硅化反應(yīng)之后具有導(dǎo)電性，所以有電流在電極107與電極109之間流動， 也就是說，已將數(shù)據(jù)寫入存儲元件104中。作為絕緣膜113和114，優(yōu)選使用氮化硅(Si3N4)膜等。其理由如下氮化硅(Si3N4) 膜不容易被氧化，因此它是極好的保護膜；氮化硅(Si3N4)膜具有6. 8的比較高的相對介電 常數(shù)，使得在形成電容器的情況下，增大了單位面積電容值。并且，絕緣膜113和114中的每一個的厚度優(yōu)選大于等于IOnm (納米)且小于等 于lOOnm。因此，在形成第二輔助電容器103的區(qū)域的下部中，優(yōu)選不設(shè)置像接觸孔那樣可 能是引起不平坦的因素的物品。絕緣膜116和電極107優(yōu)選在第一輔助電容器102中所包 括的平坦電極109上形成，并且絕緣膜116和電極107上的部分是形成第二輔助電容器103 的區(qū)域。絕緣膜115的厚度大于絕緣膜113的厚度，優(yōu)選是近似1 μ m (微米)。通過形成絕 緣膜115來覆蓋絕緣膜113，可以防止由絕緣膜113的破裂引起的短路。特別地，這種有利 效果在絕緣膜113中形成凸塊的部分中是明顯的。如上所述，通過將第二輔助電容器103設(shè)置在第一輔助電容器102上，可以增大存 儲單元100的單位面積電容值。(第2實施例)在本實施例中，將描述不同于第1實施例的半導(dǎo)體存儲器件的結(jié)構(gòu)例子。參考圖2描述該半導(dǎo)體存儲器件的結(jié)構(gòu)。這里，圖2是應(yīng)用了本發(fā)明的一個實施 例的存儲單元的剖面圖。存儲單元200是通過將布線疊置在例示在第1實施例中的存儲單元100上獲得的 存儲單元。這里，除了例示在第1實施例中的選擇晶體管101、第一輔助電容器102、第二輔 助電容器103和存儲元件104之外，存儲單元200還包括第三輔助電容器201。第三輔助電容器201具有將絕緣膜206插在電極204與電極205之間的結(jié)構(gòu)。這 里，電極205通過電極202與電極107電連接，而電極204通過電極203和電極111而與電 極110電連接。也就是說，在電極107與電極110之間，第一輔助電容器102、第二輔助電容 器103和第三輔助電容器201與存儲元件104并聯(lián)連接。由于除了添加第三輔助電容器201之外，該半導(dǎo)體存儲器件的操作與第1實施例 的半導(dǎo)體存儲器件的操作類似，所以省略其詳細描述。另外，盡管在圖中只添加了第三輔助 電容器201，但該結(jié)構(gòu)不局限于此。可以疊置盡可能多的布線，并且可以添加三個或更多個 輔助電容器。注意，作為絕緣膜206，優(yōu)選以與絕緣膜113相似的方式使用氮化硅(Si3N4)膜等。另外，絕緣膜206的厚度優(yōu)選大于等于IOnm且小于等于lOOnm。另外，為了防止由在第三輔 助電容器201下面形成的凸塊引起的損壞，優(yōu)選將具有足夠大厚度和可以被平坦化的膜用 作絕緣膜207。例如，使用聚酰亞胺形成厚度為IOOOnm或更大的絕緣膜207。如上所述，通過將多個輔助電容器設(shè)置在第一輔助電容器102上，可以增大存儲 單元200的單位面積電容值。(第3實施例)在本實施例中，描述不同于第1實施例和第2實施例的半導(dǎo)體存儲器件的結(jié)構(gòu)例子。該半導(dǎo)體存儲器件的結(jié)構(gòu)將參考圖3加以描述。這里，圖3是應(yīng)用了本發(fā)明的一 個實施例的存儲單元的剖面圖。存儲單元250是通過從例示在第1實施例中的存儲單元100中去除部分布線和部 分層間膜獲得的存儲單元。這里，存儲單元250包括選擇晶體管101、第一輔助電容器102、 第二輔助電容器251和存儲元件104。第二輔助電容器251具有將絕緣膜252插在電極107與電極109之間的結(jié)構(gòu)。注 意，在設(shè)置第二輔助電容器251的區(qū)域中，有選擇地除去了絕緣膜116。也就是說，在電極 107與電極110之間，第一輔助電容器102和第二輔助電容器251與存儲元件104并聯(lián)連接。由于該半導(dǎo)體存儲器件的操作與第1實施例的半導(dǎo)體存儲器件的操作類似，所以 省略其詳細描述。作為絕緣膜252，可以使用，例如，用于激活和氫化添加到半導(dǎo)體膜108中 的雜質(zhì)的氧氮化硅等。對于例示在圖3中的結(jié)構(gòu)，可以不會使布線和絕緣膜的數(shù)量增加地添加輔助電容 器。并且，由于通過現(xiàn)有工藝形成的絕緣膜可以用作絕緣膜252，所以可以不會增加特定工 藝地添加輔助電容器。本實施例在邏輯電路中不進行多層互連的情況下尤其優(yōu)選。如上所述，通過將第二輔助電容器251設(shè)置在第一輔助電容器102上，可以增大存 儲單元250的單位面積電容值。(第4實施例)在本實施例中，將參考圖4A到4C詳細描述半導(dǎo)體存儲器件的結(jié)構(gòu)例子。圖4A到4C是基于實際布局的包括選擇晶體管、輔助電容器和存儲元件的存儲單 元的頂視圖和剖面圖。圖4A是該存儲單元的頂視圖。圖4B是沿著圖4A中的虛線A-B截 取的剖面圖。圖4C是沿著圖4A中的虛線C-D截取的剖面圖。注意，該存儲單元具有40 μ m 的寬度和25 μ m的高度。存儲單元800包括選擇晶體管801、第一輔助電容器802、第二輔助電容器803和 存儲元件804。選擇晶體管801包括電極807、808和809。電極807用作選擇晶體管801的柵電 極。電極808和電極809中的一個通過接觸孔817和接觸孔819中的一個用作選擇晶體管 801的源電極和漏電極中的一個。電極808和電極809中的另一個通過接觸孔817和接觸 孔819中的另一個用作選擇晶體管801的源電極和漏電極中的另一個。電極807通過接觸 孔818與電極811電連接，并且通過接觸孔820與電極812電連接。第一輔助電容器802具有將絕緣膜822插在電極806與添加了雜質(zhì)的半導(dǎo)體膜805之間的結(jié)構(gòu)。這里，半導(dǎo)體膜805通過接觸孔819與電極809電連接。并且，電極806 通過接觸孔816與電極810電連接。第二輔助電容器803具有將絕緣膜823插在電極809與電極813之間的結(jié)構(gòu)。這 里，電極813通過接觸孔821與電極810電連接。存儲元件804包括電極806和809以及半導(dǎo)體膜814。這里，電極806和809和半 導(dǎo)體膜814通過接觸孔815相互電連接。通常，存儲單元800排列成矩陣。電極808與位線電連接。電極812與字線電連 接。電極810與陰極電連接。也就是說，在電極809與電極810之間，第一輔助電容器802 和第二輔助電容器803與存儲元件804并聯(lián)連接。在這種情況下，當(dāng)相鄰存儲單元相對于 電極810對稱排列時，電極810可以在相鄰存儲單元中共用，這有助于縮小布局面積。注意，電極806和807是使用第一布線層形成的。電極808到811是使用第二布 線層形成的。電極812和813是使用第三布線層形成的。由于本實施例中的半導(dǎo)體存儲器件的操作與第1實施例的半導(dǎo)體存儲器件的操 作基本相同，所以省略其詳細描述。本實施例與第1實施例的不同之處在于，將字線設(shè)置在與第三布線層(即，第二 輔助電容器803的上電極)相同的層中，以便縮小存儲單元的尺寸。并且，本實施例與第1 實施例的不同之處在于，未相互分開地使用選擇晶體管801的半導(dǎo)體膜和第一輔助電容器 802的半導(dǎo)體膜。作為絕緣膜823，優(yōu)選使用氮化硅(Si3N4)膜等。其理由如下氮化硅(Si3N4)膜不 容易被氧化，因此它是極好的保護膜；氮化硅(Si3N4)膜具有6. 8的比較高的相對介電常數(shù)， 使得在形成電容器的情況下，增大了單位面積電容值。并且，絕緣膜823的厚度優(yōu)選大于等于IOnm且小于等于100歷。因此，在其中形 成第二輔助電容器803的區(qū)域的下部，優(yōu)選不設(shè)置像接觸孔那樣可能是引起不平坦的因素 的物品。如圖4A所示，本實施例中形成第二輔助電容器803的區(qū)域局限于第一輔助電容器 802中所包括的平坦電極806上面的區(qū)域。如上所述，通過將第二輔助電容器803設(shè)置在第一輔助電容器802上，可以增大存 儲單元800的單位面積電容值。(第5實施例)本發(fā)明的一個實施例不僅可以應(yīng)用于半導(dǎo)體存儲器件中的存儲單元中的輔助電 容器，而且可以應(yīng)用于用在DC-DC轉(zhuǎn)換器中的電容器。圖14例示了 DC-DC轉(zhuǎn)換器的例子。例示在圖14中的DC-DC轉(zhuǎn)換器包括多個二極 管1201到1210、中間級電容器1211到1219、最后級電容器1220以及反相器1221和1222。 注意，盡管在圖14中未具體例示，但DC-DC轉(zhuǎn)換器可以包括在輸入電源電壓Vin和電源電 壓VDD相互不同的情況下，將輸入電源電壓Vin轉(zhuǎn)換成電源電壓VDD的電平移位器等。DC-DC轉(zhuǎn)換器通過時鐘CLK對輸入電源電壓Vin進行升壓，并且輸出升壓的電壓作 為輸出電源電壓Vout。CLK和相位與CLK相反的信號交替輸入中間級電容器1211到1219 的一端中；通過與中間級電容器1211到1219的另一端連接的二極管1201到1209進行升 壓，如同每一級都提升CLK的電壓(具體地說，從CLK的電壓中減去二極管的閾值電壓獲得 的電壓)。最后級電容器1220用于通過累積足夠多電荷使輸出穩(wěn)定。
圖5A到5C是本發(fā)明應(yīng)用于圖14中的中間級電容器1211到1219和最后級電容器 1220的圖。圖5A是電容器900的頂視圖。圖5B是沿著圖5A中的虛線A-B截取的剖面圖。 圖5C是沿著圖5A中的虛線C-D截取的剖面圖。注意，該電容器具有50 μ m的寬度、觀μ m 的高度和2pF (皮法)的電容。電容器900包括第一電容器901和第二電容器902。并且，電容器900包括導(dǎo)電膜 903、905、906、907 和 908 以及半導(dǎo)體膜 904。第一電容器901具有將絕緣膜913插在導(dǎo)電膜903與半導(dǎo)體膜904之間的結(jié)構(gòu)。 半導(dǎo)體膜904通過接觸孔909與導(dǎo)電膜906電連接，并且通過接觸孔910與導(dǎo)電膜907電 連接。另外，導(dǎo)電膜903通過接觸孔911和912與導(dǎo)電膜908電連接。第二電容器902具有將絕緣膜914插在導(dǎo)電膜905與導(dǎo)體膜908之間的結(jié)構(gòu)。導(dǎo) 電膜908通過接觸孔911和912與導(dǎo)電膜903電連接。注意，盡管未具體例示，但導(dǎo)電膜 905與導(dǎo)電膜906和907電連接。因此，導(dǎo)電膜905的電壓與半導(dǎo)體膜904的電壓相同，而 導(dǎo)電膜903的電壓與導(dǎo)電膜908的電壓相同。于是，例示在圖5A到5C中的電容器900的 電容值是第一電容器901的電容值與第二電容器902的電容值之和。通過分別像第1實施例中的半導(dǎo)體膜108、第1實施例中的第一布線層、第1實施 例中的第二布線層和第1實施例中的第三布線層那樣形成半導(dǎo)體膜904、導(dǎo)電膜903、導(dǎo)電 膜906到908和導(dǎo)電膜905，可以在與存儲單元相同的工藝中形成這些膜。在這種情況下， 添加到半導(dǎo)體膜904中的雜質(zhì)優(yōu)選與第1實施例中添加到半導(dǎo)體膜108中的雜質(zhì)相同。盡 管MOS電容器取決于要添加的雜質(zhì)的類型而具有不同極性，但在添加賦予ρ型導(dǎo)電性的雜 質(zhì)的情況下，導(dǎo)電膜908可以與CLK側(cè)或反相信號側(cè)電連接，而導(dǎo)電膜906和907可以與二 極管側(cè)電連接。作為絕緣膜914，優(yōu)選使用氮化硅(Si3N4)膜等。其理由如下氮化硅(Si3N4)膜不 容易被氧化，因此它是極好的保護膜；氮化硅(Si3N4)膜具有6. 8的比較高的相對介電常數(shù)， 使得在形成電容器的情況下，增大了單位面積電容值。并且，絕緣膜914的厚度優(yōu)選大于等于IOnm且小于等于lOOnm。因此，在其中形 成第二輔助電容器902的區(qū)域的下部，優(yōu)選不設(shè)置像接觸孔那樣可能是引起不平坦的因素 的物品。如圖5A所示，本實施例中形成第二輔助電容器902的區(qū)域局限于第一輔助電容器 901中所包括的平坦導(dǎo)電膜903上面的區(qū)域。盡管在本實施例中例示了像在第1和4實施例中那樣設(shè)置三個導(dǎo)電膜的例子，但 導(dǎo)電膜的數(shù)量當(dāng)然不局限于上述數(shù)量?？梢韵裨诘?實施例中那樣設(shè)置四個或更多個導(dǎo)電 膜，或可以像在第3實施例中那樣設(shè)置兩個導(dǎo)電膜。如上所述，通過將第二輔助電容器902設(shè)置在第一輔助電容器901上，可以增大 DC-DC轉(zhuǎn)換器中的單位面積電容值。通過將這種結(jié)構(gòu)與例示在第1到4實施例中的任何一 個存儲單元結(jié)合，可以更有效地實現(xiàn)存儲電路的面積的縮小。(第6實施例)在本實施例中，參考附圖描述半導(dǎo)體存儲器件的具體結(jié)構(gòu)。圖6是存儲單元和模塊化的驅(qū)動存儲單元所需的電路的框圖。如圖6所示，存儲 電路3000包括存儲單元陣列3001、列解碼器3002、行解碼器3003、地址選擇器3004、選擇 器3005、讀寫電路3006和DC-DC轉(zhuǎn)換器3007。這里，存儲單元陣列3001包括排列成矩陣的多個存儲單元。接著，描述存儲電路3000的操作。將讀使能信號(RE)、寫使能信號(TO)、地址信 號(地址)和升壓的時鐘信號(cp_clk)作為操作信號輸入存儲電路3000中，并且將升壓 的輸入電壓Vin作為電源電壓施加于存儲電路3000。注意，盡管未具體例示，但像VDD和 GND那樣的驅(qū)動電路所需的電源電壓也作為工作電源電壓施加。將RE信號和TO信號輸入選擇器3005中，以便確定存儲器的操作。例如，在RE信 號活動而WE信號不活動的情況下，進行讀操作。反之，在WE信號活動而RE信號不活動的 情況下，進行寫操作。在WE信號和RE信號兩者都不活動的情況下，存儲器處在待機狀態(tài)。在進行寫操作的情況下，生成升壓的使能信號(CPE)，升壓的使能信號(CPE)的生 成可以是DC-DC轉(zhuǎn)換器操作的條件。因此，可以抑制由不必要升壓引起的電流消耗的增加。 并且，在進行寫操作或讀操作的情況下，通過生成控制信號(控制)并將控制信號輸入地址 選擇器3004中，可以防止在待機狀態(tài)下由解碼器的驅(qū)動引起的故障。地址信號通過地址選擇器3004分支，并且輸入列解碼器3002和行解碼器3003 中。列解碼器3002和行解碼器3003中的每一個都包括多個解碼器。在列解碼器3002和 行解碼器3003的每一個中，依照地址信號值的組合只驅(qū)動多個解碼器之一。另外，依照受 到驅(qū)動的解碼器的組合，在存儲單元陣列3001中唯一地確定進行讀寫的存儲單元。如上所 述，在沒有進行讀寫的狀態(tài)下，利用在選擇器3005中生成的控制信號使輸入解碼器中的信 號不活動，以便不選擇解碼器。與列解碼器3002連接的讀寫電路3006利用在選擇器3005中生成的選擇信號(選 擇)驅(qū)動設(shè)置在內(nèi)部的讀電路或?qū)戨娐?。在寫狀態(tài)下，驅(qū)動寫電路，而在讀狀態(tài)下，驅(qū)動讀 電路。讀電路從受訪問存儲單元的狀態(tài)中讀取數(shù)據(jù)0或數(shù)據(jù)1，并輸出該數(shù)據(jù)作為數(shù)據(jù)輸出 (輸出)。當(dāng)在選擇器3005中生成的CPE信號活動時，通過作為來自外部的輸入信號的cp_ elk信號操作DC-DC轉(zhuǎn)換器3007，使DC-DC轉(zhuǎn)換器3007放大從外部施加的電源電壓Vin以 便將其作為Vout輸出。將Vout輸入至選擇器3005，當(dāng)電路進行寫操作時，選擇器3005施加 Vout作為列解碼器3002的電源電壓(Vcoldec)和行解碼器3003的電源電壓(Vrowdec)。作為DC-DC轉(zhuǎn)換器3007的結(jié)構(gòu)，可以使用已知結(jié)構(gòu)。例如，可以使用如第5實施 例所例示的電路這種結(jié)構(gòu)可以應(yīng)用于存儲單元陣列3001中所包括的存儲單元和DC-DC轉(zhuǎn)換器 3007中所包括的中間級電容器和最后級電容器。具體地說，通過將第1到4實施例中描述 的內(nèi)容應(yīng)用于存儲單元，可以縮小存儲單元陣列3001的面積。并且，通過將第5實施例中 描述的內(nèi)容應(yīng)用于中間級電容器和最后級電容器，可以縮小DC-DC轉(zhuǎn)換器3007的面積。于 是，可以縮小存儲電路3000的面積。(第7實施例)在本實施例中，參考附圖描述安裝了按照本發(fā)明一個實施例的半導(dǎo)體存儲器件的 半導(dǎo)體器件。該半導(dǎo)體器件包括存儲電路，將必要信息存儲在存儲電路中，并且通過使用非接 觸方法(例如，無線通信)與外部交換信息。采用這種特征的半導(dǎo)體器件應(yīng)用于例如存儲 物品的獨特信息等并通過讀取該信息識別物品的獨特驗證系統(tǒng)。為了將該半導(dǎo)體器件用于這樣的應(yīng)用，例如，較高可靠性是必不可少的，因為要存儲與獨特信息相關(guān)的數(shù)據(jù)以便例如 識別物品。參考圖7描述該半導(dǎo)體器件。這里，圖7是例示該半導(dǎo)體器件的結(jié)構(gòu)的框圖。如圖7所示，半導(dǎo)體器件300包括RF(射頻)電路301、時鐘生成電路302、邏輯電 路303、和在天線部分318中的天線317。注意，盡管未例示在圖7中，但半導(dǎo)體器件300通 過天線317將無線信號發(fā)送給像無線通信設(shè)備那樣的外部電路并從該外部電路接收無線 信號。注意，數(shù)據(jù)傳輸方法大致分類成如下三種方法將一對線圈設(shè)置成面對面并且通過互 感相互通信的電磁耦合方法；使用感應(yīng)場進行通信的電磁感應(yīng)方法；和使用電磁波進行通 信的電磁波方法。這些方法的任何一種都可以用在本實施例中。接著，描述每個電路的結(jié)構(gòu)。RF電路301包括電源電路304、解調(diào)電路305和調(diào)制 電路306。另外，時鐘生成電路302包括分頻電路307、計數(shù)電路309和基準(zhǔn)時鐘生成電路 319。并且，邏輯電路303具有進行算術(shù)處理的功能，并包括控制器313、CPU(也稱為中央處 理單元)310、ROM (只讀存儲器)311、和RAM (隨機訪問存儲器)312。另外，控制器313包括CPU接口 314、RF接口 315和存儲器控制器316。并且，在RF電路301中，電源電路304包括整流電路和存儲電容器，并具有從所接 收的信號中生成電源電壓并將該電源電壓供應(yīng)給其它電路的功能。解調(diào)電路305包括整流 電路和LPF(低通濾波器)，并具有從通信信號中提取命令或數(shù)據(jù)的功能。調(diào)制電路306具 有調(diào)制傳輸數(shù)據(jù)的功能，并且從天線317發(fā)送調(diào)制后的數(shù)據(jù)作為傳輸信號。接著，描述該半導(dǎo)體器件的操作。首先，從外部通信設(shè)備發(fā)送的信號被該半導(dǎo)體器 件接收。輸入到該半導(dǎo)體器件的所接收的信號被解調(diào)電路305解調(diào)，然后輸入到控制器313 中的RF接口 315中。輸入到RF接口 315的所接收的信號通過CPU接口 314受到CPU 310 算術(shù)處理。另外，利用輸入到RF接口 315的所接收的信號，通過存儲器控制器316進行對 ROM 311 和 RAM 312 的訪問。然后，CPU 310進行算術(shù)處理并將數(shù)據(jù)輸入到ROM 311和RAM312以及從ROM 311 和RAM 312中輸出數(shù)據(jù)之后，生成傳輸數(shù)據(jù)，傳輸數(shù)據(jù)被調(diào)制電路306調(diào)制成信號并從天線 317發(fā)送給外部通信設(shè)備。在本實施例中，可以將半導(dǎo)體存儲器件安裝成半導(dǎo)體器件的ROM 311和RAM 312， 或其它存儲電路。通過安裝按照本發(fā)明一個實施例的半導(dǎo)體存儲器件，可以提供較小的半 導(dǎo)體器件。并且，由于可以低成本地制造按照本發(fā)明一個實施例的半導(dǎo)體存儲器件，所以可 以降低半導(dǎo)體器件的制造成本。注意，本實施例可以適當(dāng)?shù)嘏c其它實施例中的任何一個結(jié)合。(第8實施例)在本實施例中，參考附圖描述制造其上安裝有按照本發(fā)明一個實施例的半導(dǎo)體存 儲器件的半導(dǎo)體器件的方法。參考圖8A和8B描述本實施例中的半導(dǎo)體器件。這里，圖8A是例示本實施例中的 半導(dǎo)體器件的結(jié)構(gòu)的示意圖，而圖8B是例示本實施例中的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如圖8A所示，本實施例中的半導(dǎo)體器件包括襯底400、設(shè)置在襯底400上的元件部 分401、和與元件部分401電連接的天線402。元件部分401包括像存儲元件那樣的多個元件，并具有處理從外部接收的信號的功能。天線402具有發(fā)送半導(dǎo)體器件中的數(shù)據(jù)的功能。并且，如圖8B所示，本實施例中的半導(dǎo)體器件包括設(shè)置在襯底400上的元件404、 設(shè)置在元件404的一部分和襯底400上的層間膜403、設(shè)置在層間膜403上起天線402的作 用的導(dǎo)電膜405、和含有與元件404電連接的導(dǎo)電膜406的元件部分401。注意，盡管在圖8B的結(jié)構(gòu)中將起天線402的作用的導(dǎo)電膜405設(shè)置在與導(dǎo)電膜 406相同的層中，但該結(jié)構(gòu)不局限于此。也可以使用在設(shè)置了元件部分401之后另外設(shè)置絕 緣膜以便覆蓋元件部分以及在絕緣膜上設(shè)置導(dǎo)電膜405的結(jié)構(gòu)。而且，半導(dǎo)體器件的結(jié)構(gòu)不局限于圖8A和8B的結(jié)構(gòu)。下面參考圖9A和9B描述 半導(dǎo)體器件的不同結(jié)構(gòu)例子。圖9A是例示本實施例中的半導(dǎo)體器件的不同結(jié)構(gòu)的示意圖， 而圖9B是例示本實施例中的半導(dǎo)體器件的不同結(jié)構(gòu)的剖面圖。如圖9A所示，該半導(dǎo)體器件包括襯底700、設(shè)置在襯底700上的元件部分701、和 與元件部分701電連接的天線702。與圖8A和8B的結(jié)構(gòu)的方式類似，元件部分701包括像存儲元件那樣的多個元件， 并具有處理從外部接收的信號的功能。天線702具有發(fā)送半導(dǎo)體器件中的數(shù)據(jù)的功能。并且，如圖9B所示，本實施例中的半導(dǎo)體器件包括襯底700、設(shè)置在部分襯底700 上的用作天線702的導(dǎo)電膜711和樹脂709、設(shè)置在部分導(dǎo)電膜711上的包括導(dǎo)電粒子的導(dǎo) 電層708、設(shè)置在部分樹脂709和部分導(dǎo)電層708上的導(dǎo)電膜706、包括導(dǎo)電膜706和設(shè)置 在導(dǎo)電膜706上的元件704的元件部分701、和設(shè)置在元件部分701上的襯底703。在圖9A和9B的結(jié)構(gòu)的情況下，設(shè)置了端子部分，并且將導(dǎo)電膜706用作端子部 分。另外，將其上設(shè)置元件部分701和導(dǎo)電膜706的襯底703附接到其上設(shè)置天線702的 襯底700，以便使導(dǎo)電膜706和導(dǎo)電膜711通過導(dǎo)電層708相互電連接。在本實施例中，按照本發(fā)明一個實施例的半導(dǎo)體存儲器件可以用作圖8A和8B中 的元件部分401和圖9A和9B中的元件部分701中的存儲器件。通過使用按照本發(fā)明一個 實施例的半導(dǎo)體存儲器件，可以低成本地制造具有高可靠性的半導(dǎo)體器件。當(dāng)預(yù)先在大的襯底上形成圖8A和8B中的多個元件部分401和圖9A和9B中的多 個元件部分701，然后切割成分立部分時，可以低成本地形成元件部分401和元件部分701。 作為用在這種情況下的圖8A和8B中的襯底400和圖9A和9B中的襯底700和襯底703， 可以使用玻璃襯底、石英襯底、陶瓷襯底、金屬襯底(例如，不銹鋼襯底)、半導(dǎo)體襯底(例 如，硅襯底)等。替代地，可以將使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯 (PEN)、聚醚砜(PEQ、丙烯酸等形成的柔性襯底等用作塑料襯底。圖8A和8B中的元件部分401以及圖9A和9B中的元件部分701中所包括的多 個晶體管、存儲元件等不局限于設(shè)置在同一層中，而是可以設(shè)置在多個層中。當(dāng)圖8A和8B 中的元件部分401以及圖9A和9B中的元件部分701被設(shè)置在多個層中時，使用層間絕緣 膜。作為層間絕緣膜的材料，可以使用像環(huán)氧樹脂或丙烯酸樹脂那樣的樹脂材料、像聚酰亞 胺樹脂那樣的透光樹脂材料、像硅氧烷樹脂那樣包括硅氧烷材料的化合物材料、包含水溶 性均聚物和水溶性共聚物的材料、或無機材料。替代地，可以通過選擇上述多種材料使用疊 層結(jié)構(gòu)。硅氧烷材料對應(yīng)于包括Si-O-Si鍵的材料。硅氧烷具有通過硅(Si)和氧(0)的 鍵合的骨架結(jié)構(gòu)?？梢詫⒂袡C基團(例如，烷基或芳基)或氟基用作替代物。氟基可以包 含在有機基團中。并且，層間絕緣膜可以通過CVD(化學(xué)氣相沉積)、濺射、SOG(旋涂玻璃)法、液滴排放法、絲網(wǎng)印刷法等形成。此外，作為層間絕緣膜的材料，優(yōu)選使用介電常數(shù)小的材料來減小在層間產(chǎn)生的 寄生電容。當(dāng)寄生電容減小時，可以實現(xiàn)高速操作和功耗降低。圖8A和8B中的導(dǎo)電膜405和導(dǎo)電膜406以及圖9A和9B中的導(dǎo)電膜706和導(dǎo) 電膜711可以通過CVD、濺射、像絲網(wǎng)印刷法或凹版印刷法那樣的印刷法、液滴排放法、分配 法、電鍍法等形成?？梢岳脧匿X、鈦、銀、銅、金、鉬、鎳、鈀、鉭、或鉬中選擇的元素，或包含 任意這些元素作為其主要成分的合金材料或化合物材料的單層結(jié)構(gòu)或疊層結(jié)構(gòu)，形成圖8A 和8B中的導(dǎo)電膜405和導(dǎo)電膜406以及圖9A和9B中的導(dǎo)電膜706和導(dǎo)電膜711。例如，在通過絲網(wǎng)印刷法形成圖8A和8B中的導(dǎo)電膜405和導(dǎo)電膜406以及圖9A 和9B中的導(dǎo)電膜706和導(dǎo)電膜711的情況下，可以通過有選擇地印刷其中顆粒直徑為幾納 米到幾十微米的導(dǎo)電粒子被溶解或擴散在有機樹脂中的導(dǎo)電漿料，形成圖8A和8B中的導(dǎo) 電膜405和導(dǎo)電膜406以及圖9A和9B中的導(dǎo)電膜706和導(dǎo)電膜711。作為導(dǎo)電粒子，可以 使用銀、金、銅、鎳、鉬、鈀、鉭、鉬、鈦等中的一種或更多種的金屬粒子；鹵化銀的微粒；或可 分散納米粒子。另外，作為包括在導(dǎo)電漿料中的有機樹脂，可以使用從起金屬粒子的粘合劑 作用的有機樹脂、溶劑、可分散劑和涂覆材料中選擇的一種或更多種。典型地，可以使用像 環(huán)氧樹脂或硅酮樹脂那樣的有機樹脂。并且，在形成導(dǎo)電膜時，優(yōu)選在擠出導(dǎo)電漿料之后進 行烘烤。例如，在將含有銀作為其主要成分的微粒(例如，顆粒直徑大于等于Inm且小于等 于IOOnm的粒子)用作導(dǎo)電漿料的材料的情況下，可以通過在150°C到300°C范圍內(nèi)的溫度 下烘烤導(dǎo)電漿料以便使導(dǎo)電漿料硬化來獲取導(dǎo)電膜。替代地，可以將包括焊料或無鉛焊料 作為其主要成分的微粒用作微粒。在這種情況下，優(yōu)選使用顆粒直徑為20μπι或更小的微 粒。通過使用焊料或無鉛焊料，可以低成本地形成導(dǎo)電膜。當(dāng)將集成電路等設(shè)置在例如圖8Α和8Β中的元件部分401和圖9Α和9Β中的元件 部分701上時，例如，可以將包括由非晶半導(dǎo)體、微晶半導(dǎo)體(也稱為微晶體半導(dǎo)體)、多晶 半導(dǎo)體、有機半導(dǎo)體等中的任何一種的單層結(jié)構(gòu)或疊層結(jié)構(gòu)形成的半導(dǎo)體膜的晶體管用作 元件部分中所包括的晶體管。為了獲取具有有利特性的晶體管，優(yōu)選使用通過將金屬元素 用作催化劑而晶化的半導(dǎo)體膜或通過激光照射而晶化的半導(dǎo)體膜。替代地，作為半導(dǎo)體膜， 可以使用通過使用SiH4/F2氣體或SiH4M2氣體(氬氣)的等離子體增強CVD形成的半導(dǎo)體 膜或利用激光照射的半導(dǎo)體膜。并且，圖8A和8B中的元件部分401和圖9A和9B中的元件部分701中所包括的 晶體管可以使用在200°C到600°C (優(yōu)選350°C到500°C)的溫度下晶化非晶半導(dǎo)體層獲得 的結(jié)晶半導(dǎo)體層(低溫多晶硅層)或在高于等于600°C的溫度下晶化非晶半導(dǎo)體層獲得的 結(jié)晶半導(dǎo)體層(高溫多晶硅層)形成。注意，在襯底上形成高溫多晶硅層的情況下，優(yōu)選使 用石英襯底，因為玻璃襯底在一些情況下不耐熱。優(yōu)選以1\1019到1\ 1022站01^/側(cè)3(原子/立方厘米)的濃度(優(yōu)選的是，IXlO19 到5X l(f°at0mS/Cm3的濃度)將氫或鹵族元素添加到圖8A和8B中的元件部分401和圖9A 和9B中的元件部分701中所包括的半導(dǎo)體膜(尤其是溝道區(qū))中。因此，可以獲得不容易 產(chǎn)生裂縫的缺陷少的半導(dǎo)體膜。并且，優(yōu)選提供阻擋像堿金屬那樣的污染物的阻擋膜，以便包住圖8A和8B中的元 件部分401和圖9A和9B中的元件部分701中所包括的晶體管或圖8A和8B中的元件部分401和圖9A和9B中的元件部分701本身。因此，可以提供未遭污染的且具有更高可靠性 的圖8A和8B中的元件部分401和圖9A和9B中的元件部分701。注意，可以將氮化硅膜、 氮氧化硅膜、氧氮化硅膜等用作阻擋膜。并且，圖8A和8B中的元件部分401和圖9A和9B 中的元件部分701中所包括的晶體管的每個半導(dǎo)體膜的厚度是20到200nm，優(yōu)選的是，40 到170nm，更優(yōu)選的是，45到55nm或145到155nm，以及更優(yōu)選得多的是，50nm或150nm。因 此，可以提供甚至在被彎曲的情況下也不容易產(chǎn)生裂縫的圖8A和8B中的元件部分401和 圖9A和9B中的元件部分701。并且，優(yōu)選地，在圖8A和8B中的元件部分401和圖9A和9B中的元件部分701中 所包括的晶體管的半導(dǎo)體膜中包括的晶體被形成為具有與載流方向(溝道長度方向)平行 延伸的晶界。這樣的半導(dǎo)體膜是使用連續(xù)波激光器或工作在大于等于IOMHz (優(yōu)選的是，60 到100MHz)下的脈沖激光器形成的。并且，優(yōu)選地，圖8A和8B中的元件部分401和圖9A和9B中的元件部分701中所 包括的每個晶體管具有亞閾值擺幅小于等于0. 35V/dec (優(yōu)選的是，0. 09到0. 25V/dec)和 遷移率大于等于10cm7Vs (平方厘米/伏 秒)的特性。當(dāng)使用連續(xù)波激光器或工作在大 于等于IOMHz的脈沖激光器形成半導(dǎo)體膜時，可以實現(xiàn)這樣的特性。此外，圖8A和8B中的元件部分401和圖9A和9B中的元件部分701中所包括的 每個晶體管在環(huán)形振蕩器水平下具有大于等于IMHz (優(yōu)選的是，大于等于IOMHz)(在3到 5V下)的頻率特性。替代地，圖8A和8B中的元件部分401和圖9A和9B中的元件部分701 中所包括的每個晶體管具有每個柵極(gate)大于等于IOOkHz (優(yōu)選的是，大于等于IMHz) (在3到5V下)的頻率特性?？梢灾苯邮褂闷渖闲纬捎性糠值囊r底，但本實施例不局限于此。圖IOA和IOB 例示了使用與其上形成有元件部分的襯底不同的襯底的例子。圖IOA和IOB是例示本實施 例中的半導(dǎo)體器件的不同結(jié)構(gòu)和制造本實施例中的半導(dǎo)體器件的不同方法的示意圖。如圖IOA所示，在其上形成有元件部分1011的襯底1010中，襯底1010上的元件 部分1011是分開的。并且，如圖IOB所示，可以將分開的元件部分1011附接到與襯底1010 不同的襯底1013。注意，作為襯底1013，例如，可以使用柔性襯底等?？梢酝ㄟ^如下方法中的任何一種將元件部分1011與襯底1010分開將金屬氧化 物膜設(shè)置在具有高耐熱性的襯底1010與元件部分1011之間，并且使金屬氧化物膜晶化變 弱，以便將元件部分1011分開的方法；將含氫的非晶硅膜設(shè)置在具有高耐熱性的襯底1010 與元件部分1011之間，并且通過激光照射或蝕刻除去非晶硅膜，以便將元件部分1011分開 的方法；以及機械地或通過利用像CF3那樣的溶液或氣體的蝕刻除去其上形成有元件部分 1011的具有高耐熱性的襯底1010，以便將元件部分1011分開的方法等?；蛘?，取代上述方法，將起分離層作用的金屬膜(使用，例如，鎢、鉬、鈦、鉭或鈷形 成)、金屬氧化物膜(使用，例如，氧化鎢、氧化鉬、氧化鈦、氧化鉭、氧化鈷形成)或金屬膜和 金屬氧化物膜的疊層結(jié)構(gòu)設(shè)置在襯底1010與元件部分1011之間，并且可以通過使用物理 手段將元件部分1011與襯底1010分開。替代地，在有選擇地形成開口部分，以便使分離層 暴露出來之后，利用像鹵素氟化物(例如，ClF3)那樣的蝕刻劑除去部分分離層，然后可以物 理地將元件部分1011與襯底1010分開。并且，可以使用商用粘合劑，例如，像基于環(huán)氧樹脂的粘合劑那樣的粘合劑或樹脂添加劑將分開元件部分1011附接到襯底1013。當(dāng)如上所述將元件部分1011附接到襯底1013以便制造出半導(dǎo)體器件時，可以 提供既薄又輕、即使掉在地上也不易破碎的半導(dǎo)體器件。并且，由于將柔性襯底用作襯底 1013，所以可以將襯底1013附接到曲面或不規(guī)則形狀，并且可以實現(xiàn)多種應(yīng)用。例如，如圖 IOC所示，可以將本發(fā)明的半導(dǎo)體器件1014牢固地附接到例如，藥瓶的曲面。此外，當(dāng)重新 使用襯底1010時，可以以較低成本提供半導(dǎo)體器件。注意，本實施例可以適當(dāng)?shù)嘏c其它實施例中的任何一個結(jié)合。(第9實施例)在本實施例中，參考附圖描述制造其上可以安裝按照本發(fā)明一個實施例的半導(dǎo)體 存儲器件的柔性半導(dǎo)體器件的方法。下面參考圖IlA到IlC描述制造本實施例中的半導(dǎo)體器件的方法。這里，圖IlA 到IlC是例示本實施例中的半導(dǎo)體器件的結(jié)構(gòu)的圖。如圖IlA所示，本實施例中的半導(dǎo)體器件包括柔性保護層501、含有天線504的柔 性保護層503、和通過分離工藝形成的元件部分502。形成在保護層503上的天線504與元 件部分502電連接。盡管在例示的結(jié)構(gòu)中只在保護層503上形成天線504，但本發(fā)明不局限 于這種結(jié)構(gòu)。也可以為保護層501提供天線504。另外，通過在元件部分502與保護層501 和503之間形成使用氮化硅膜等形成的阻擋膜，可以不污染元件部分502地提供具有較高 可靠性的半導(dǎo)體器件。對于起天線504作用的導(dǎo)電膜，可以使用描述在第4實施例中的任何材料。注意， 盡管借助于各向異性導(dǎo)電膜，通過UV (紫外線)處理或超聲波清洗將元件部分502和天線 504相互連接，但連接方法不局限于這種方法。元件部分502和天線504可以通過多種方法 相互連接。如圖IlB所示，插在保護層501和503之間的元件部分502的厚度優(yōu)選小于等于 5 μ m,更優(yōu)選的是，0. 1到3 μ m。另外，當(dāng)疊加的保護層501和503的厚度用d表示時，保護 層501和503的厚度優(yōu)選是(d/2) 士 30μπι，更優(yōu)選的是，(d/2) 士 lOym。并且，保護層501 和503的厚度優(yōu)選是10到200 μ m。而且，元件部分502的面積小于等于5mmX 5mm (25mm2)， 優(yōu)選的是，0. 3mmXO. 3mm(0. 09mm2)到 4_X4mm(16mm2)。由于保護層501和503是使用有機樹脂材料形成的，所以保護層501和503具有很 高的抗彎性。并且，通過分離工藝形成的元件部分502本身與單晶半導(dǎo)體相比也具有很高 的抗彎性。由于元件部分502可以緊密地附接到保護層501和503而其間沒有任何空隙， 所以整個半導(dǎo)體器件本身具有很高的抗彎性。被保護層501和503圍繞的元件部分502可 以設(shè)置在另一個物品的表面上或內(nèi)部，或可以嵌在紙中。接著，描述將通過分離工藝形成的元件部分附接到具有彎曲表面的襯底的情況。如圖IlC所示，通過分離工藝形成的元件部分中的一個晶體管包括漏電極505、源 電極506和柵電極507。另外，電流流動的方向510和襯底彎成弧形的方向被安排成相互垂 直。利用這樣的安排，即使襯底彎成弧形，應(yīng)力對襯底的影響也小，并且也可以抑制元件部 分中所包括的晶體管的特性變化。并且，當(dāng)像晶體管那樣的有源元件的有源區(qū)(硅島部分)的面積與襯底的總面積 之比是1到50% (優(yōu)選是1到30%)時，可以防止元件受應(yīng)力損壞。
在未設(shè)置有效元件的區(qū)域中，主要設(shè)置底層絕緣材料、層間絕緣膜材料和布線材 料。除了像晶體管那樣的有源區(qū)之外的面積與襯底的總面積之比優(yōu)選大于等于60%。因 此，可以提供容易彎曲的和具有高集成度的半導(dǎo)體器件。通過使用如上所述制造本實施例中的半導(dǎo)體器件的方法，甚至可以在曲面上制造 半導(dǎo)體器件，并且可以使半導(dǎo)體器件的應(yīng)用范圍更寬。注意，本實施例可以適當(dāng)?shù)嘏c任意的其它實施例結(jié)合。(第10實施例)在本實施例中，描述其上安裝有按照本發(fā)明一個實施例的半導(dǎo)體存儲器件的半導(dǎo) 體器件的使用例子。下面參考圖12A到12F描述其上安裝有本實施例中的半導(dǎo)體存儲器件的半導(dǎo)體器 件的使用例子。這里，圖12A到12F是例示本實施例中的半導(dǎo)體器件的使用例子的示意圖。如圖12A到12F所示，該半導(dǎo)體器件可以得到廣泛使用，并且可以通過設(shè)置用于如 下物品而得到使用，例如，票據(jù)、錢幣、證券、無記名債券、證件(例如，駕駛執(zhí)照或居住證， 參見圖12A)、包裝物品的容器(例如，包裝紙或瓶子，參見圖12C)、記錄媒體(例如，DVD或 錄像帶，參見圖12B)、車輛(例如，自行車，參見圖12D)、隨身物品(例如，提包或眼鏡)、食 品、植物、動物、人體、服裝、商品、電子設(shè)備(例如，液晶顯示設(shè)備、EL顯示設(shè)備、電視機或移 動電話)或物品的裝運標(biāo)簽(參見圖12E和12F)。半導(dǎo)體器件600通過安裝在印刷板上，附接到表面，或嵌入其中而固定到物品。例 如，半導(dǎo)體器件通過嵌入書的紙中或包裝的有機樹脂中而固定到物品。由于半導(dǎo)體器件600 實現(xiàn)了尺寸、厚度和重量的減小，所以即使將半導(dǎo)體器件固定到物品之后，也不會破壞物品 本身的精美設(shè)計。另外，當(dāng)為票據(jù)、錢幣、證券、無記名債券、證件等設(shè)置半導(dǎo)體器件600時， 可以提供驗證功能，并且可以利用驗證功能防止對它們的偽造。并且，當(dāng)將本發(fā)明的半導(dǎo)體 器件附接到用于包裝物品的容器、記錄媒體、隨身物品、食品、服裝、商品、電子設(shè)備等時，可 以有效使用像檢查系統(tǒng)那樣的系統(tǒng)。而且，當(dāng)將本發(fā)明的半導(dǎo)體器件附接到車輛時，甚至車 輛也具有較高的防盜安全性等。當(dāng)以這種方式將其上安裝有按照本發(fā)明一個實施例的半導(dǎo)體存儲器件的半導(dǎo)體 器件用于本實施例中描述的每種用途時，可以將用于交換信息的數(shù)據(jù)保持處于精確值。因 此，可以提高驗證的可靠性或物品的安全性。(第11實施例)在本實施例中，將參考圖15A至Ij 15E、圖16A到16E、圖17A到17E、圖18A到18D和 圖19A到19D描述制造包括反熔絲半導(dǎo)體存儲器件的半導(dǎo)體器件的方法。在本實施例中，將描述制造其中將邏輯電路部分1550、半導(dǎo)體存儲電路部分1552 和天線部分15M設(shè)置在同一襯底上的半導(dǎo)體器件的方法。將包括薄膜晶體管的電路集成 在邏輯電路部分1550中。在半導(dǎo)體存儲電路部分1552中，存儲單元包括多個晶體管和反 熔絲存儲元件。注意，為了方便起見，圖15E、圖16A到16E、圖17A到17E、圖18A到18D和 19A到19D是分別例示邏輯電路部分1550中所包括的兩個薄膜晶體管、半導(dǎo)體存儲電路部 分1552中所包括的一個薄膜晶體管和一個存儲元件、以及天線部分15M中所包括的一個 電容器和一個薄膜晶體管的剖面圖。注意，例示在本實施例中的剖面圖中的每個元件用放 大比例例示出來，以便明確地描述結(jié)構(gòu)。
注意，在本實施例中，半導(dǎo)體器件指的是可以利用半導(dǎo)體特性起作用的所有器件。首先，在底層襯底1501上形成用作分離層的金屬層1502。在本實施例中，將玻璃襯底用作底層襯底1501，并且將30nm厚的鎢層用作金屬層 1502(圖 15A)。接著，在金屬層1502上形成第一絕緣膜1503。在本實施例中，將疊置50nm厚的氮 氧化硅膜和IOOnm厚的氧氮化硅膜的層用作第一絕緣膜(圖15B)。接著，在第一絕緣膜1503上形成半導(dǎo)體層1570。在本實施例中，在第一絕緣膜 1503上形成66nm厚的非晶硅膜，并且通過激光照射使其晶化，以便用作半導(dǎo)體層1570 (圖 15C)。注意，如果有必要，可以將少量雜質(zhì)元素(硼或磷)添加到半導(dǎo)體層1570中，以便 控制后面要完成的薄膜晶體管的閾值電壓。在本實施例中，通過不對乙硼烷(B2H6)進行質(zhì) 量分離而通過等離子體對其激發(fā)的離子摻雜方法將硼添加到半導(dǎo)體層1570(圖15D)。接著，有選擇地蝕刻半導(dǎo)體層1570，以便形成具有所希望形狀的半導(dǎo)體層1571到 1576(圖 15E)。另外，為了形成溝道區(qū)，可以低濃度地將雜質(zhì)元素添加到包括用作η溝道晶體管 的區(qū)域的半導(dǎo)體層中。在本實施例中，將硼添加到包括用作η溝道晶體管的區(qū)域的半導(dǎo)體 層1572到1576，其中在用作ρ溝道晶體管的區(qū)域中形成的半導(dǎo)體層1571覆蓋有抗蝕劑掩 模 1577(圖 16A)。接著，形成覆蓋半導(dǎo)體層1571到1576的第二絕緣膜1578。在本實施例中，將IOnm 厚的氧氮化硅用于第二絕緣膜1578(圖16B)。接著，為了使在以后用作電容器的區(qū)域中形成的半導(dǎo)體層1574和1575起導(dǎo)體 的作用，高濃度地將雜質(zhì)元素(硼或磷)添加到該半導(dǎo)體層中。在這種情況下，優(yōu)選將賦 予P型導(dǎo)電性的雜質(zhì)元素添加到用作存儲單元中的第一輔助電容器的區(qū)域。注意，可以用 抗蝕劑掩模1579到1581覆蓋在用作晶體管的區(qū)域中形成的半導(dǎo)體層1571、1572、1573和 1576(圖 16C)。接著，在第二絕緣膜1578上形成柵電極1504到1507、電容器電極1508、和用作存 儲元件的下電極的第一電極1509。由于第一電極1509用作與非晶硅接觸的反熔絲電極，所以優(yōu)選使用與硅起反應(yīng) 的材料。在本實施例中，作為柵電極1504到1507、電容器電極1508和第一電極1509，使用 疊置的30nm厚的氮化鉭膜和370nm厚的鎢膜(圖16D)。接著，形成抗蝕劑掩模1582到1584，以便覆蓋在用作ρ溝道晶體管的區(qū)域中形成 的半導(dǎo)體層1571和在用作電容器的區(qū)域中形成的半導(dǎo)體層1574和1575。此后，通過將柵 電極1504到1507用作掩模，將雜質(zhì)元素添加到在用作η溝道晶體管的區(qū)域中形成的半導(dǎo) 體層1572、1573和1576，以便形成雜質(zhì)區(qū)。在本實施例中，將磷(P)添加到在用作η溝道晶 體管的區(qū)域中形成的半導(dǎo)體層1572、1573和1576以便含有IXlO15 IlJlX IO1Vcm3的濃度， 從而形成η型雜質(zhì)區(qū)(圖16Ε)。接著，形成抗蝕劑掩模1585到1587，以便覆蓋在用作η溝道晶體管的區(qū)域中形成 的半導(dǎo)體層1572、1573和1576。此后，通過將柵電極1504用作掩模，將雜質(zhì)元素添加到在 用作P溝道晶體管的區(qū)域中形成的半導(dǎo)體層1571，以便形成ρ型雜質(zhì)區(qū)。同時，將雜質(zhì)元素添加到在用作電容器的區(qū)域中形成的半導(dǎo)體層1574和1575，以便形成ρ型雜質(zhì)區(qū)。在本實 施例中，將硼(B)添加到在用作ρ溝道晶體管的區(qū)域中形成的半導(dǎo)體層1571和在用作電容 器的區(qū)域中形成的半導(dǎo)體層1574和1575以便含有IXlO19到lX102°/cm3的濃度，從而形 成P型雜質(zhì)區(qū)。于是，在形成于用作P溝道晶體管的區(qū)域中的半導(dǎo)體層1571中以自對準(zhǔn)的 方式形成溝道形成區(qū)1516和一對ρ型雜質(zhì)區(qū)1514。ρ型雜質(zhì)區(qū)1514起ρ溝道晶體管的源 極區(qū)和漏極區(qū)的作用。類似地，在用作電容器的半導(dǎo)體層1574和1575中以自對準(zhǔn)的方式 形成具有不同雜質(zhì)濃度的P型雜質(zhì)區(qū)1515和1517 (圖17Α)。接著，形成第三絕緣膜1588，以便覆蓋第二絕緣膜1578、柵電極1504到1507、電容 器電極1508和第一電極1509。在本實施例中，作為第三絕緣膜1588，使用IOOnm厚的氮氧 化硅膜和200nm厚的ITO(氧化銦錫)膜的疊層結(jié)構(gòu)(圖17B)。然后，有選擇地蝕刻第三 絕緣膜1588，以便形成與柵電極1504到1507、電容器電極1508和第一電極1509的側(cè)面接 觸的側(cè)壁絕緣膜1510和側(cè)壁絕緣膜1511。注意，部分第二絕緣膜1578在形成側(cè)壁絕緣膜 1510的同時被蝕刻掉。除去部分第二絕緣膜1578，以便在柵電極1504到1507和側(cè)壁絕緣 膜1510的下面形成柵極絕緣膜1512。并且，除去部分第二絕緣膜1578，以便在電容器電極 1508、第一電極1509和側(cè)壁絕緣膜1511的下面保留絕緣膜1513(圖17C)。接著，形成抗蝕劑掩模1589到1591，以便覆蓋在用作ρ溝道晶體管的區(qū)域中形成 的半導(dǎo)體層1571以及在用作電容器的區(qū)域中形成的半導(dǎo)體層1574和1575。此后，通過將 柵電極1505到1507和側(cè)壁絕緣膜1510用作掩模，將雜質(zhì)元素添加到在用作η溝道晶體管 的區(qū)域中形成的半導(dǎo)體層1572、1573和1576中，以便形成高濃度雜質(zhì)區(qū)。在本實施例中， 將磷(P)添加到在用作η溝道晶體管的區(qū)域中形成的半導(dǎo)體層1572、1573和1576中以便 含有1 X IO19到1 X IO2Vcm3的濃度，從而形成η型高濃度雜質(zhì)區(qū)和η型雜質(zhì)區(qū)。于是，以自 對準(zhǔn)的方式，在形成于用作η溝道晶體管的區(qū)域中的半導(dǎo)體層1572、1573和1576中形成溝 道形成區(qū)1520、用作LDD區(qū)的一對低濃度雜質(zhì)區(qū)1519、以及用作源極區(qū)和漏極區(qū)的一對高 濃度雜質(zhì)區(qū)1518。注意，用作LDD區(qū)的低濃度雜質(zhì)區(qū)1519是在側(cè)壁絕緣膜1510下面形成 的(圖17D)。注意，這里盡管描述了在形成于用作η溝道晶體管的區(qū)域中的半導(dǎo)體層1572、 1573和1576中形成LDD區(qū)，而在形成于用作ρ溝道晶體管的區(qū)域中的半導(dǎo)體層1571中不 形成LDD區(qū)的結(jié)構(gòu)，但該結(jié)構(gòu)當(dāng)然不局限于此。LDD區(qū)可以在η型晶體管中所包括的半導(dǎo)體 層和P型晶體管中所包括的半導(dǎo)體層兩者中形成。特別是，在柵極絕緣膜(GI膜)薄的情 況下，具體地說，在柵極絕緣膜的厚度是IOnm或更小的情況下，優(yōu)選使用LDD結(jié)構(gòu)，以便提 高P型晶體管的耐受電壓。接著，形成含氫的第四絕緣膜1522，以便覆蓋半導(dǎo)體層1571到1576、柵電極1504 到1507、電容器電極1508和第一電極1509。在本實施例中，將50nm厚的氧氮化硅膜用作 第四絕緣膜1522(圖17E)。然后，形成第五絕緣膜1523，以便覆蓋第四絕緣膜1522。在本實施例中，將疊置 IOOnm厚的氮氧化硅膜和600nm厚的氧氮化硅膜的膜用作第五絕緣膜1523 (圖18A)。接著，有選擇地蝕刻第四絕緣膜1522和第五絕緣膜1523，以便形成到達第一電極 1509的第一開口 1521。在本實施例中，第一開口 1521的直徑是2μπι(圖18B)。接著，形成用作存儲元件的半導(dǎo)體層15Μ。在本實施例中，作為半導(dǎo)體層1524，使用通過等離子體增強CVD依次疊置15nm厚的非晶硅層和6nm厚的氧氮化硅層的膜(圖 18C)。接著，有選擇地蝕刻第四絕緣膜1522和第五絕緣膜1523，以便形成到達半導(dǎo)體層 1571到1576的接觸孔1592a到1592j、到達柵電極1504到1507和電容器電極1508的接 觸孔1593a到1593e、以及到達第一電極1509的第二開口 1594(圖18D)。此后，利用含氫氟酸的蝕刻劑除去在半導(dǎo)體層1571到1576的暴露表面、柵電極 1504到1507的表面、電容器電極1508的表面和第一電極1509的暴露表面上形成的氧化 膜，同時清洗表面。接著，形成覆蓋第五絕緣膜1523、半導(dǎo)體層1524、接觸孔1592a到1592j、接觸孔 1593a到159 和第二開口 1594的導(dǎo)電膜(未示出)。在本實施例中，將IOOnm厚的鈦層、 300nm厚的純鋁層和IOOnm厚的鈦層的三層結(jié)構(gòu)用作該導(dǎo)電膜。接著，有選擇地蝕刻該導(dǎo)電膜，以便形成起源電極和漏電極作用的導(dǎo)電膜1525、 1526、1527、1528、1531和1532、用作選擇晶體管的位線的布線15 、用作字線的布線1530、 用作柵極引線的布線1535、1536和1537、半導(dǎo)體存儲電路部分的第二電極1540和第三電 極1541、用作天線部分中的電容器的電極的布線1533和1534、和天線部分中的第四電極 1542。第二電極1540與第一開口 1521重疊，并用作存儲元件的上電極。另外，第二電極 1540與用作第一輔助電容器的電極之一的半導(dǎo)體層1574電連接。并且，第三電極1541與 第二開口 1594重疊，并且與第一電極1509電連接。注意，盡管這里未例示出來，但第三電 極1541與陰極電連接，而第四電極1542與天線部分中的薄膜晶體管電連接(圖19A)。接著，形成覆蓋邏輯電路部分1550中的薄膜晶體管、半導(dǎo)體存儲電路部分1552中 的薄膜晶體管和存儲元件、以及天線部分15M中的薄膜晶體管的第六絕緣膜1543和第七 絕緣膜巧44。在本實施例中，將50nm厚的氮化硅(Si3N4)用于第六絕緣膜巧43，而將1500nm 厚的聚酰亞胺膜用于第七絕緣膜1544。隨后，有選擇地蝕刻第七絕緣膜巧44，以便形成到達第六絕緣膜1543的第三開口 1595。并且，有選擇地蝕刻第六絕緣膜1543和第七絕緣膜巧44，以便形成到達第四電極 1542的第四開口 1596、到達導(dǎo)電膜1525和導(dǎo)電膜15 的第五開口 1597、和到達第二電極 1540的第六開口 1598 (圖19B)。接著，在第七絕緣膜1544上形成導(dǎo)電膜(未示出)。在本實施例中，將IOOnm厚的 鈦層、200nm厚的純鋁層和IOOnm厚的鈦層的三層結(jié)構(gòu)用作該導(dǎo)電膜。隨后，有選擇地蝕刻該導(dǎo)電膜，以便形成用作第二輔助電容器的上電極的第五電 極巧45、用作邏輯電路部分的布線電極的第六電極1546、和天線部分中的第七電極1M7。 第五電極1545與第二電極1540電連接(圖19C)。形成第八絕緣膜巧48，以便覆蓋第七絕緣膜巧44、第五電極巧45、第六電極1546 和第七電極1547。隨后，有選擇地蝕刻第八絕緣膜巧48，以便形成到達第七電極1547的第七開口。隨后，形成天線的基層1549。隨后，在天線的基層1549上形成天線1599(圖19D)。在本實施例中，可以在同一襯底上形成邏輯電路部分1550中的薄膜晶體管、半導(dǎo) 體存儲電路部分1552中的薄膜晶體管和存儲元件、和天線部分15M中的薄膜晶體管和天線。此后，通過分離除去金屬層1502和底層襯底1501。此后，通過切割機、切片等將其上形成有多個半導(dǎo)體器件的一片切割成分離的半 導(dǎo)體器件。通過使用拾取和分離每個半導(dǎo)體器件的方法，可以不需要這個切割步驟。接著，將半導(dǎo)體器件固定在片狀襯底上。對于片狀襯底，可以使用塑料、紙張、半固 化片、陶瓷片等?？梢詫雽?dǎo)體器件固定成介于兩個片狀襯底之間，或者，可以利用粘合層 將半導(dǎo)體器件固定在一個片狀襯底上。對于粘合層，可以使用多種固化粘合劑中的任何一 種，譬如，反應(yīng)可固化粘合劑、熱固性粘合劑、像紫外光可固化粘合劑那樣的光可固化粘合 劑和厭氧粘合劑。替代地，可以在造紙的中途設(shè)置半導(dǎo)體器件，以便可以將半導(dǎo)體器件設(shè)置 在一張紙的內(nèi)部。在本實施例中，可以在同一襯底上形成邏輯電路部分1550中的薄膜晶體管、用作 半導(dǎo)體存儲電路部分1552中的選擇晶體管的薄膜晶體管1557、第一輔助電容器1558、第二 輔助電容器1559、存儲元件1560和天線部分15M中的薄膜晶體管。另外，第一輔助電容器 1558和第二輔助電容器1559連接在電極1540和電極1541之間，其中存儲元件1560插在 其間，以便與存儲元件1560并聯(lián)地設(shè)置第一輔助電容器1558和第二輔助電容器1559。這 里，例示了設(shè)置在邏輯電路部分1550中的ρ溝道晶體管和η溝道晶體管、設(shè)置在半導(dǎo)體存 儲電路部分1552中的薄膜晶體管1557、第一輔助電容器1558、第二輔助電容器1559、存儲 元件1560、和設(shè)置在天線部分15Μ中的電容器和η溝道晶體管的剖面圖。注意，本發(fā)明不 具體局限于此，設(shè)置在半導(dǎo)體存儲電路部分1552中的薄膜晶體管可以是ρ溝道晶體管。并 且，可以在天線部分15Μ中設(shè)置ρ溝道晶體管。這里，為了方便起見，例示了一個η溝道晶 體管。通過上述步驟形成的半導(dǎo)體器件的存儲器包括按照本發(fā)明一個實施例的半導(dǎo)體 存儲器件。在按照本發(fā)明一個實施例的半導(dǎo)體存儲器件中，通過將使用第三電極1541、第六 絕緣膜1543和第五電極1545形成的第二輔助電容器1559疊置在第一輔助電容器1558上， 縮小了面積。另外，設(shè)置在DC-DC轉(zhuǎn)換器中的電容器可以用與形成第一輔助電容器1558和 第二輔助電容器1559的方法相同的方法形成。通過使用包括按照本發(fā)明的半導(dǎo)體存儲器 件的半導(dǎo)體器件，可以實現(xiàn)尺寸的縮小。并且，通過在同一襯底上形成邏輯電路部分1550、 半導(dǎo)體存儲電路部分1552和天線部分1554，可以減少讀寫數(shù)據(jù)時的故障。(第12實施例)在本實施例中，將參考圖13Α和1 描述應(yīng)用了本發(fā)明一個實施例的存儲單元與 未應(yīng)用本發(fā)明的存儲單元之間的尺寸比較。圖13A例示了未應(yīng)用本發(fā)明的存儲單元1100。并且，圖1 例—示了應(yīng)用本發(fā)明 一個實施例的存儲單元1110。這里，存儲單元1100包括選擇晶體管1101、輔助電容器1102和存儲元件1103。另 外，存儲單元1110包括選擇晶體管1111、第一輔助電容器1112、第二輔助電容器1113和存 儲元件1114。存儲單元1100和存儲單元1110中的每一個都包括IpF的輔助電容器。但是，在 設(shè)置了第二輔助電容器1113的存儲單元1110中，輔助電容器的面積與存儲單元的總面積 之比與存儲單元1100相比降低了大約30 %。
并且，在存儲單元1110中，當(dāng)縮小選擇晶體管1111的尺寸并且將存儲元件1114 設(shè)置在第一輔助電容器1112上時，存儲單元1110的尺寸是25 μ mX40 μ m。另一方面，存儲 單元1100的尺寸是40. 5 μ mX 50. 5 μ m。也就是說，存儲單元1110中的存儲單元總面積與 存儲單元1100相比減小了大約50%。進一步考慮使用存儲單元1110引起的存儲電路(包括存儲單元、解碼器、接口和 DC-DC轉(zhuǎn)換器)的面積變化。包括1千位的存儲電容的存儲電路的總尺寸是2. 45mmX2. 7mm。因此，在使用存儲 單元1100的情況下，存儲單元的面積與存儲電路的總面積之比是大約36%。另一方面，由于存儲單元1110的面積大約是存儲單元1100的面積的一半，因此， 在使用存儲單元1110的情況下，存儲單元的面積與存儲電路的總面積之比與使用存儲單 元1100的情況相比可以降低大約18%。并且，進行增加存儲單元位數(shù)的情況下的試算。如果存儲容量是4千位，在使用存 儲單元1110的情況下，存儲電路的總面積與使用存儲單元1100的情況相比可以減小大約 觀％。替代地，如果存儲容量是16千位，在使用存儲單元1110的情況下，存儲電路的總面 積與使用存儲單元1100的情況相比可以減小大約37%。本申請基于2008年9月30日向日本專利局提交的日本專利申請第2008-252326 號，在此通過引用并入其全部內(nèi)容。
權(quán)利要求
1.一種包含存儲單元的半導(dǎo)體器件，所述存儲單元包含晶體管，其包括第一半導(dǎo)體膜、在所述第一半導(dǎo)體膜上的柵極絕緣膜、在所述柵極絕緣 膜上的柵電極、源電極、和漏電極；存儲元件，其包括第一電極、在所述第一電極上的第二半導(dǎo)體膜、和在所述第二半導(dǎo)體 膜上的第二電極；第一電容器，其包括第三電極、在所述第三電極上的第一絕緣膜、和在所述第一絕緣膜 上的第四電極；以及在所述第一電容器上的第二電容器，所述第二電容器包括第五電極、在所述第五電極 上的第二絕緣膜、和在所述第二絕緣膜上的第六電極，其中所述源電極和所述漏電極之一與所述第二電極、所述第三電極和所述第五電極電 連接，其中所述第一電極與所述第四電極和所述第六電極電連接， 其中所述柵極絕緣膜和所述第一絕緣膜是使用相同材料形成的， 其中所述柵電極、所述第一電極和所述第四電極是使用相同材料形成的，并且 其中所述源電極、所述漏電極、所述第二電極和所述第五電極是使用相同材料形成的。
2.一種包含存儲單元的半導(dǎo)體器件，所述存儲單元包含晶體管，其包括第一半導(dǎo)體膜、在所述第一半導(dǎo)體膜上的柵極絕緣膜、在所述柵極絕緣 膜上的柵電極、源電極、和漏電極；存儲元件，其包括第一電極、在所述第一電極上的第二半導(dǎo)體膜、和在所述第二半導(dǎo)體 膜上的第二電極；第一電容器，其包括第三電極、在所述第三電極上的第一絕緣膜、和在所述第一絕緣膜 上的第四電極；在所述第一電容器上的第二電容器，所述第二電容器包括第五電極、在所述第五電極 上的第二絕緣膜、和在所述第二絕緣膜上的第六電極；以及在所述第二電容器上的第三電容器，所述第三電容器包括第七電極、在所述第七電極 上的第三絕緣膜、和在所述第三絕緣膜上的第八電極，其中所述源電極和所述漏電極之一與所述第二電極、所述第三電極、所述第五電極和 所述第七電極電連接，其中所述第一電極與所述第四電極、所述第六電極和所述第八電極電連接， 其中所述柵極絕緣膜和所述第一絕緣膜是使用相同材料形成的， 其中所述柵電極、所述第一電極和所述第四電極是使用相同材料形成的，并且 其中所述源電極、所述漏電極、所述第二電極和所述第五電極是使用相同材料形成的。
3.按照權(quán)利要求1或2所述的半導(dǎo)體器件，其中所述第一電極和所述第四電極是使用 相同導(dǎo)電層形成的。
4.按照權(quán)利要求1或2所述的半導(dǎo)體器件，其中所述第二絕緣膜被設(shè)置在所述晶體管上。
5.一種包含存儲單元的半導(dǎo)體器件，所述存儲單元包含晶體管，其包括第一半導(dǎo)體膜、在所述第一半導(dǎo)體膜上的柵極絕緣膜、在所述柵極絕緣 膜上的柵電極、源電極、和漏電極；存儲元件，其包括第一電極、在所述第一電極上的第二半導(dǎo)體膜、和在所述第二半導(dǎo)體 膜上的第二電極；第一電容器，其包括第三電極、在所述第三電極上的第一絕緣膜、和在所述第一絕緣膜 上的第四電極；以及在所述第一電容器上的第二電容器，所述第二電容器包括第五電極、在所述第五電極 上的第二絕緣膜、和在所述第二絕緣膜上的第六電極，其中所述源電極和所述漏電極之一與所述第二電極、所述第三電極和所述第六電極電 連接，其中所述柵極絕緣膜和所述第一絕緣膜是使用相同材料形成的，其中所述柵電極、所述第一電極、所述第四電極和所述第五電極是使用相同材料形成的，其中所述源電極、所述漏電極、所述第二電極和所述第六電極是使用相同材料形成的，并且其中所述第一電極、所述第四電極和所述第五電極是使用相同導(dǎo)電層形成的。
6.按照權(quán)利要求5所述的半導(dǎo)體器件，其中所述第二絕緣膜插在所述第一電極與所述 第二電極之間。
7.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，其中所述存儲元件是在所 述第一電容器上形成的。
8.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，其中所述第三電極是使用包括雜質(zhì)的第三半導(dǎo)體膜形成的，并且 其中所述第一半導(dǎo)體膜和所述第三半導(dǎo)體膜是使用相同材料形成的。
9.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，其中所述存儲元件、所述第 一電容器和所述第二電容器是并聯(lián)連接的。
10.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，其中所述柵極絕緣膜、所 述第一絕緣膜和所述第二絕緣膜包括氮化硅。
11.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，其中當(dāng)將高電壓電位施加 在所述第一電極與所述第二電極之間時，所述第二半導(dǎo)體膜引起與所述第一電極的硅化反 應(yīng)。
12.按照權(quán)利要求1、2和5中的任何一項所述的半導(dǎo)體器件，還包含天線。
全文摘要
為了實現(xiàn)不會使存儲單元的面積增大地增大存儲單元中的單位面積電容值的半導(dǎo)體存儲器件，存儲單元包括晶體管、存儲元件、第一電容器和第二電容器。第一電容器包括晶體管中所包括的半導(dǎo)體膜、柵極絕緣膜和柵電極，并且與晶體管同時形成。第二電容器包括存儲元件中所包括的電極和在電極上形成的絕緣膜和電極。并且，第二電容器是在第一電容器上形成的。這樣，形成與存儲元件并聯(lián)連接的第一電容器和第二電容器。
文檔編號H01L27/10GK102150268SQ20098013523
公開日2011年8月10日 申請日期2009年9月7日 優(yōu)先權(quán)日2008年9月30日
發(fā)明者齋藤利彥 申請人:株式會社半導(dǎo)體能源研究所