專利名稱：電子元件封裝體及其制造方法
技術領域：
本發(fā)明涉及一種電子元件封裝體，特別是涉及一種電子元件封裝體的應力釋放結 構及其制造方法。
背景技術：
一般而言，在芯片封裝體的背面通常會設置焊球(solder ball)，以與印刷電路板 (PCB)上的接合墊產(chǎn)生電連接，焊球通常設置在芯片封裝體背面的阻焊膜(solder mask) 的開口中。圖IA是顯示一種現(xiàn)有的芯片封裝體的局部平面示意圖，在阻焊膜10中設置有焊 球12。由于焊球12與阻焊膜10的材料不同，兩者的熱膨脹系數(shù)(coefficient ofthermal expansion，簡稱CTE)不匹配，在溫度循環(huán)(temperature cycling)測試環(huán)境下，焊球12與 阻焊膜10的接合處容易產(chǎn)生裂縫14，使得現(xiàn)有的芯片封裝體產(chǎn)生信賴性問題。請參閱圖 1B，其是顯示沿著圖IA中的剖面線B-B’的芯片封裝體的局部剖面示意圖，在芯片16上形 成有阻焊膜10，焊球12設置于阻焊膜10的開口中，而在焊球12與阻焊膜10的接合處所產(chǎn) 生的裂縫14則位于阻焊膜10中。請參閱圖2，其是顯示一種現(xiàn)有的芯片封裝體的局部剖面示意圖，其中在焊球12 與阻焊膜10的接合處形成一高分子環(huán)18，通過高分子環(huán)18避免裂縫產(chǎn)生。然而，在焊球 12與阻焊膜10的接合處形成高分子環(huán)18需要額外的材料及制作工藝，其材料成本高，使得 芯片封裝體的制造成本增加。因此，業(yè)界亟需一種電子元件封裝體，其可以避免焊球與阻焊膜的接合處產(chǎn)生裂 縫，且可達到較經(jīng)濟的制造成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電子元件封裝體，以解決上述問題。本發(fā)明的目的是這樣實現(xiàn)的，即提供一種電子元件封裝體，其包括包含多個電子 元件芯片的半導體基底，保護層設置于半導體基底之上，具有第一開口，導電凸塊設置于保 護層的第一開口內(nèi)，以及應力釋放結構設置于保護層內(nèi)，且圍繞導電凸塊。此外，本發(fā)明還提供一種電子元件封裝體的制造方法，包括提供含有多個電子元 件芯片的半導體基底，形成保護層在半導體基底之上，圖案化保護層，形成第一開口及多個 第二開口圍繞第一開口，以及形成導電凸塊在第一開口內(nèi)，其中該些第二開口形成應力釋 放結構圍繞導電凸塊。為了讓本發(fā)明的上述目的、特征、及優(yōu)點能更明顯易懂，以下配合所附附圖，作詳 細說明如下


圖IA是顯示一種現(xiàn)有的芯片封裝體的局部平面示意圖IB是顯示沿著圖IA中的剖面線B-B’的芯片封裝體的局部剖面示意圖；圖2是顯示另一種現(xiàn)有的芯片封裝體的局部剖面示意圖；圖3A-圖;3H是顯示依據(jù)本發(fā)明各實施例的電子元件封裝體的局部平面示意圖；圖4是顯示依據(jù)本發(fā)明的一實施例，沿著第3A至3E圖及圖3H中的剖面線4_4， 的電子元件封裝體的局部剖面示意圖；圖5A至圖5E是顯示依據(jù)本發(fā)明的一實施例，形成電子元件封裝體的應力釋放結 構的制造方法剖面示意圖；圖6是顯示依據(jù)本發(fā)明另一實施例的電子元件封裝體的局部剖面示意圖。主要元件符號說明10 阻焊膜；12 焊球；14 裂縫； 16 芯片18 高分子環(huán)；100 半導體基底；IOOa 半導體基底的正面；IOOb 半導體基底的背面； 102 絕緣層； 104 保護層；106 導線層； 108 導電凸塊； 110 第一開口；112 第二開口； 114 緩沖材料； 120 光掩模；122、IM 光掩模圖案。
具體實施例方式以下以實施例并配合附圖詳細說明本發(fā)明，在附圖或說明書描述中，相似或相同 的部分使用相同的圖號。且在附圖中，實施例的形狀或是厚度可擴大，以簡化或是方便標 示。再者，附圖中各元件的部分將以描述說明之，值得注意的是，圖中未繪示或描述的元件， 為所屬技術領域中具有通常知識者所知的形式。另外，特定的實施例僅為揭示本發(fā)明使用 的特定方式，其并非用以限定本發(fā)明。在本發(fā)明的電子元件封裝體的實施例中，其可應用于各種包含主動元件或被 動元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關于光電元件 (opto electronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、 微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物 理感測器(Physical Sensor)。特別是可選擇使用晶片級封裝(wafer scale package ； WSP)制作工藝對影像感測元件(image sensor)、發(fā)光二極管(light-emitting diodes ； LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺 儀(gyroscopes)、微制動器(micro actuators)、表面聲波兀件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體芯片 進行封裝。其中上述晶片級封裝制作工藝主要指在晶片階段完成封裝步驟后，再予以切割成 獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體芯片重新分布在一承載晶 片上，再進行封裝制作工藝，也可稱之為晶片級封裝制作工藝。另外，上述晶片級封裝制作 工藝也適用于通過堆疊(stack)方式安排具有集成電路的多片晶片，以形成多層集成電路 (multi-layer integrated circuit devices)的電子兀件封裝體。本發(fā)明提供一種電子元件封裝體及其制造方法，在電子元件封裝體的導電凸塊周圍設置有應力釋放結構圍繞導電凸塊，應力釋放結構形成于保護層中，可降低導電凸塊與 保護層的熱膨脹系數(shù)不匹配的程度，且可避免在保護層中產(chǎn)生的裂縫繼續(xù)蔓延。請參閱圖3A至圖3H，其是顯示依據(jù)本發(fā)明各實施例的電子元件封裝體的局部平 面示意圖，其是顯示填充導電凸塊的開口 110與應力釋放結構112在保護層104中的配置 關系，其中應力釋放結構112環(huán)繞著填充導電凸塊的開口 110而設置，在圖3A至圖3H中 分別顯示應力釋放結構112的各種型態(tài)。接著，請參閱圖4，其是顯示依據(jù)本發(fā)明的一實施 例，沿著圖3A至圖3E及圖;3H中的剖面線4-4’的電子元件封裝體的局部剖面示意圖。如 圖4所示，半導體基底100的正面具有多個電子元件芯片(未繪出)，在半導體基底100的 背面IOOb上形成絕緣層102，在絕緣層102上形成導線層106，并在導線層106上覆蓋保護 層104。保護層104的材料可為感光性的絕緣材料，例如阻焊膜(solder mask)，其熱膨脹 系數(shù)通常約為30ppm/°C。在保護層104中形成第一開口 110暴露出導線層106，并在第一開口 110中填充導 電凸塊108，導電凸塊108的材料可為導電金屬，例如為錫鉛合金、錫銀銅合金或其他合金 材料，導電凸塊108的熱膨脹系數(shù)通常約為24. 5ppm/°C。由于導電凸塊108與保護層104 的材料的熱膨脹系數(shù)不匹配，在導電凸塊108與保護層104的接合處容易產(chǎn)生裂縫，此裂 縫會在保護層104中蔓延，使得電子元件封裝體在溫度循環(huán)的環(huán)境下產(chǎn)生信賴性不良的問 題。因此，依據(jù)本發(fā)明的一實施例，在第一開口 110的周圍形成一個或一個以上的第 二開口 112，第二開口 112可作為應力釋放結構，由此降低導電凸塊108與保護層104的熱 膨脹系數(shù)不匹配的程度，且可避免在保護層104中產(chǎn)生的裂縫繼續(xù)蔓延。另外，在本發(fā)明的 一實施例中，也可以在第二開口 112內(nèi)填充緩沖材料作為應力釋放結構，緩沖材料可以是 軟性塑膠材料，例如硅膠。在本發(fā)明的實施例中，填充導電凸塊的第一開口 110的形狀可以是圓形或多邊 形，多邊形例如為四邊形(包括正方形、矩形或菱形)、五邊形、六邊形或其他多邊形，其中 圓形的第一開口 110如圖3A至圖3C、圖3G及圖3H所示，而四邊形的第一開口 110如圖3D 至圖3F所示。在本發(fā)明的一實施例中，當導電凸塊108填充在圓形的第一開口 110時，導電凸塊 108與保護層104之間因材料熱膨脹系數(shù)不同所產(chǎn)生的應力由圓形開口的圓心朝向圓周各 方向均勻發(fā)散，因此圍繞在圓形的第一開口 Iio周圍作為應力釋放結構的第二開口 112，較 佳為均勻或對稱地分布在第一開口 110的周圍，如圖3A至圖3C以及圖3G所示。此外，圍 繞在圓形第一開口 110周圍作為應力釋放結構的第二開口 112也可以是一個弧形開口或具 有一開口的環(huán)形開口，如圖3H所示。在一實施例中，當導電凸塊108填充在四邊形的第一開口 110時，導電凸塊108與 保護層104之間因材料熱膨脹系數(shù)不同所產(chǎn)生的應力由四邊形開口的中央朝向四邊形的 四個角發(fā)散，因此圍繞在四邊形的第一開口 110周圍作為應力釋放結構的第二開口 112，較 佳為設置在第一開口 110的四個角附近，如圖3D及圖3F所示。此外，在另一實施例中，圍 繞在四邊形的第一開口 110周圍的第二開口 112也可以均勻或對稱地分布在第一開口 110 的周圍，如圖3E所示。上述第二開口 112的形狀可以是圓狀、正方形、長方形、弧形或具一開口的環(huán)形或其他形狀，在一實施例中，第二開口 112可以與第一開口 110相隔一間距設置，如圖3A至圖 3E以及圖3H所示。在另一實施例中，第二開口 112也可以與第一開口 110互相連接設置， 如圖3F及圖3G所示。接著，請參閱圖5A至圖5E，其是顯示依據(jù)本發(fā)明的一實施例，形成電子元件封裝 體的應力釋放結構的制造方法剖面示意圖。如圖5A所示，首先提供一半導體基底100，例如 為半導體晶片，在半導體基底100的正面IOOa上包含多個電子元件芯片(未繪出)。接著，請參閱圖5B，在半導體基底100的背面IOOb上形成絕緣層102，在一實施 例中，絕緣層102可以是環(huán)氧樹脂(epoxy)、防焊層(solder mask)或其它適合的絕緣物 質，例如無機材料的氧化硅層、氮化硅層、氮氧化硅層、金屬氧化物或其組合，或者是有機 高分材料的聚醯亞胺樹脂(polyimide ；PI)、苯環(huán)丁烯(butylcyclobutene ；BCB)、聚對二 甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯 (accrylates)等，且此絕緣層102可以是利用涂布方式，例如旋轉涂布(spin coating)、噴 涂(spray coating)或淋幕涂布(curtain coating)，或者是其它適合的沉積方式，例如液 相沉禾只(liquid phase deposition)、物理氣相沉禾只(physical vapor deposition ；PVD) > 化學氣相沉禾只(chemical vapor d印osition ;CVD)、低壓化學氣相沉禾只(low pressure chemical vapor d印osition ;LPCVD)、電漿增強式化學氣相沉積(plasma enhanced chemical vapor d印osition ;PECVD)、快速熱化學氣相沉積(rapid thermal-CVD ；RTCVD) 或常壓化學氣相沉禾只(atmospheric pressure chemical vapor deposition ；APCVD)的方 式形成，以隔離半導體基底100與后續(xù)形成的導線層106。接著，在絕緣層102上形成導線層106，導線層106可通過例如是物理氣相沉積法 (PVD)或濺鍍法(sputtering)，順應性地沉積例如是銅、鋁、銀(silver ；Ag)、鎳(nickel ； Ni)或其合金的導電層在絕緣層102上，再通過光刻蝕刻制作工藝圖案化導電層，以形成導 線層106。導線層106與半導體基底100的正面100a上的電子元件芯片產(chǎn)生電連接。然 后，在半導體基底100的背面100b上形成保護層(passivation layer) 104覆蓋導線層106 以及絕緣層102，保護層104為感光性的絕緣材料，例如為阻焊膜(solder mask) 0請參閱圖5C，提供一光掩模120設置于保護層104上方，光掩模120上具有圖案 122及124，其中光掩模圖案122對應至填充導電凸塊的第一開口 110，光掩模圖案IM則 對應形成應力釋放結構的第二開口 112。利用光掩模120對保護層104進行曝光及顯影制 作工藝，將保護層104圖案化，如圖5D所示，在保護層104中形成第一開口 110暴露出導線 層106，以及一個或一個以上的第二開口 112圍繞第一開口 110，其中開口 110及112皆貫 穿保護層104。然后，請參閱圖5E，通過電鍍或網(wǎng)版印刷(screen printing)的方式，將一焊料 (solder)填入于第一開口 110中，且進行一回焊(re-flow)制作工藝，以形成例如是焊球 (solder ball)或焊墊(solder paste)的導電凸塊108。之后，沿著各電子芯片之間的切 割道(scribe line)分割晶片級封裝體，以分離各電子元件芯片，即可完成本發(fā)明的電子元 件封裝體。雖然上述實施例中并未描述，然而，在此技術領域中具有通常知識者當可了解， 本發(fā)明的電子元件封裝體及其制造方法中還可以包括其他元件以及其他制作工藝，例如封 裝層(packaging layer)、間隔層(spacer)及導電墊(conductive pad)等，以及其他元件 的制作工藝，以形成本發(fā)明的電子元件封裝體。
在本發(fā)明的一實施例中，應力釋放結構可以是圍繞在填充導電凸塊108的第一開 口 110周圍的一個或一個以上的第二開口 112，如圖5E所示。此外，在本發(fā)明的另一實施例 中，如圖6所示，也可以在第二開口 112中填充緩沖材料114作為應力釋放結構，緩沖材料 114可以是軟性塑膠材料，例如硅膠。依據(jù)本發(fā)明的實施例，可在電子元件封裝體的保護層中形成應力釋放結構圍繞導 電凸塊，通過應力釋放結構可以降低導電凸塊與保護層的接合處熱膨脹系數(shù)不匹配的程 度，并且可避免保護層中所產(chǎn)生的裂縫繼續(xù)蔓延。此應力釋放結構可以與填充導電凸塊的 開口一起在保護層中形成，不需要額外的制作工藝，并且應力釋放結構中可不填充其他材 料，因此，本發(fā)明的電子元件封裝體的制造成本較為經(jīng)濟。雖然本發(fā)明已揭露較佳實施例如上，然而其并非用以限定本發(fā)明，任何熟悉此項 技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，可做些許更動與潤飾，因此本發(fā)明的保護范圍應 以所附的權利要求所界定的為準。
權利要求
1.一種電子元件封裝體，包括半導體基底，包含多個電子元件芯片； 保護層，設置于該半導體基底之上，具有一第一開口 ； 導電凸塊，設置于該保護層的該第一開口內(nèi)；以及 應力釋放結構，設置于該保護層內(nèi)，且圍繞該導電凸塊。
2.如權利要求1所述的電子元件封裝體，其中該應力釋放結構包括一個或一個以上形 成于該保護層內(nèi)的第二開口。
3.如權利要求2所述的電子元件封裝體，其中該第二開口貫穿該保護層，且該第二開 口的形狀包括圓狀、正方形、長方形、弧形或具一開口的環(huán)形。
4.如權利要求2所述的電子元件封裝體，還包括緩沖材料，填充于該第二開口內(nèi)。
5.如權利要求1所述的電子元件封裝體，其中該第一開口的形狀包括圓形或多邊形。
6.如權利要求1所述的電子元件封裝體，其中該應力釋放結構的設置方式包括與該第 一開口相隔一間距或與該第一開口互相連接。
7.如權利要求1所述的電子元件封裝體，其中該第一開口的形狀為多邊形，且該應力 釋放結構相應于該多邊形的多個角設置。
8.如權利要求7所述的電子元件封裝體，其中該應力釋放結構的設置方式包括與該多 邊形的該些角互相連接或與該多邊形的該些角相隔一間距。
9.一種電子元件封裝體的制造方法，包括 提供半導體基底，其包含多個電子元件芯片； 形成保護層在該半導體基底之上；圖案化該保護層，形成一第一開口及一個或一個以上的第二開口圍繞該第一開口 ；以及形成導電凸塊在該第一開口內(nèi)，其中該第二開口形成應力釋放結構圍繞該導電凸塊。
10.如權利要求9所述的電子元件封裝體的制造方法，其中該第一開口的形狀包括圓 形或多邊形。
11.如權利要求9所述的電子元件封裝體的制造方法，其中該第二開口的設置方式包 括與該第一開口互相連接或與該第一開口相隔一間距。
12.如權利要求9所述的電子元件封裝體的制造方法，還包括在該第二開口內(nèi)填充一 緩沖材料。
13.如權利要求9所述的電子元件封裝體的制造方法，其中該第一開口的形狀為多邊 形，且該第二開口相應于該多邊形的多個角設置。
14.如權利要求13所述的電子元件封裝體的制造方法，其中該第二開口的設置方式包 括與該多邊形的該些角互相連接或與該多邊形的該些角相隔一間距。
15.如權利要求9所述的電子元件封裝體的制造方法，其中該第一開口與該第二開口 貫穿該保護層，且該第二開口的形狀包括圓狀、正方形、長方形、弧形或具一開口的環(huán)形。
全文摘要
本發(fā)明公開一種電子元件封裝體及其制造方法，電子元件封裝體包括含有多個電子元件芯片的半導體基底，保護層設置于半導體基底之上，具有一開口，導電凸塊設置于保護層的開口內(nèi)，以及應力釋放結構設置于保護層內(nèi)，且圍繞導電凸塊。電子元件封裝體的制造方法包括形成保護層在半導體基底之上，圖案化保護層，形成該第一開口及多個第二開口圍繞第一開口；以及形成導電凸塊在第一開口內(nèi)，其中該些第二開口形成應力釋放結構圍繞導電凸塊。
文檔編號H01L21/60GK102088012SQ20091022578
公開日2011年6月8日 申請日期2009年12月7日 優(yōu)先權日2009年12月7日
發(fā)明者倪慶羽, 林南君, 樓百堯, 蔡佳倫, 陳偉銘, 黃耀德 申請人:精材科技股份有限公司