專利名稱：Pmos otp器件的建模方法
技術領域：
本發(fā)明涉及半導體制集成電路領域，尤其是涉及一種PMOS OTP器件的建模方法
背景技術：
PMOS OTP (one-time programmable memory)器件是通過場效應管的耦合電容分 壓來實現電子寫入的新型存儲器件。它的器件結構如圖1所示，是兩個P型MOS場效應管 (PMOS)的串聯(lián)，兩個PMOS器件做在同一個N阱里，左邊PMOS為PMOS選擇管，所述PMOS選 擇管的柵作為柵電壓輸入端，所述PMOS選擇管的柵為一多晶硅柵；右邊的PMOS為PMOS浮 柵管，在所述PMOS浮柵管的柵為一浮柵，所述浮柵用來存儲電荷，所述PMOS浮柵管的柵不 接任何電位。所述PMOS選擇管的漏端和所述PMOS浮柵管的源端共用一個有源區(qū)，所述N 型阱接一體端。當所述PMOS浮柵管漏端和體端加固定電壓偏置，所述PMOS選擇管源端加 掃描電壓時，所述PMOS浮柵管的柵與源之間的交疊電容會將一部分源漏之間的電壓差耦 合到所述PMOS浮柵管的柵上，從而控制所述浮柵PMOS溝道電流。所述PMOS OTP器件需要通過編程來實現寫入，從而區(qū)分所述PMOS OTP器件的存 儲狀態(tài)。編程條件為所述PMOS選擇管柵端和源端保持零電位，在體端輸入一個電壓脈沖信 號，電壓幅度為8V，脈沖時間為100微秒。通過該脈沖信號將溝道電子寫入到所述PMOS浮柵 管的浮柵中，使浮柵負電荷增加，從而降低了所述PMOS浮柵管的開啟電壓，能夠加強所述 PMOS浮柵管的柵耦合電壓對所述PMOS浮柵管溝道電流的控制。如圖2A所示，為PMOS OTP 器件在編程前的輸入曲線，其橫坐標所示的柵電壓為所述PMOS選擇管的柵源電壓差，縱坐 標表示器件的溝道電流，不同曲線表示不同體端電壓偏置條件下的電流情況，由于編程前 所述PMOS浮柵管的浮柵中沒有電子寫入，浮柵下的溝道開啟電壓較高，所述PMOS浮柵管的 柵耦合電壓使得下面的溝道始終處在臨界開啟或亞開啟狀態(tài)，因此該溝道電阻是隨著PMOS 浮柵管的柵耦合電壓的變化而變化的，同時如果體電位加正電壓偏置，則流過溝道電流就 很小。如圖2B所示，為PMOS OTP器件在編程前的輸入曲線，通過編程后，電子被寫入到所述 PMOS浮柵管的浮柵上，由于浮柵中負電荷增多，使得下面的溝道開啟電壓變小，這導致所述 PMOS浮柵管的柵耦合電壓對其溝道的控制情況會不同，此時浮柵器件工作在線形區(qū)，因此 溝道電流變大。由此編程前后的溝道電流會完全不一樣，從而達到信息存儲功能。PMOS OTP 器件有面積小，寫入時間短等優(yōu)點，但是它的器件特性同常規(guī)場效應管已經有很大的不同， 普通場效應管SPICE模型已經無法再適用于描述該器件，因此有必要開發(fā)一種新型的等效 電路模型來對其進行描述。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種PMOS OTP器件的建模方法，能良好的描述 PMOS OTP器件的電特性同時又具有物理意義。為解決上述技術問題，本發(fā)明提供一種PMOS OTP器件的建模方法，所述PMOS OPT 器件包含一個PMOS選擇管和一個PMOS浮柵管，所述PMOS選擇管和PMOS浮柵管串聯(lián)起來并且制作在同一個N型阱中，以所述PMOS浮柵管作為存儲單元，所述PMOS選擇管的漏端和 所述PMOS浮柵管的源端共用一個有源區(qū)，所述N型阱接一體端。工作時所述PMOS浮柵管 的柵不接任何電位，通過所述PMOS浮柵管的源柵間的交疊電容而將加在源漏間的電壓耦 合到所述PMOS浮柵的柵中，從而控制所述PMOS浮柵管溝道電流。本發(fā)明的PMOS OTP器件 的建模方法包括如下步驟步驟一、根據所述PMOS OTP器件的結構和工作原理建立一套等效電路，等效電路 結構包括一個PMOS選擇管、一個PMOS浮柵管，所述PMOS選擇管和PMOS浮柵管形成一個 PMOS選擇管的漏端和PMOS浮柵管的源端連接的串聯(lián)結構；所述PMOS選擇管和PMOS浮柵 管的體電位串聯(lián)，所述PMOS選擇管的源端接源電壓、柵接柵壓；所述PMOS浮柵管的漏端接 漏電壓、并在漏端和所述體電位間接入一寄生二極管，所述PMOS浮柵管的柵接一電壓控制 電壓源，以所述電壓控制電壓源模擬所述PMOS浮柵管的柵耦合電壓，所述電壓控制電壓源 的電壓和所述PMOS選擇管的柵源電壓差成正比且比例系數固定；步驟二、根據所述等效電路建立對應的SPICE宏模型，通過仿真和實際數據的擬 合確定所述電壓控制電壓源的電壓和所述PMOS選擇管的柵源電壓差成正比的比例系數， 以及所述PMOS選擇管、PMOS浮柵管、寄生二極管的模型參數。步驟二所述根據等效電路建立對應的SPICE宏模型包括通過HSPICE語言并采用 宏模型結構將所述等效電路寫成子電路語句形式；將子電路代入到模型提取軟件中，通過 仿真與實測數據的擬合來提取相關參數；通過調節(jié)所述PMOS選擇管的BSIM4參數來擬合所 述PMOS OTP器件亞閾值電流，調節(jié)所述PMOS浮柵管的BSIM4參數擬合所述PMOS OTP器件 在柵壓較高區(qū)域的電流，同時調節(jié)所述電壓控制電壓源的電壓和所述PMOS選擇管的柵源 電壓差成正比的比例系數來控制所述PMOS OTP在高柵壓區(qū)域的電流斜率。本發(fā)明能良好的描述PMOS OTP器件的電特性同時又具有物理意義


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是PMOS OTP器件結構圖；圖2A-圖2B是PMOS OTP器件編程前后的輸入曲線；圖3是本發(fā)明的PMOS OTP器件的建模方法的流程圖；圖4是本發(fā)明實施例的PMOS OTP器件的等效電路模型示意圖；圖5A-圖5B是本發(fā)明實施例的建立的PMOS OTP器件SPICE子電路宏模型在編程 前后的輸入曲線的仿真擬合結果。
具體實施例方式如圖3所示為本發(fā)明的PMOS OTP器件的建模方法的流程圖，本發(fā)明包括如下步 驟步驟一、根據所述PMOS OTP器件的結構和工作原理建立一套等效電路。如圖4所 示，等效電路結構包括一個PMOS選擇管、一個PMOS浮柵管，所述PMOS選擇管和PMOS浮柵 管形成一個PMOS選擇管的漏端和PMOS浮柵管的源端連接的串聯(lián)結構；所述PMOS選擇管和 PMOS浮柵管的體電位串聯(lián)，所述PMOS選擇管的源端接源電壓、柵接柵壓；所述PMOS浮柵管的漏端接漏電壓、并在漏端和所述體電位間接入一寄生二極管，所述PMOS浮柵管的柵接一 電壓控制電壓源，以所述電壓控制電壓源模擬所述PMOS浮柵管的柵耦合電壓，所述電壓控 制電壓源的電壓和所述PMOS選擇管的柵源電壓差成正比且比例系數固定。步驟二、根據所述等效電路建立對應的SPICE宏模型，通過仿真和實際數據的擬 合確定所述電壓控制電壓源的電壓和所述PMOS選擇管的柵源電壓差成正比的比例系數， 以及所述PMOS選擇管、PMOS浮柵管、寄生二極管的模型參數。本實施例中是通過HSPICE語 言并采用宏模型結構將所述等效電路寫成子電路語句形式；將得到的SPICE子電路宏模型 代入到模型提取軟件中，通過仿真與實測數據的擬合來提取相關參數；通過調節(jié)所述PMOS 選擇管的BSIM4參數來擬合所述PMOS OTP器件亞閾值電流，調節(jié)所述PMOS浮柵管的BSIM4 參數擬合所述PMOS OTP器件在柵壓較高區(qū)域的電流，同時調節(jié)所述電壓控制電壓源的電壓 和所述PMOS選擇管的柵源電壓差成正比的比例系數來控制所述PMOS OTP在高柵壓區(qū)域的 電流斜率。如圖5A和圖5B分別為本發(fā)明實施例的建立的PMOS OTP器件SPICE子電路宏模 型在編程前后的輸入曲線的仿真擬合結果，其橫坐標所示的柵電壓為所述PMOS選擇管的 柵源電壓差，縱坐標表示器件的溝道電流，左圖的縱坐標為線性坐標，右圖的縱坐標為對數 坐標，不同曲線表示不同體端電壓偏置條件下的電流情況，其中點線代表實測數據，實現代 表模型仿真后得到的結果。如圖5A所示，在編程前，該器件中M2溝道開啟電壓由于較高， 浮柵耦合電壓使得下面的溝道始終處在臨界開啟和亞開啟狀態(tài)，因此器件的電流很小。如 圖5B所示，編程后，由于浮柵中電子的寫入，使得下面的溝道開啟電壓變小，使得浮柵器件 工作在線形區(qū)。由此可見該套模型在編程前和編程后都能滿足精度特性要求，同實際情況 完全相符。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應 視為本發(fā)明的保護范圍。
權利要求
1.一種PMOS OTP器件的建模方法，所述PMOS OPT器件包含一個PMOS選擇管和一個 PMOS浮柵管，所述PMOS選擇管和PMOS浮柵管串聯(lián)起來并且制作在同一個N型阱中，以所述 PMOS浮柵管作為存儲單元，所述PMOS選擇管的漏端和所述PMOS浮柵管的源端共用一個有 源區(qū)，所述N型阱接一體端；工作時所述PMOS浮柵管的柵不接任何電位，通過所述PMOS浮 柵管的源柵間的交疊電容而將加在源漏間的電壓耦合到所述PMOS浮柵的柵中，從而控制 所述PMOS浮柵管溝道電流；其特征在于，包括步驟步驟一、根據所述PMOS OTP器件的結構和工作原理建立一套等效電路，等效電路結構 包括一個PMOS選擇管、一個PMOS浮柵管，所述PMOS選擇管和PMOS浮柵管形成一個PMOS 選擇管的漏端和PMOS浮柵管的源端連接的串聯(lián)結構；所述PMOS選擇管和PMOS浮柵管的 體電位串聯(lián)，所述PMOS選擇管的源端接源電壓、柵接柵壓；所述PMOS浮柵管的漏端接漏電 壓、并在漏端和所述體電位間接入一寄生二極管，所述PMOS浮柵管的柵接一電壓控制電壓 源，以所述電壓控制電壓源模擬所述PMOS浮柵管的柵耦合電壓，所述電壓控制電壓源的電 壓和所述PMOS選擇管的柵源電壓差成正比且比例系數固定；步驟二、根據所述等效電路建立對應的SPICE宏模型，通過仿真和實際數據的擬合確 定所述電壓控制電壓源的電壓和所述PMOS選擇管的柵源電壓差成正比的比例系數，以及 所述PMOS選擇管、PMOS浮柵管、寄生二極管的模型參數。
2.如權利要求1所述PMOSOTP器件的建模方法，其特征在于步驟二所述根據等效電 路建立對應的SPICE宏模型包括通過HSPICE語言并采用宏模型結構將所述等效電路寫成子電路語句形式；將子電路代入到模型提取軟件中，通過仿真與實測數據的擬合來提取相關參數；通過 調節(jié)所述PMOS選擇管的BSIM4參數來擬合所述PMOS OTP器件亞閾值電流，調節(jié)所述PMOS 浮柵管的BSIM4參數擬合所述PMOS OTP器件在柵壓較高區(qū)域的電流，同時調節(jié)所述電壓控 制電壓源的電壓和所述PMOS選擇管的柵源電壓差成正比的比例系數來控制所述PMOS OTP 在高柵壓區(qū)域的電流斜率。
全文摘要
本發(fā)明公開了一種PMOS OTP器件的建模方法，根據PMOS OTP器件的結構和工作原理建立一套等效電路，等效電路結構主要包括一PMOS選擇管、一PMOS浮柵管，選擇管和浮柵管形成串聯(lián)結構，二者的體電位相同，浮柵管漏端和體電位間接入一寄生二極管，浮柵管的柵接一電壓控制電壓源用以模擬浮柵管的柵耦合電壓，所述電壓控制電壓源的電壓和選擇管的柵源電壓差成正比且比例系數固定；再根據所述等效電路建立對應的SPICE宏模型。本發(fā)明能良好的描述PMOS OTP器件的電特性同時又具有物理意義。
文檔編號H01L27/088GK102081680SQ20091020188
公開日2011年6月1日 申請日期2009年11月30日 優(yōu)先權日2009年11月30日
發(fā)明者王正楠 申請人:上海華虹Nec電子有限公司