專利名稱：一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，特別涉及一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法。
背景技術(shù)：
電容是一種用于耦合交流信號、構(gòu)建延遲和相移網(wǎng)絡(luò)的無源器件。由于成本等因素，在集成電路中很難實(shí)現(xiàn)大的電容，所以大的電容都是采用片外方式實(shí)現(xiàn)，而片上集成電容都是微小量級的電容。集成電容大都為平行板電容，由稱為電極的兩塊導(dǎo)電極板和一層稱為電介質(zhì)的絕緣材料構(gòu)成，電極位于電介質(zhì)的兩側(cè)。這種平行板電容的電容值與兩塊極板的交疊面積成正比，而與電介質(zhì)層厚度成反比。
集成電容通常分為兩類 一類是使用反偏PN結(jié)周圍的耗盡區(qū)作為電介質(zhì)的結(jié)電容，另一類是使用薄層絕緣膜作為電介質(zhì)的薄膜電容(thin-film capacitor )。薄膜電容包括氧化物電容(oxide capacitor )、氧化物-氮化物-氧化物電容(ONOcapacitor )、多晶硅-多晶硅(poly-poly capacitor)和金屬氧化物半導(dǎo)體電容(MOScapacitor)等。其中，MOS電容采用生長在硅的擴(kuò)散區(qū)上的薄氧化層作為電介質(zhì)， 一個(gè)極板為擴(kuò)散區(qū)，而另一極板為金屬或者摻雜的多晶硅。如果使用柵極氧化層作為MOS電容的電介質(zhì)，那么得到的電容就稱為柵氧電容(gate oxidecapacitor), CMOS工藝通常只提供MOS電容，因?yàn)榭梢灾苯訉OS晶體管當(dāng)做MOS電容使用。圖1為現(xiàn)有技術(shù)的典型MOS電容的結(jié)構(gòu)示意圖。MOS電容10包括設(shè)置在柵極氧化層12上的導(dǎo)電層11,柵極氧化層12設(shè)置在具有兩個(gè)n十?dāng)U散區(qū)13的半導(dǎo)體村底上，兩個(gè)n+擴(kuò)散區(qū)13與N-阱(N-well) 14相接觸，N-阱14覆蓋在P-襯底(P-sub) 15之上。MOS電容10的陽極為柵極端子，即與覆蓋在柵極氧化層12上的導(dǎo)電層11相連接的接線端。兩個(gè)n+擴(kuò)散區(qū)13形成陰極(源極-漏極)。理想情況下，電容值與兩端的偏壓無關(guān)。然而，集成電容的電容值卻具有隨偏壓變化的特性，即電壓調(diào)制效應(yīng)。結(jié)電容的電容值受偏壓影響很大，這是
因?yàn)镻N結(jié)兩端的反向偏壓會對耗盡區(qū)寬度產(chǎn)生調(diào)制作用。圖2顯示了結(jié)電容的電容值隨偏壓變化的特性曲線。圖2中，橫坐標(biāo)為偏壓(U)，縱坐標(biāo)為電容值(C)。當(dāng)處于反向偏壓區(qū)域21時(shí)，隨著反向偏壓的增大，耗盡區(qū)寬度逐漸加寬，從而導(dǎo)致結(jié)電容的電容值減小。當(dāng)然反向偏壓也不可過大，否則會導(dǎo)致耗盡區(qū)內(nèi)的電場過強(qiáng)，引發(fā)雪崩擊穿。當(dāng)處于正向偏壓區(qū)域22時(shí)，結(jié)電容的電容值實(shí)際上是增大的，這是因?yàn)檎蚱珘洪_始抵消內(nèi)建電勢差，所以耗盡區(qū)變窄。然而，當(dāng)正向偏壓等于內(nèi)建電勢差時(shí)，耗盡區(qū)消失，結(jié)電容的電容值迅速下降。正向偏壓時(shí)電容值的增大沒有特別的用處，因?yàn)檎蚱珘旱亩O管會導(dǎo)通電流，電容值將很難測量，所以大多數(shù)設(shè)計(jì)都避免使用正向偏壓的結(jié)電容。
MOS電容也存在很明顯的電壓調(diào)制效應(yīng)，這是因?yàn)樗囊粋€(gè)電極是摻雜的硅。理想狀態(tài)下，如圖1所示的MOS電容的電容值隨偏壓變化過程如下當(dāng)柵極偏壓為正時(shí)，N-阱中的多數(shù)栽流子就會被向上抽取并積累在柵極氧化層下面，此時(shí)電容值僅由柵極氧化層決定，即為柵氧電容值，稱為積累區(qū)。當(dāng)柵極偏壓為負(fù)時(shí)，多數(shù)栽流子被排斥而遠(yuǎn)離表面，并形成耗盡區(qū)。隨著偏壓的增大，耗盡區(qū)加寬，電容值減小。直到柵極偏壓達(dá)到閾值電壓時(shí)，電容值減小到一個(gè)最小值(這個(gè)最小電容值通常不超過柵氧電容值的20%),而從N-阱中抽取的足夠多的少數(shù)栽流子使表面反型，形成導(dǎo)電溝道。此導(dǎo)電溝道使得源極和漏極短接并成為電容的電極，電容值重新增大到柵氧電容值，稱為反型區(qū)。然而，在實(shí)際應(yīng)用中，MOS電容的特性將是更加復(fù)雜的，通常使其工作在積累區(qū)，此時(shí)電容值并不穩(wěn)定在柵氧電容值，而是隨著柵極偏壓的增大而增大。圖3顯示了如圖1所示的MOS電容的電容值隨柵極偏壓變化的特性曲線。圖3中，橫坐標(biāo)為柵極偏壓(U)，縱坐標(biāo)為電容值(C)。
上述電壓調(diào)制效應(yīng)一般都很小，通常用電壓系數(shù)來衡量。電壓系數(shù)定義為單位面積電容值相對于電壓的變化率，其單位為ppm/V。其中，ppm (parts permillion)代表百萬分之一。對工作于不同電壓的精確匹配電容而言，這些小的電壓調(diào)制效應(yīng)變得很重要，有時(shí)會影響到電路工作的穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，以解決電容的電壓調(diào)制效應(yīng)帶來的電路工作不穩(wěn)定的問題。
本發(fā)明提供一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，包括提供至少一個(gè)第一電容元件，其具有正的電壓系數(shù)VCC1和有效電容面積S1;提供至少一個(gè)第二電容元件，其具有負(fù)的電壓系數(shù)VCC2和有效電容面積S2;并聯(lián)所述第一電容元件和所述第二電容元件，使兩者的電壓調(diào)制效應(yīng)相互抵消；其中，所述第一電容元件和所述第二電容元件的電壓系數(shù)和有效電容面積滿足關(guān)系<formula>formula see original document page 5</formula>
可選的，所述第一電容元件為MOS電容。
可選的，所述第二電容元件為反向偏置的結(jié)電容。
可選的，所述第一電容元件和所述第二電容元件的電壓系數(shù)的絕對值為1~104ppm/V。
本發(fā)明提供的一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，通過并聯(lián)至少兩個(gè)分別具有正的電壓系數(shù)和負(fù)的電壓系數(shù)的電容元件，佳_得電容元件的電壓調(diào)制效應(yīng)互相補(bǔ)償，從而使得電容元件的總電容值不受電壓調(diào)制效應(yīng)的影響，這樣便得到了較好的電路工作穩(wěn)定性。


圖1為現(xiàn)有技術(shù)的典型MOS電容的結(jié)構(gòu)示意圖；圖2顯示了結(jié)電容的電容值隨偏壓變化的特性曲線；圖3顯示了如圖1所示的MOS電容的電容值隨柵極偏壓變化的特性曲線；圖4為才艮據(jù)本發(fā)明的補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法的一個(gè)實(shí)施例的簡化電路圖。
具體實(shí)施例方式
為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明。
在背景技術(shù)中已經(jīng)提及，集成電容大都具有電壓調(diào)制效應(yīng)，這會影響到電路工作的穩(wěn)定性。
本發(fā)明的核心思想在于，并聯(lián)至少兩個(gè)分別具有正的電壓系數(shù)和負(fù)的電壓系數(shù)的電容元件，使得電容元件的電壓調(diào)制效應(yīng)互相補(bǔ)償。
圖4為根據(jù)本發(fā)明的補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法的一個(gè)實(shí)施例的筒化電路圖。圖4中，第一電容元件41為MOS電容，其工作在積累區(qū)，具有正的電壓系數(shù)VCC1，即隨著加在第一電容元件41上的偏壓越大，電容值Cmos越大。第二電容元件42為反向偏置的結(jié)電容，具有負(fù)的電壓系數(shù)VCC2，即隨著加在第二電容元件42上的反向偏壓越大，電容值Cdiode越小。其中，電壓系數(shù)VCC1與VCC2的絕對值為1 ~ 104ppm/V?？紤]第一電容元件41和第二電容元件42的電壓調(diào)制效應(yīng)，電容值Cmos和電容值Cdiode分別滿足公式1:Cmos = [Cmos (0) + VCC1 * AV* SICdiode = [Cdiode⑥+ VCC2 * AV]* S2
式中，Cmos(o)和Cdiode(。)分別為加在并聯(lián)電路上的偏壓為某一個(gè)穩(wěn)定電壓值時(shí)第一電容元件41和第二電容元件42的單位面積電容值，AV為以所述穩(wěn)定電壓值為基準(zhǔn)而發(fā)生的電壓變化量，SI和S2分別為第一電容元件41和第二電容元件42的有效電容面積。由上述公式l可以看出，如果要達(dá)到總電容值(即電容值Cmos與電容值Cdiode之和)不受電壓調(diào)制效應(yīng)的影響，必須滿足公式2:VCC1*S1 + VCC2 *S2 = 0。此時(shí)，第一電容元件41和第二電容元件42的電壓調(diào)制效應(yīng)互相得到補(bǔ)償。第一電容元件41和第二電容元件42的電壓系數(shù)是可以測得的，因此，通過工藝調(diào)整第一電容元件41和第二電容元件42的有效電容面積以滿足y〉式2即可。
綜上所述，本發(fā)明提供了一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，通過并聯(lián)至少兩個(gè)分別具有正的電壓系數(shù)和負(fù)的電壓系數(shù)的電容元件，使得電容元件的電壓調(diào)制效應(yīng)互相補(bǔ)償，從而使得電容元件的總電容值不受電壓調(diào)制效應(yīng)的影響，這樣便得到了較好的電路工作穩(wěn)定性。
顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1、一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，其特征在于，包括提供至少一個(gè)第一電容元件，其具有正的電壓系數(shù)VCC1和有效電容面積S1；提供至少一個(gè)第二電容元件，其具有負(fù)的電壓系數(shù)VCC2和有效電容面積S2；并聯(lián)所述第一電容元件和所述第二電容元件，使兩者的電壓調(diào)制效應(yīng)相互抵消；其中，所述第一電容元件和所述第二電容元件的電壓系數(shù)和有效電容面積滿足關(guān)系VCC1*S1+VCC2*S2＝0。
2、 如權(quán)利要求1所述的方法，其特征在于，所述第一電容元件為MOS電容。
3、 如權(quán)利要求l所述的方法，其特征在于，所述第二電容元件為反向偏置 的結(jié)電容。
4、 如權(quán)利要求1所述的方法，其特征在于，所述第一電容元件和所述第二 電容元件的電壓系數(shù)的絕對值為1 ~ 104ppm/V。
全文摘要
本發(fā)明公開了一種補(bǔ)償電容的電壓調(diào)制效應(yīng)的方法，包括提供至少一個(gè)第一電容元件，其具有正的電壓系數(shù)VCC1和有效電容面積S1；提供至少一個(gè)第二電容元件，其具有負(fù)的電壓系數(shù)VCC2和有效電容面積S2；并聯(lián)所述第一電容元件和所述第二電容元件，使兩者的電壓調(diào)制效應(yīng)相互抵消；其中，所述第一電容元件和所述第二電容元件的電壓系數(shù)和有效電容面積滿足關(guān)系VCC1*S1+VCC2*S2＝0。
文檔編號H01L27/02GK101673736SQ200910196449
公開日2010年3月17日 申請日期2009年9月25日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者軍 何, 孔蔚然 申請人:上海宏力半導(dǎo)體制造有限公司