專利名稱：一種反并聯(lián)雙二極管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種反并聯(lián)雙二極管，具體涉及一種即可以單獨(dú)封裝
成軸向二極管，也可以與固體放電管芯片或TVS管芯片疊加燒結(jié)一起
封裝成反并聯(lián)雙二極管的集成芯片。
背景技術(shù)：
由于固體放電管的短路失效模式比氣體放電管的開路失效模式 在安全保護(hù)方面更加可靠，因此被越來越多地應(yīng)用。但在數(shù)據(jù)線、 ISDN、 CATV、 Modem以及其他高頻電子通信設(shè)備中，目前已有的 SA系列、TPA系列、P3XX系列固體放電管電容值較大(通常20pf 以上)而引起信號(hào)較大的衰減使應(yīng)用受到限制。因此數(shù)據(jù)線、ISDN、 CATV、 Modem以及其他高頻電子通信設(shè)備迫切需要低電容固體放電 管。且上述高頻電子通信設(shè)備的電容值最好為小于5pf的低電容固體 放電管。目前市場上流通的均為20pf以上的固體放電管。

發(fā)明內(nèi)容
本發(fā)明的主要任務(wù)在于提供一種反并聯(lián)雙二極管，具體涉及一種即 可以單獨(dú)封裝成軸向二極管也可以與固體放電管芯或TVS管芯片疊加 燒結(jié)一起封裝成反并聯(lián)雙二極管集成芯片。
為了解決以上技術(shù)問題，本發(fā)明的一種反并聯(lián)雙二極管芯片，其特 征在于所述芯片為反并聯(lián)集成芯片，結(jié)構(gòu)為在芯片載體上設(shè)置兩個(gè) 反向排列的PN結(jié)芯片A、 B，兩芯片中間有隔離帶，隔離帶兩端覆蓋二氧化硅保護(hù)層，PN結(jié)兩端引出部分通過金屬層連接形成芯片A、 B 反并聯(lián)。
進(jìn)一步地，所述芯片A、 B的兩端均分別設(shè)有磷擴(kuò)散區(qū)和硼擴(kuò)散區(qū)。
進(jìn)一步地，所述芯片A的磷擴(kuò)散區(qū)的端面與芯片B的硼擴(kuò)散區(qū)的 端面為同一端面。
進(jìn)一步地，所述芯片A的硼擴(kuò)散區(qū)的端面與芯片B的磷擴(kuò)散區(qū)的 端面為同一端面。
進(jìn)一步地，所述隔離帶內(nèi)用硼進(jìn)行穿通擴(kuò)散。
以上結(jié)構(gòu)的優(yōu)點(diǎn)在于將兩個(gè)PN結(jié)反向并聯(lián)，在電子線路中常用 于雙向限壓，以及利用整流二極管較小的電容與固體放電管或雙向瞬 間電壓抑制器管串聯(lián)來降低整個(gè)保護(hù)電路電容的目的。本發(fā)明的集成 芯片是將芯片制成雙面擴(kuò)散區(qū)對(duì)稱，兩芯片之間設(shè)隔離帶的集成芯片， 它可以單獨(dú)封裝成DO-15, D0-41標(biāo)準(zhǔn)的軸向二極管外形，也可以與 固體放電管芯或TVS管芯片疊加燒結(jié)一起封裝成反并聯(lián)雙二極管集成 產(chǎn)品。最大的優(yōu)點(diǎn)還在于節(jié)約空間，減少所占面積，適應(yīng)目前電子產(chǎn) 品追求小巧的趨勢，能夠適用于高頻電子通信設(shè)備的電容值小于5pf 的低電容固體放電管。具有廣闊的市場前景。


圖為本發(fā)明的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
如圖所示，本發(fā)明的芯片為PN極反向并聯(lián)的集成芯片。具體結(jié) 構(gòu)為將含低濃度磷的硅單晶作為芯片載體2，在該載體2上設(shè)置兩個(gè)芯片A、 B，所述芯片A、 B的結(jié)構(gòu)相同，均為在載體2的兩端面上 分別設(shè)磷擴(kuò)散區(qū)和硼擴(kuò)散區(qū)，只是芯片A的磷擴(kuò)散區(qū)3的端面與芯片 B硼擴(kuò)散區(qū)4的端面為同一端面，芯片A的硼擴(kuò)散區(qū)1端面與芯片B 磷擴(kuò)散區(qū)5端面為同一端面。在上述的磷擴(kuò)散區(qū)3、 5端面與硼擴(kuò)散區(qū) 4、 l端面的引出部分直接連合金金屬層6，具體連接為磷擴(kuò)散區(qū)3 與硼擴(kuò)散區(qū)4通過引出部分與合金金屬層6連通，磷擴(kuò)散區(qū)5硼擴(kuò)散 區(qū)l過引出部分與合金金屬層6連通，這樣，使兩個(gè)芯片A、 B實(shí)現(xiàn) PN極反向并聯(lián)，達(dá)到在電子線路中用于雙向限壓，以及利用整流二極 管較小的電容與固體放電管或雙向瞬間電壓抑制器管串聯(lián)來降低整個(gè) 保護(hù)電路電容的目的。
在上述兩個(gè)芯片A、 B之間的中心位置，設(shè)有硼擴(kuò)散區(qū)作為隔離帶 7，在隔離帶7的兩端部及兩個(gè)芯片引出部分以外的部分，均覆蓋有二 氧化硅氧化層8。
權(quán)利要求
1、一種反并聯(lián)雙二極管芯片，其特征在于所述芯片為反并聯(lián)集成芯片，結(jié)構(gòu)為在芯片載體上設(shè)置兩個(gè)反向排列的PN結(jié)芯片A、B，兩芯片中間有隔離帶，隔離帶兩端覆蓋二氧化硅保護(hù)層，PN結(jié)兩端引出部分通過金屬層連接形成芯片A、B反并聯(lián)。
2、 根據(jù)權(quán)利要求1所述的一種反并聯(lián)雙二極管芯片，其特征在于-所述芯片A、 B的兩端均分別設(shè)有磷擴(kuò)散區(qū)和硼擴(kuò)散區(qū)。
3、 根據(jù)權(quán)利要求2所述的一種反并聯(lián)雙二極管芯片，其特征在于-所述芯片A的磷擴(kuò)散區(qū)的端面與芯片B的硼擴(kuò)散區(qū)的端面為同 一端面。
4、 根據(jù)權(quán)利要求2所述的一種反并聯(lián)雙二極管芯片，其特征在于-所述芯片A的硼擴(kuò)散區(qū)的端面與芯片B的磷擴(kuò)散區(qū)的端面為同一端面。
5、 根據(jù)權(quán)利要求1所述的一種反并聯(lián)雙二極管芯片，其特征在于 所述隔離帶內(nèi)用硼進(jìn)行穿通擴(kuò)散。
全文摘要
本發(fā)明公開了一種反并聯(lián)雙二極管芯片，其特征在于所述芯片為反并聯(lián)集成芯片，結(jié)構(gòu)為在芯片載體上設(shè)置兩個(gè)反向排列的PN結(jié)芯片A、B，兩芯片中間有隔離帶，隔離帶兩端覆蓋二氧化硅保護(hù)層，PN結(jié)兩端引出部分通過金屬層連接形成芯片A、B反并聯(lián)。以上結(jié)構(gòu)的優(yōu)點(diǎn)在于它可以單獨(dú)封裝成DO-15，DO-41標(biāo)準(zhǔn)的軸向二極管外形，也可以與固體放電管芯或TVS管芯片疊加燒結(jié)一起封裝成反并聯(lián)雙二極管集成產(chǎn)品。最大的優(yōu)點(diǎn)還在于節(jié)約空間，減少所占面積，適應(yīng)電子產(chǎn)品追求小巧的趨勢，能夠適用于高頻電子通信設(shè)備的電容值小于5pf的低電容固體放電管。具有廣闊的市場前景。
文檔編號(hào)H01L25/07GK101546760SQ20091014313
公開日2009年9月30日 申請(qǐng)日期2009年5月15日 優(yōu)先權(quán)日2009年5月15日
發(fā)明者袁建軍 申請(qǐng)人:南通久旺電子有限公司