專利名稱：半導體封裝體的堆疊構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導體封裝體的堆疊構(gòu)造，特別是有關(guān)于一種可有效降低整 體堆疊高度的半導體封裝體的堆疊構(gòu)造。
背景技術(shù)：
現(xiàn)今，半導體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型 式的封裝構(gòu)造，其中各種不同的系統(tǒng)封裝(system in package, SIP)設(shè)計概念常用于架 構(gòu)高密度封裝構(gòu)造。一般而言，系統(tǒng)封裝可分為多芯片模塊(multi chip module, MCM), 封裝體上堆疊封裝體(package on package，POP)及封裝體內(nèi)堆疊封裝體(package in package,PIP)等。所述多芯片模塊(MCM)是指在同一基板上布設(shè)數(shù)個芯片，在設(shè)置芯片后， 再利用同一封裝膠體包埋所有芯片，且依芯片排列方式又可將其細分為堆疊芯片(stacked die)封裝或并列芯片(side-by-side)封裝。再者，所述封裝體上堆疊封裝體(POP)的構(gòu)造 是指先完成一具有基板的第一封裝體，接著再于第一封裝體的封裝膠體上表面堆疊另一完 整的第二封裝體，第二封裝體會透過適當?shù)霓D(zhuǎn)接元件電性連接至第一封裝體的基板上，因 而成為一復合封裝構(gòu)造。相較之下，所述封裝體內(nèi)堆疊封裝體(PIP)的構(gòu)造則是更進一步 利用另一封裝膠體將第二封裝體、轉(zhuǎn)接元件及第一封裝體的原封裝膠體等一起包埋固定在 第一封裝體的基板上，因而成為一復合封裝構(gòu)造。舉例來說，請參照圖1所示，其揭示一種現(xiàn)有封裝體上堆疊封裝體(POP)的組合構(gòu) 造，其包含一第一封裝體11、一第二封裝體12及一轉(zhuǎn)接電路板13，其中所述第一封裝體11 及第二封裝體12皆屬于球柵陣列封裝構(gòu)造(ball gridarray,BGA)。所述第一封裝體11的 上表面承載一第一芯片111，并具有一第一封裝膠體112包覆所述第一芯片111，所述第一 封裝體11的下表面則結(jié)合數(shù)個錫球113。所述第二封裝體12的上表面承載一個或多個第 二芯片121，并具有一第二封裝膠體122包覆所述第二芯片121。所述轉(zhuǎn)接電路板13是一 環(huán)狀電路板，其下表面及上表面分別結(jié)合數(shù)個第一轉(zhuǎn)接金屬球131及數(shù)個第二轉(zhuǎn)接金屬球 132。在堆疊時，利用所述轉(zhuǎn)接電路板13的第一及第二轉(zhuǎn)接金屬球131、132即可間接電性 連接所述第一及第二封裝體11、12，如此即可構(gòu)成一封裝體上堆疊封裝體(POP)的組合構(gòu) 造。如圖1所示，由于所述第一封裝膠體112具有相當高度，而所述第一及第二轉(zhuǎn)接金 屬球131、132又無法制造成具足夠高度的尺寸，因此必需利用所述轉(zhuǎn)接電路板13才能轉(zhuǎn)接 結(jié)合所述第一及第二封裝體11、12。雖然現(xiàn)有封裝體上堆疊封裝體的組合構(gòu)造能達到高密 度封裝的效果，但是卻不利于降低堆疊組裝后的整體堆疊高度，也就是無法提供體積小型 化的優(yōu)點，不利于應(yīng)用于行動電話等小型化電子產(chǎn)品的領(lǐng)域。再者，使用所述轉(zhuǎn)接電路板13 也會相對增加堆疊時的組裝材料成本。另外，在組裝時，所述第一及第二轉(zhuǎn)接金屬球131、 132必需分別與所述第一及第二封裝體11、12進行2次對位組裝，相對也提高組裝所需的時 間與復雜度，而且會增加因組裝對位失敗而造成的良品率(yield)下降的風險。故，有必要提供一種半導體封裝體的堆疊構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問題。
發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種半導體封裝體的堆疊構(gòu)造，其中由基板提供凹穴 容納芯片，以減少芯片及封裝膠體造成的突起高度，進而使得封裝體與另一封裝體在堆疊 組裝時，可直接利用小尺寸轉(zhuǎn)接金屬球來達成轉(zhuǎn)接目的，因此有利于降低整體堆疊高度、降 低堆疊組裝成本、簡化堆疊組裝流程及提高堆疊組裝的良品率。本發(fā)明的次要目的在于提供一種半導體封裝體的堆疊構(gòu)造，其中由基板提供凹穴 容納芯片，且凹穴的內(nèi)壁面可以設(shè)置散熱鍍層，因此有利于提高堆疊構(gòu)造的散熱效率及電 磁遮蔽(EMI shielding)效率。本發(fā)明的另一目的在于提供一種半導體封裝體的堆疊構(gòu)造，其中由基板提供凹穴 容納芯片，以降低芯片及封裝膠體造成的高度，并將省下的高度空間用于設(shè)置散熱片或散 熱鍍膜，因此有利于提高堆疊構(gòu)造的散熱效率及電磁遮蔽(EMI shielding)效率。為達成本發(fā)明的前述目的，本發(fā)明提供一種半導體封裝體的堆疊構(gòu)造，其特征在 于所述堆疊構(gòu)造包含一第一封裝體、一第二封裝體及數(shù)個轉(zhuǎn)接元件。所述第一封裝體具 有一第一電路板、至少一第一芯片及至少一第一封裝膠體。所述第一電路板設(shè)有至少一凹 穴、數(shù)個轉(zhuǎn)接焊墊及數(shù)個輸出端；所述凹穴容置所述第一芯片，所述第一封裝膠體填滿所述 凹穴并包覆所述第一芯片；所述轉(zhuǎn)接焊墊形成于所述第一電路板的上表面未設(shè)置有凹穴的 位置；及所述輸出端設(shè)于所述第一電路板的下表面。所述第二封裝體的下表面通過所述轉(zhuǎn) 接元件電性連接至所述第一封裝體的第一電路板的轉(zhuǎn)接焊墊。在本發(fā)明的一實施例中，所述第一電路板的上表面在所述凹穴的周圍設(shè)有數(shù)個打 線焊墊，所述第一芯片通過數(shù)條導線電性連接所述打線焊墊。在本發(fā)明的一實施例中，所述第一芯片的上表面的高度等于或小于所述第一電路 板的上表面的高度。在本發(fā)明的一實施例中，所述第一電路板的凹穴的內(nèi)壁面設(shè)有一散熱鍍層。在本發(fā)明的一實施例中，所述第一電路板的凹穴的內(nèi)底面設(shè)有數(shù)個倒裝芯片焊 墊，所述第一芯片通過數(shù)個凸塊電性連接所述倒裝芯片焊墊。在本發(fā)明的一實施例中，所述第一電路板的凹穴的內(nèi)壁面形成一階狀部，所述階 狀部上設(shè)有數(shù)個打線焊墊，所述第一芯片通過數(shù)條導線電性連接所述階狀部上的打線焊墊。在本發(fā)明的一實施例中，所述轉(zhuǎn)接元件為轉(zhuǎn)接金屬球。在本發(fā)明的一實施例中，所述第一封裝體另包含一散熱片，所述散熱片包埋于所 述第一封裝膠體內(nèi)，所述散熱片的一端接觸所述第一芯片，及所述散熱片的另一端露出所 述第一封裝膠體外。在本發(fā)明的一實施例中，所述第一封裝體另包含一散熱鍍膜，所述散熱鍍膜涂布 于所述第一封裝膠體的表面。在本發(fā)明的一實施例中，所述第二封裝體具有一第二電路板、至少一第二芯片及 至少一第二封裝膠體。在本發(fā)明的一實施例中，所述第二電路板具有至少一凹穴，以容置所述第二芯片。
圖1是現(xiàn)有封裝體上堆疊封裝體(POP)的組合構(gòu)造的示意圖。圖2々、28、2(、20、2￡及2 是本發(fā)明第一實施例半導體封裝體的堆疊構(gòu)造的制造流 程示意圖。圖3A及3B是本發(fā)明第二實施例半導體封裝體的堆疊構(gòu)造的堆疊流程示意圖。圖4是本發(fā)明第三實施例半導體封裝體的堆疊構(gòu)造的示意圖。圖5是本發(fā)明第四實施例半導體封裝體的堆疊構(gòu)造的示意圖。
具體實施方式為讓本發(fā)明上述目的、特征及優(yōu)點更明顯易懂，下文特舉本發(fā)明較佳實施例，并配 合附圖，作詳細說明如下請參照圖2A、2B、2C、2D、2E及2F所示，其揭示本發(fā)明第一實施例的半導體封裝體 的堆疊構(gòu)造的制造方法流程，其中如圖2A、2B及2C所示，所述制造方法的第一步驟是提 供一第一電路板21，其設(shè)有至少一凹穴210、數(shù)個轉(zhuǎn)接焊墊218。在本步驟中，如圖2A所 示，首先通過壓合工藝(laminationprocess)組合數(shù)個基板單元，例如組合一第一基板單 元211、一第二基板單元212及一第三基板單元213，其中所述第一基板單元211是在一絕 緣層(未標示)的上、下表面各設(shè)置一圖案化電路層(未標示)，且所述第一基板單元211 開設(shè)有至少一通孔214 ；所述第二基板單元212是一未固化的預浸材料膠片，及所述第三基 板單元213是在一絕緣層(未標示)的上、下表面各設(shè)置一圖案化電路層(未標示)。上述 基板單元的數(shù)量是依實際產(chǎn)品的電路布局需求而加以調(diào)整。接著，如圖2B所示，在完成壓 合后，進一步切割去除所述通孔214中裸露的所述第二基板單元212部分，因而成為至少一 凹穴210，所述凹穴210裸露所述第三基板單元213的圖案化電路層。在本發(fā)明中，優(yōu)選進 一步在所述第一電路板21的凹穴210的所有內(nèi)壁面(包含內(nèi)底面)利用電鍍方式形成一 散熱鍍層215，其材質(zhì)優(yōu)選為銅、銀、金、鎳、鈀或其組成。接著，如圖2C所示，在形成所述凹 穴210及散熱鍍層215后，貫穿所述第一電路板21，以形成數(shù)個鍍通孔(plating through hole) 216 ；并且在所述第一基板單元211的上表面及所述第三基板單元213的下表面分別 形成一阻焊層(S0ldermaSk)217，并圖案化所述阻焊層216。此時，所述第一基板單元211 的上表面未設(shè)置有凹穴210的位置上的阻焊層217裸露出數(shù)個轉(zhuǎn)接焊墊218及數(shù)個打線焊 墊218’，其中所述打線焊墊218’形成在所述第一電路板21的上表面的凹穴210周圍。再 者，所述第三基板單元213的下表面的阻焊層217則裸露出數(shù)個焊墊(未標示)。請參照圖2D所示，其揭示本發(fā)明第一實施例的半導體封裝體的堆疊構(gòu)造的制造 方法的第二步驟是將至少一第一芯片22設(shè)置在所述第一電路板21的至少一凹穴210中， 并利用至少一第一封裝膠體23填滿所述凹穴210并包覆所述第一芯片22，以組裝成一第一 封裝體200。在本步驟中，所述第一芯片22的數(shù)量是對應(yīng)于所述凹穴210，且每一所述凹穴 210可選擇容納單一個、二個或更多的第一芯片22。在本實施例中，所述第一芯片22的下表 面通常利用一黏著層24黏結(jié)固定于所述凹穴210的內(nèi)底面的散熱鍍層215上。所述第一芯 片22是選自打線(wire bonding)型芯片，所述第一芯片22的上表面即為有源表面，所述 上表面具有數(shù)個焊墊(未標示)可通過數(shù)條導線221電性連接至所述第一電路板21的上 表面的打線焊墊218’，其中所述第一芯片22的上表面的高度優(yōu)選為等于或小于所述第一電路板21的上表面的高度，以便減少所述導線221的長度及其打線彎折角度，此外，所述第 一芯片22的上表面的高度也可以略大于所述第一電路板21的上表面的高度，以適應(yīng)厚度 較大的芯片或方便進行打線工藝。在完成打線后，利用至少一第一封裝膠體23填滿所述凹 穴210并包覆所述第一芯片22，如此即可組裝成一第一封裝體200。在完成上述程序后，所 述第三基板單元213下表面裸露的數(shù)個焊墊(未標示)則結(jié)合數(shù)個輸出端219。在本實施 例中，所述輸出端219選自錫球(solder ball)，以構(gòu)成塑料球柵陣列封裝構(gòu)造(PBGA)的架 構(gòu)，然而在其他實施例中，所述輸出端219亦可能選自接點(land)或針腳(pin)，以構(gòu)成接 點柵格陣列封裝構(gòu)造(land grid array，LGA)或針腳柵格陣列封裝構(gòu)造(pin grid array, PGA)的架構(gòu)。請參照圖2E所示，其揭示本發(fā)明第一實施例的半導體封裝體的堆疊構(gòu)造的制造 方法的第三步驟是提供一第二封裝體300，其下表面通過數(shù)個轉(zhuǎn)接元件400電性連接至所 述第一封裝體200的第一電路板21的轉(zhuǎn)接焊墊218。在本步驟中，所述第一封裝體200的 第一電路板21的轉(zhuǎn)接焊墊218可用以電性連接任一型式的封裝體，例如在本實施例中，所 述第二封裝體300具有一第二電路板31、至少一第二芯片32及至少一第二封裝膠體33，所 述第二芯片32利用導線(未標示)電性連接到所述第二電路板31的上表面，而所述第二 封裝體300的第二電路板31的下表面則通過所述轉(zhuǎn)接元件400電性連接至所述第一封裝 體200的第一電路板21的轉(zhuǎn)接焊墊218，所述轉(zhuǎn)接元件400優(yōu)選為轉(zhuǎn)接金屬球，例如錫球 (solder ball)、錫凸塊(solder bump)或金凸塊(goldbump)等。由于所述第一封裝體200的第一芯片22嵌設(shè)于所述第一電路板21的 凹穴210中，因此能減少所述第一芯片22及第一封裝膠體23造成的突出高度，進而使得所 述第一封裝體200與第二封裝體300在堆疊組裝時，可直接利用小尺寸的轉(zhuǎn)接元件400 (如 轉(zhuǎn)接金屬球)來達成轉(zhuǎn)接目的，因此有利于降低整體堆疊高度、降低堆疊組裝成本、簡化堆 疊組裝流程及提高堆疊組裝的良品率。再者，所述凹穴210的內(nèi)壁面設(shè)置所述散熱鍍層215 則有利于提高堆疊構(gòu)造的散熱效率及電磁遮蔽(EMI shielding)效率。請參照圖2F所示，其揭示本發(fā)明第一實施例的半導體封裝體的堆疊構(gòu)造的制造 方法的第四步驟是切割所述第一及第二封裝體200、300的堆疊構(gòu)造。在本發(fā)明中，每一 所述第一基板21實際包含數(shù)個所述第一封裝體200，同時每一所述第二基板31實際包含 數(shù)個所述第二封裝體300，因此在完成堆疊組裝后，必需進一步切割所述第一及第二封裝體 200、300的堆疊構(gòu)造，以分離成各自獨立的半導體封裝體的堆疊構(gòu)造。上述方法有利于批次 量產(chǎn)半導體封裝體的堆疊構(gòu)造。在其他實施例中，本發(fā)明亦可能先切割所述第一基板21及 第二基板31，接著才堆疊組裝所述第一及第二封裝體200、300。請參照圖3A及3B所示，本發(fā)明第二實施例的半導體封裝體的堆疊構(gòu)造及其制造 方法相似于本發(fā)明第一實施例，但第二實施例的差異特征在于所述第二實施例是將二個 或以上大致相同的第一封裝體200加以相互堆疊，例如將4個第一封裝體200加以相互堆 疊，并在完成堆疊組裝后，進一步進行切割動作，以分離成各自獨立的半導體封裝體的堆疊 構(gòu)造。每一所述第一封裝體200可以選擇包含相同或不同的第一芯片22。由于所述第一封 裝體200的第一芯片22嵌設(shè)于所述第一電路板21的凹穴210中，因此能減少所述第一芯 片22及第一封裝膠體23造成的突出高度，進而使得堆疊二個或以上的所述第一封裝體200 時，可直接利用小尺寸的轉(zhuǎn)接元件(如所述第一基板22本身的輸出端219)來達成轉(zhuǎn)接目的，因此有利于降低整體堆疊高度、降低堆疊組裝成本、簡化堆疊組裝流程及提高堆疊組裝 的良品率。請參照圖4所示，本發(fā)明第三實施例的半導體封裝體的堆疊構(gòu)造及其制造方法相 似于本發(fā)明第一及第二實施例，但第三實施例的差異特征在于所述第三實施例在利用所 述第一封裝體200的架構(gòu)進行堆疊數(shù)個封裝體(例如2個第一封裝體200及1個第二封裝 體300)時，所述第一電路板21的凹穴210的內(nèi)底面可選擇設(shè)有數(shù)個倒裝芯片焊墊218”， 同時所述第一芯片22選自倒裝芯片(flip chip)，其中所述第一芯片22通過數(shù)個凸塊222 電性連接所述倒裝芯片焊墊218”，所述凸塊22可以是錫凸塊或金凸塊?；蛘?，所述第一電 路板21的凹穴210的內(nèi)壁面可預先加工形成一階狀部210a，并將所述打線焊墊218’設(shè)置 在所述階狀部210a上，使所述第一芯片22通過所述導線221電性連接至所述階狀部210a 上的打線焊墊218’。上述兩種凹穴210的設(shè)計皆可進一步減少所述第一芯片22及第一封 裝膠體23造成的突出高度，進而有利于降低整體堆疊高度。請參照圖5所示，本發(fā)明第四實施例的半導體封裝體的堆疊構(gòu)造及其制造方法相 似于本發(fā)明第一、第二及第三實施例，但第四實施例的差異特征在于所述第四實施例在利 用所述第一封裝體200的架構(gòu)進行堆疊數(shù)個封裝體(例如2個第一封裝體200及1個第二 封裝體300)時，所述第一封裝體200另可選擇包含一散熱片25。所述散熱片25的材質(zhì)選 自銅、銀、金、鎳或其他等效高導熱性材質(zhì)，所述散熱片25包埋于所述第一封裝膠體23內(nèi)， 所述散熱片25的一端接觸所述第一芯片22，及所述散熱片25的另一端露出所述第一封裝 膠體23外?；蛘?，所述第一封裝體200另可選擇包含一散熱鍍膜26，所述散熱鍍膜26是利 用電鍍或蒸鍍等方式涂布于所述第一封裝膠體23的表面，所述散熱鍍膜26的材質(zhì)亦選自 銅、銀、金、鎳或其他等效高導熱性材質(zhì)。上述的散熱片25或散熱鍍膜26的設(shè)計皆可進一 步減少所述第一芯片22及第一封裝膠體23造成的突出高度，進而有利于提高堆疊構(gòu)造的 散熱效率及電磁遮蔽(EMI shielding)效率，可維持各封裝體的芯片在正常溫度下運作，并 能避免各封裝體的芯片之間因產(chǎn)生電磁波向外輻射而相互干擾的問題。如上所述，相較于現(xiàn)有封裝體上堆疊封裝體(POP)的組合構(gòu)造必需利用所述轉(zhuǎn)接 電路板13才能轉(zhuǎn)接結(jié)合所述第一及第二封裝體11、12，而導致無法降低堆疊組裝后的整體 堆疊高度等缺點，圖2A至5的本發(fā)明使所述第一封裝體200的第一芯片22嵌設(shè)于所述第 一電路板21的凹穴210中，因此能減少所述第一芯片22及第一封裝膠體23造成的突出高 度，進而使得所述第一封裝體200與第二封裝體300在堆疊組裝時，可直接利用小尺寸的轉(zhuǎn) 接元件400 (如轉(zhuǎn)接金屬球)來達成轉(zhuǎn)接目的，因此有利于降低整體堆疊高度、降低堆疊組 裝成本、簡化堆疊組裝流程及提高堆疊組裝的良品率。再者，所述凹穴210的內(nèi)壁面設(shè)置所 述散熱鍍層215則有利于提高堆疊構(gòu)造的散熱效率及電磁遮蔽(EMI shielding)效率。另 外，也可將省下的高度空間用于設(shè)置所述散熱片25或散熱鍍膜26，其亦有利于提高堆疊構(gòu) 造的散熱效率及電磁遮蔽(EMIshielding)效率。本發(fā)明已由上述相關(guān)實施例加以描述，然而上述實施例僅為實施本發(fā)明的范例。 必需指出的是，已公開的實施例并未限制本發(fā)明的范圍。相反地，包含于權(quán)利要求書的精神 及范圍的修改及均等設(shè)置均包括于本發(fā)明的范圍內(nèi)。
權(quán)利要求
一種半導體封裝體的堆疊構(gòu)造，其特征在于所述堆疊構(gòu)造包含一第一封裝體，具有一第一電路板、至少一第一芯片及至少一第一封裝膠體；所述第一電路板設(shè)有至少一凹穴、數(shù)個轉(zhuǎn)接焊墊及數(shù)個輸出端；所述凹穴容置所述第一芯片，所述第一封裝膠體填滿所述凹穴并包覆所述第一芯片；所述轉(zhuǎn)接焊墊形成于所述第一電路板的上表面未設(shè)置有凹穴的位置；及所述輸出端設(shè)于所述第一電路板的下表面；數(shù)個轉(zhuǎn)接元件；及一第二封裝體，所述第二封裝體的下表面通過所述轉(zhuǎn)接元件電性連接至所述第一封裝體的第一電路板的轉(zhuǎn)接焊墊。
2.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一電路板的上 表面在所述凹穴的周圍設(shè)有數(shù)個打線焊墊，所述第一芯片通過數(shù)條導線電性連接所述打線焊墊。
3.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一芯片的上表 面的高度等于或小于所述第一電路板的上表面的高度。
4.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一電路板的凹 穴的內(nèi)壁面設(shè)有一散熱鍍層。
5.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一電路板的凹 穴的內(nèi)底面設(shè)有數(shù)個倒裝芯片焊墊，所述第一芯片通過數(shù)個凸塊電性連接所述倒裝芯片焊 墊。
6.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一電路板的凹 穴的內(nèi)壁面形成一階狀部，所述階狀部上設(shè)有數(shù)個打線焊墊，所述第一芯片通過數(shù)條導線 電性連接所述階狀部上的打線焊墊。
7.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述轉(zhuǎn)接元件為轉(zhuǎn)接金屬球。
8.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一封裝體另包 含一散熱片，所述散熱片包埋于所述第一封裝膠體內(nèi)，所述散熱片的一端接觸所述第一芯 片，及所述散熱片的另一端露出所述第一封裝膠體外。
9.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第一封裝體另包 含一散熱鍍膜，所述散熱鍍膜涂布于所述第一封裝膠體的表面。
10.如權(quán)利要求1所述的半導體封裝體的堆疊構(gòu)造，其特征在于所述第二封裝體具有 一第二電路板、至少一第二芯片及至少一第二封裝膠體，所述第二電路板具有至少一凹穴， 以容置所述第二芯片。
全文摘要
本發(fā)明公開一種半導體封裝體的堆疊構(gòu)造，包含一第一封裝體、一第二封裝體及數(shù)個轉(zhuǎn)接元件。所述第一封裝體具有一第一電路板、至少一第一芯片及至少一第一封裝膠體。所述第一電路板設(shè)有至少一凹穴及數(shù)個轉(zhuǎn)接焊墊。所述凹穴容置所述第一芯片，所述第一封裝膠體填滿所述凹穴并包覆所述第一芯片。所述轉(zhuǎn)接焊墊形成于所述第一電路板的上表面未設(shè)置有凹穴的位置。所述第二封裝體的下表面通過所述轉(zhuǎn)接元件電性連接至所述第一封裝體的第一電路板的轉(zhuǎn)接焊墊。由于所述凹穴容納所述芯片，因此可以減少所述芯片及封裝膠體造成的突起高度，進而有利于降低堆疊組裝時的整體堆疊高度。
文檔編號H01L25/00GK101887885SQ200910051149
公開日2010年11月17日 申請日期2009年5月12日 優(yōu)先權(quán)日2009年5月12日
發(fā)明者葉昶麟, 許宏達, 趙健 申請人:日月光封裝測試(上海)有限公司