專(zhuān)利名稱(chēng)：：提高射頻電路的最高振蕩頻率的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路(IC)設(shè)計(jì)應(yīng)用領(lǐng)域，尤其是指一種提高射頻電路的最高振蕩頻率的方法。
背景技術(shù)：
：在現(xiàn)代的集成電路設(shè)計(jì)應(yīng)用領(lǐng)域中，射頻(RF)技術(shù)的改進(jìn)變得越來(lái)越重要。所述對(duì)RF技術(shù)的改進(jìn)，除了工藝上的改進(jìn)外，元器件版圖(Layout)設(shè)計(jì)的改進(jìn)也在射頻電路設(shè)計(jì)中扮演了重要的角色。在現(xiàn)有技術(shù)中，金屬_氧化物半導(dǎo)體(MOS，MetalOxideSemiconductor)的射頻電路設(shè)計(jì)是一種很重要的集成電路設(shè)計(jì)。隨著半導(dǎo)體工藝的微細(xì)化的不斷加深，半導(dǎo)體集成電路的集成度也在不斷提高，集成電路中各信號(hào)線(xiàn)之間的間隔也在不斷減小。因此，在集成電路的物理實(shí)現(xiàn)過(guò)程中，器件結(jié)構(gòu)上存在的寄生電容(ParasiticalCapacitance)將會(huì)在很大程度上的影響到集成電路的性能，尤其是對(duì)一些比較敏感的高頻信號(hào)，寄生電容的影響就更加明顯。例如，寄生電容的存在會(huì)增加電路的負(fù)載，降低工作頻率，導(dǎo)致工作帶寬變窄，并且有可能耦合到信號(hào)線(xiàn)上，從而降低信號(hào)的抗干擾能力；此外，寄生電容還將對(duì)增值功率的頻率最大值產(chǎn)生較大的影響。因此，在射頻電路設(shè)計(jì)中應(yīng)當(dāng)盡可能地減小上述的各種寄生電容，以提高半導(dǎo)體元器件的電學(xué)性能。在現(xiàn)有技術(shù)中，對(duì)于M0S的射頻電路來(lái)說(shuō)，最高振蕩頻率f_是一個(gè)很重要的參數(shù)。所述&是當(dāng)射頻電路的輸出功率和輸入功率之比為1時(shí)的最高頻率，射頻電路的f_越大，則該射頻電路的應(yīng)用范圍就越廣泛，因此，在射頻電路設(shè)計(jì)中，需要盡可能地提高f_，以提高射頻電路的適用范圍。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的主要目的在于提供一種提高射頻電路的最高振蕩頻率的方法，從而提高射頻電路的最高振蕩頻率f_，改善半導(dǎo)體元器件的電學(xué)性能。為達(dá)到上述目的，本發(fā)明中的技術(shù)方案是這樣實(shí)現(xiàn)的—種提高射頻電路的最高振蕩頻率的方法，該方法包括在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極；將所述源極和/或漏極與第一金屬層連接，將所述柵極與所述第二金屬層之上的金屬層連接，以減小射頻電路中的寄生電容，提高射頻電路的最高振蕩頻率。所述第二金屬層之上的金屬層包括第三金屬層、第四金屬層或第五金屬層。所述在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極包括在P型襯底上形成P型阱；在所述P型阱上分別形成射頻電路的源極和漏極，以形成有源區(qū)；在所述有源區(qū)之上形成一氧化層，并在所述氧化層上形成一多晶硅層作為射頻電路的柵極。所述柵極為多觸點(diǎn)柵極。綜上可知，本發(fā)明中提供了一種提高射頻電路的最高振蕩頻率的方法。在所述提高射頻電路的最高振蕩頻率的方法中，由于將所述源極和/或漏極與第一金屬層連接，并將所述柵極與所述第二金屬層之上的金屬層連接，減小了射頻電路中柵極與源極和/或漏極之間的寄生電容，從而可有效地提高射頻電路的最高振蕩頻率f_，改善半導(dǎo)體元器件的電學(xué)性能。圖1為M0SFET的結(jié)構(gòu)示意圖。圖2為上述M0SFET的等效電路圖。圖3為本發(fā)明中提高射頻電路的最高振蕩頻率的方法的流程示意圖。圖4為本發(fā)明中提高射頻電路的最高振蕩頻率的方法的示意圖。具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)表達(dá)得更加清楚明白，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再作進(jìn)一步詳細(xì)的說(shuō)明。在本發(fā)明的技術(shù)方案中，提出了一種提高射頻電路的最高振蕩頻率的方法，在該方法中，可通過(guò)在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極，將所述源極和/或漏極與第一金屬層連接，將所述柵極與所述第二金屬層之上的金屬層連接，以減小射頻電路中的寄生電容，從而提高射頻電路的最高振蕩頻率f_。為了更好地對(duì)本發(fā)明的技術(shù)方案進(jìn)行描述，以下將以一種常用的射頻電路——M0S場(chǎng)效應(yīng)晶體管(M0SFET，M0SFieldeffecttransistor)的電路設(shè)計(jì)為例進(jìn)行說(shuō)明。圖1為M0SFET的結(jié)構(gòu)示意圖。如圖1所示，在P型襯底(P-sub)lOO上形成P型阱101，然后在所述P型阱101上分別形成源極(Source)102、漏極(Drain)103，從而形成有源區(qū)(AA，ActiveArea)；接著，在有源區(qū)之上形成一氧化層104，并在該氧化層104上形成一多晶硅層，從而形成柵極(Gate)105，進(jìn)而組成一個(gè)簡(jiǎn)單的M0SFET。由圖1可知，在實(shí)際應(yīng)用情況下，上述源極、漏極和柵極之間必然會(huì)產(chǎn)生寄生電容(ParasiticalCapacitance)，例如，柵極和源極之間的寄生電容為Cgs，柵極和漏極之間的寄生電容為Cgd，漏極和源極之間的寄生電容為Cds。對(duì)于上述的M0SFET，我們可以對(duì)其進(jìn)行測(cè)量，從而獲得相應(yīng)的參數(shù)，并給出對(duì)應(yīng)的等效電路圖。圖2為上述M0SFET的等效電路圖。如圖2所示，G、S和D分別表示柵極、源極和漏極；B表示P型阱；Rgate表示柵極電阻，Rds表示柵極與漏極之間的等效電阻，Rsubl、Rsub2和Rsub3分別表示柵極、漏極和源極與P型阱之間的等效電阻；Lgat6、Lsource和Ldrain分別表示從柵極、源極和漏極上引出的導(dǎo)線(xiàn)所帶來(lái)的等效電感；Djdb、Djsb分別表示P型阱與漏極以及源極之間的等效二極管；GND表示接地。根據(jù)圖2所示的等效電路圖可知，可以通過(guò)如下所述的公式(1)得到射頻電路的最高振蕩頻率fmax<formula>formulaseeoriginaldocumentpage5</formula>由上述公式可知，fma的大小與寄生電容的大小成反比，因此，可以通過(guò)減小寄生電容的方式來(lái)提高f_，即寄生電容越小，則f_越大。圖3為本發(fā)明中提高射頻電路的最高振蕩頻率的方法的流程示意圖。如圖3所示，本發(fā)明中所提供的提高射頻電路的最高振蕩頻率的方法包括如下所述的步驟步驟301，在半導(dǎo)體材料上分別形成柵極、源極和漏極。在本步驟中，可首先在P型襯底上形成P型阱，然后在所述P型阱上分別形成射頻電路的源極、漏極，從而形成有源區(qū)；接著，可在有源區(qū)之上形成一氧化層，并在該氧化層上形成一多晶硅層作為射頻電路的柵極，進(jìn)而組成一個(gè)簡(jiǎn)單的M0SFET。其中，可使用本領(lǐng)域中常用的制造工藝在半導(dǎo)體材料上形成射頻電路的柵極、源極和漏極，具體形成的方法在此不再贅述。步驟302，通過(guò)減小射頻電路中的寄生電容來(lái)提高f_。在本發(fā)明的技術(shù)方案中，可通過(guò)減小柵極與源極的寄生電容和/或柵極與漏極之間的寄生電容的方式來(lái)提高f_。例如，可通過(guò)將所述源極和/或漏極與第一金屬層連接，并將所述柵極與所述第二金屬層之上的金屬層連接，從而減小射頻電路中的的寄生電容(例如，柵極和源極之間的寄生電容cgs，以及柵極和漏極之間的寄生電容cgd)，以提高射頻電路的最高振蕩頻率f_。隨著半導(dǎo)體集成電路的集成度的不斷提高，所以現(xiàn)有的半導(dǎo)體集成電路裝置通常是在半導(dǎo)體襯底之上依次鋪設(shè)多個(gè)金屬層，以便于進(jìn)行集成電路的設(shè)計(jì)。為了便于區(qū)別，一般按照金屬層與半導(dǎo)體襯底的距離從小到大的順序，將上述的多個(gè)金屬層分別命名為第一金屬層(Ml)、第二金屬層(M2)、第三金屬層(M3)、...，并依此類(lèi)推。而在現(xiàn)有技術(shù)中，一般是將所述源極和/或漏極與Ml連接，而將所述柵極與所述M2連接。圖4為本發(fā)明中提高射頻電路的最高振蕩頻率的方法的示意圖。如圖4所示，在本發(fā)明的技術(shù)方案中，所述源極和/或漏極與Ml連接，而所述柵極與所述M2之上的其它金屬層(例如^3^4』5、...等金屬層，圖4中以M3為例進(jìn)行說(shuō)明)連接；所述柵極可以是多觸點(diǎn)柵極(Multi-fingerGate)。根據(jù)寄生電容的基本定義可知<formula>formulaseeoriginaldocumentpage5</formula>其中，￡為介電常數(shù)；A為電容器兩個(gè)極板之間重疊部分的面積；d為電容器的兩個(gè)極板之間的垂直距離。由此可知，寄生電容C的大小與電容器的兩個(gè)極板之間的垂直距離d成反比關(guān)系，即d越大，則C越小。如圖4所示，在本發(fā)明的技術(shù)方案中，由于M2之上的其它金屬層到Ml之間的距離大于M2到Ml之間的距離(例如，d31>d21)，或者說(shuō)，M2之上的其它金屬層到柵極之間的距離大于M2到柵極之間的距離(例如，d3>d2)，所以，與現(xiàn)有技術(shù)相比，當(dāng)柵極與所述M2之上的其它金屬層連接時(shí)，將使得Cgd和/或Cgs減小，從而可有效提高射頻電路的最高振蕩頻率f_。表1為當(dāng)柵極分別與M2和M3連接時(shí)，Cgd和fmax的數(shù)值變化情況表。<table>tableseeoriginaldocumentpage6</column></row><table>表1由表1的試驗(yàn)數(shù)據(jù)可知，通過(guò)使用本發(fā)明所提供的上述方法，與柵極與M2連接時(shí)相比，當(dāng)柵極與M3連接時(shí)，可使得Cgd的值降低4.16%，同時(shí)使得f_的值增大102.62%。綜上可知，在本發(fā)明所提供的上述提高射頻電路的最高振蕩頻率的方法中，由于減小了柵極與源極和/或漏極之間的寄生電容，從而可有效地提高射頻電路的最高振蕩頻率f_，同時(shí)也有效地減小了射頻電路中的寄生電容，改善了半導(dǎo)體元器件的電學(xué)性能，提高了射頻電路的適用范圍。以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。權(quán)利要求一種提高射頻電路的最高振蕩頻率的方法，其特征在于，該方法包括在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極；將所述源極和/或漏極與第一金屬層連接，將所述柵極與所述第二金屬層之上的金屬層連接，以減小射頻電路中的寄生電容，提高射頻電路的最高振蕩頻率。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二金屬層之上的金屬層包括第三金屬層、第四金屬層或第五金屬層。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極包括在P型襯底上形成P型阱；在所述P型阱上分別形成射頻電路的源極和漏極，以形成有源區(qū)；在所述有源區(qū)之上形成一氧化層，并在所述氧化層上形成一多晶硅層作為射頻電路的柵極。4.根據(jù)權(quán)利要求1所述的方法，其特征在于所述柵極為多觸點(diǎn)柵極。全文摘要本發(fā)明中公開(kāi)了一種提高射頻電路的最高振蕩頻率的方法，該方法包括在半導(dǎo)體材料上分別形成射頻電路的柵極、源極和漏極；將所述源極和/或漏極與第一金屬層連接，將所述柵極與所述第二金屬層之上的金屬層連接，以減小射頻電路中的寄生電容，從而提高射頻電路的最高振蕩頻率fmax。通過(guò)使用上述方法，可有效地提高射頻電路的最高振蕩頻率fmax，改善半導(dǎo)體元器件的電學(xué)性能。文檔編號(hào)H01L21/60GK101834151SQ200910047439公開(kāi)日2010年9月15日申請(qǐng)日期2009年3月12日優(yōu)先權(quán)日2009年3月12日發(fā)明者包自意,錢(qián)蔚宏申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司