專利名稱：靜電放電電路的制作方法
技術領域：
本實用新型有關于一種ESD電路，尤指一種用于輸出電路 中的ESD電^各。
背景技術：
在一般電路設計中，由于需要避免因為環(huán)境或人體靜電對 電路造成的傷害，通常會在電路中設置一個電路組，以使整個 電路避免因為靜電的傷害破壞而減損電路的壽命。這樣的電i 各通常稱為靜電》文電(ESD ; Electrostatic Discharge)防護電路，在已知技術中，考慮ESD電路設計通常會 在電路中裝設鎮(zhèn)流電阻器(Ballast resistor),可避免因為電路中 的寄生(parasitic)NMOS,因為不正常的打開，因而降低靜電保 護的等級，在電路中裝設鎮(zhèn)流電阻器可改善NMOS不正常打開 的問題。但是在大尺寸的輸出電路應用上，普遍都有低通導電阻 (RDSON)的需求，但是鎮(zhèn)流電阻器會使通導電阻升高，因此在 參考通導電阻以及電路布局尺寸所反應出的成本，大尺寸輸出 電路中 一般都是不加或只是加極小的鎮(zhèn)流電阻器，因此寄生 NPN非常容易有不正常打開的情形發(fā)生，而如果發(fā)生在大尺寸 的ODNMOS(open drain NMOS)，則ESD的問題將會更加的嚴 重。因為此時缺少順偏二極管，所以會使靜電電流必須流經(jīng) NMOS,從而使NMOS導通的阻抗過高，因而降低了靜電防護 的表現(xiàn)，另外NMOS如果處于打開的狀態(tài)下，也會更進一步的 將N M O S的柵-極電位拉低至接地端，使靜電放電防護的表現(xiàn)更 差。實用新型內容有鑒于此，本實用新型提供一種ESD電路，其用于一輸出 電路中，防止該輸出電路受到一靜電石皮壞，該ESD電路包4舌 一電壓源，用以提供一電壓；一ESD箝制電路耦接至該電壓源， 用以引導一l爭電》文電電流的流向；一PMOS， l禺4妾至該電壓源； 一NMOS，耦4妄至該PMOS; —二極管，耦接至該電壓源； 一輸 出單元，耦接至該二極管、該PMOS及該NMOS。本實用新型所述的靜電放電電路，可以避免靜電對電路造成的 破壞。


圖1是顯示本實用新型較佳實施例的E S D電。
具體實施方式
為讓本實用新型的上述和其他目的、特征和優(yōu)點能更明顯 易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明 如下。圖1是顯示才艮據(jù)本實用新型一實施例的ESD電路電^各圖，請 參閱圖l,其為具有ESD箝制電路的輸出電路電路圖，如圖l所 示，輸出電路l中包括ESD箝制電路ll,連接于電壓源VCC以及 接地端12之間，輸出電路l另外包括PMOS13， PMOS13的源極 耦接于電壓源VCC、漏才及耦接于輸出單元16,以及NMOS14, NMOS14的源極耦接至接地端12,漏極耦接至輸出單元16, 二 極管15的陰極耦接于電壓源V C C ，輸出單元16耦接于二極管15 的陽極。因為ESD箝制電路可引導靜電電流按照二極管15、電 壓源VCC、 ESD箝制電路ll到接地端12的路線行走，因此可以 避免靜電對電3各造成的破壞。以上所述《又為本實用新型較佳實施例，然其并非用以限定 本實用新型的范圍，任何熟悉本項技術的人員，在不脫離本實 用新型的精神和范圍內，可在此基礎上做進一步的改進和變化， 因此本實用新型的保護范圍當以本申請的權利要求書所界定的 范圍為準。附圖中符號的簡單說明如下1:輸出電^各11: ESD箝制電路VCC:電壓源12:才妄地端13:PMOS14:NMOS15:二極管16:輸出單元。
權利要求1.一種靜電放電電路，其特征在于，用于一輸出電路中，防止該輸出電路受到一靜電破壞，該靜電放電電路包括一電壓源，用以提供一電壓；一靜電放電箝制電路耦接至該電壓源，用以引導一靜電放電電流的流向；一PMOS，耦接至該電壓源；一NMOS，耦接至該PMOS；一二極管，耦接至該電壓源；一輸出單元，耦接至該二極管、該PMOS及該NMOS。
專利摘要一種靜電放電電路，其用于一輸出電路中，防止該輸出電路受到一靜電破壞，該ESD電路包括一電壓源，用以提供一電壓；一ESD箝制電路耦接至該電壓源，用以引導一靜電放電電流的流向；一PMOS，耦接至該電壓源；一NMOS，耦接至該PMOS；一二極管，耦接至該電壓源；一輸出單元，耦接至該二極管、該PMOS及該NMOS。本實用新型所述的靜電放電電路，可以避免靜電對電路造成的破壞。
文檔編號H01L23/60GK201174588SQ20082000565
公開日2008年12月31日 申請日期2008年3月28日 優(yōu)先權日2008年3月28日
發(fā)明者郭榮彥 申請人:普誠科技股份有限公司