專利名稱：半絕緣外延的碳化硅及相關(guān)的寬帶隙晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件以及制造方法，具體地說，涉及利用 了碳化硅半絕緣層的半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面提供了一種半絕緣外延層的制造方法。該方法 包括向村底或在所述襯底上形成的第一外延層注入硼離子，以在所 述襯底的表面上或所述第一外延層的表面上形成注入硼的區(qū)域；以及 在所述襯底的所述注入硼的區(qū)域上或在所述第一外延層的所述注入硼 的區(qū)域上生長第二外延層，以形成半絕緣外延層。
本發(fā)明的另 一方面提供了 一種微電子器件。該器件包括村底和在 襯底上形成的半絕緣碳化硅外延層。該半絕緣的碳化硅外延層包括硼 和與硼有關(guān)的D-中心缺陷。該微電子器件還包括形成在半絕緣的碳化 硅層上的第一半導(dǎo)體器件。該半絕緣的外延碳化硅層是這樣形成的， 通過用硼離子注入所述襯底或注入形成在所述襯底上的第一外延層以 在所述襯底的表面上或所述第一外延層的表面上形成注入硼的區(qū)域， 并且通過在所述襯底的所述注入硼的區(qū)域上或在所述第一外延層的所 述注入硼的區(qū)域上生長第二外延層。


圖1為根據(jù)本發(fā)明實(shí)施方案的SiC MOSFET器件的示意性剖視圖； 圖2為依據(jù)本發(fā)明的實(shí)施方案在同一個(gè)SiC芯片上形成的第一半
7導(dǎo)體器件和第二半導(dǎo)體器件的示意性剖視圖3A-3C描述了依據(jù)本發(fā)明的實(shí)施方案形成半絕緣外延層的各個(gè) 步驟，其中襯底被用作為硼源；
圖4A-4D示出了依據(jù)本發(fā)明另 一個(gè)實(shí)施方案形成半絕緣外延層的 各個(gè)步驟，其中形成在襯底上的外延層被用作為硼源；
圖5A-5D示出了依據(jù)本發(fā)明可選實(shí)施方案形成半絕緣外延層的各 個(gè)步驟，其中形成在村底上的外延層被用作為硼源；
圖6A-6D示出了依據(jù)本發(fā)明另一個(gè)實(shí)施方案形成半絕緣(SI)外 延層的各個(gè)步驟，其中形成在襯底上的外延層被用作為硼源，并且在 外延層的表面上施加掩模材料；以及
圖7A-7E示出了依據(jù)本發(fā)明又一實(shí)施方案形成半絕緣(SI)外延層 的各個(gè)步驟，其中形成在村底上的外延層被用作為硼源，并且在注入 硼的區(qū)域上施加掩模材料。
具體實(shí)施例方式
圖1為根據(jù)本發(fā)明實(shí)施方案的SiC MOSFET器件的示意性剖視圖。 器件10包括襯底12(例如，n+6H碳化硅)，在其上形成有(例如通過 外延生長)半絕緣的碳化硅外延層13。在半絕緣(SI)碳化硅外延層13 上形成p—碳化硅層14。 p-碳化硅層14包括分級注入?yún)^(qū)17,例如n型 漂移區(qū)。
在p-碳化硅層14上形成源極/本體S和漏極D，包括例如n+源極 區(qū)的源極/本體S具有接觸區(qū)域20、 n+源才及井21和p+本體觸點(diǎn)22， 包括例如n+漏極區(qū)的漏極D具有接觸區(qū)域15和n+漏極井16。氧化硅 層18與柵極和接觸區(qū)域19一起也形成在p-碳化硅層14上。
在一個(gè)實(shí)施方案中，MOSFET器件10的所有層都是外延生長的。 在一個(gè)實(shí)施方案中，SISiC層13通過下面段落內(nèi)容中所詳細(xì)描述的多 種方法中的一種形成。
圖2為依據(jù)本發(fā)明的實(shí)施方案在同一個(gè)SiC芯片40上形成的第一 半導(dǎo)體器件44和第二半導(dǎo)體器件49的示意性剖視圖。如圖2所示， SiC芯片40包括襯底41 (例如n+型襯底)和SI層42 (例如外延層)。適當(dāng)?shù)?，提供可選的淺溝槽隔離(STI)43 (例如為了形成器件)，以分 隔開第一半導(dǎo)體器件44和第二半導(dǎo)體器件49(例如，為了電隔離)。
在一個(gè)實(shí)施方案中，第一半導(dǎo)體器件44是豎直雙極結(jié)晶體管 (BJT),第二半導(dǎo)體器件49是豎直結(jié)型場效應(yīng)晶體管(JFET)。 BJT器件 44包括各種部件，例如n-型集電極45、 n+型子集電極46、 p-型基底 47和n+型發(fā)射極48。豎直JFET 49包括各種部件，例如源極層50。 源極層50可以為，例如n+型層。豎直JFET49還包括可以為p+型層 的柵極區(qū)51和52以及可以為n+型層的漏極區(qū)53。在漏極區(qū)53中提 供接觸點(diǎn)54。
圖2中的器件44和49都僅僅是可在SI層42上形成的器件的示 例性器件。利用SI外延，這些豎直功率器件都能夠被集成在同一個(gè)芯 片上作為側(cè)功率器件或側(cè)控制電路，這形成了 SiC中的復(fù)雜、多功能(例 如，功率調(diào)節(jié)，控制，增益)單片電路的基礎(chǔ)，也被稱為"智能功率IC"。 各種器件的詳細(xì)介紹出現(xiàn)于Casady等人的第7,009,209號美國專利， 其名為"Silicon Carbide and Related Wide誦Bandgap Transistors on Semi-Insulating Epitaxy for High Speed, High Power Applications(半絕緣夕卜延 的碳化硅以及相關(guān)寬帶隙晶體管在高速高功率方面的應(yīng)用)"，其全部 內(nèi)容在此整體引入作為參考。
首先，可實(shí)現(xiàn)器件之間的電隔離。通過在質(zhì)量更高且價(jià)格更低的 傳導(dǎo)性4H SiC襯底上生長半絕緣外延層，從而改善了技術(shù)性能和成 本。第二，利用SiC而不是硅絕緣體(SOI)可更好地實(shí)現(xiàn)較高功率密度 的集成電路，這是因?yàn)榘虢^緣SiC外延層的熱傳導(dǎo)率比SOI中使用的 Si02的熱傳導(dǎo)率要高得多。因此，能夠更有效地除去多余的熱量。例 如，基于它們的熱傳導(dǎo)率的比率，SI SiC緩沖層每單位面積能夠傳導(dǎo) 的熱量是用于SOI中的典型的二氧化硅緩沖層的高達(dá)231倍。
下面的段落中介紹了生長SI SiC外延膜的各種方法。 一種方法包 括利用與硼相關(guān)的D-中心，以在SiC外延層的生長過程中補(bǔ)償淺氮施 主。在所有已研究的各種類型的SiC中均檢測到D-中心，約在SiC的 價(jià)帶之上約0.7eV。與硼相關(guān)的D-中心也被稱作"點(diǎn)缺陷"，其與SiC 晶體中占據(jù)了硅取代位置的硼原子相關(guān)。
9不同類型的碳化硅(例如，6H SiC和4H SiC)在半導(dǎo)體器件中會帶 來不同的特性，因而會有不同的應(yīng)用。例如6HSiC和4HSiC之間的 一個(gè)不同之處在于它們的帶隙6H SiC的帶隙是大約2.9eV,而4H SiC 的帶隙大約為3.2eV。它們之間0.3eV的差異造成了它們典型地適于不 同的應(yīng)用。例如，4HSiC因?yàn)榫哂懈蟮膸抖３?yōu)選為用于高壓 或高功率應(yīng)用，而對于6HSiC,例如由于其在光發(fā)射二極管中的普遍 商業(yè)應(yīng)用而優(yōu)選為用于一些應(yīng)用中。現(xiàn)在發(fā)現(xiàn)本發(fā)明在所有的SiC類 型中均比較好地工作。
硼的4艮多不同的固體源都可以用于形成包含與硼相關(guān)的D -中心 的補(bǔ)償外延層。除了固體摻雜源之外，硼的固體源還可以位于襯底中、 其他相鄰的外延層中或該外延層自身內(nèi)。在一個(gè)實(shí)施方案中，通過擴(kuò) 散將硼傳輸?shù)窖a(bǔ)償外延層內(nèi)。硼的擴(kuò)散和隨之形成的期望的D-中心缺
外延層的過程中發(fā)生。
一種用于擴(kuò)散的預(yù)處理是將硼注入到襯底的表面和/或第一傳導(dǎo) 外延層。注入的材料對晶體結(jié)構(gòu)的破壞促進(jìn)了硼的不規(guī)則快速擴(kuò)散和 更高效率地形成D-中心。
在一個(gè)實(shí)施方案中，可利用將硼直接注入目標(biāo)外延層本身的同質(zhì) 方法。在另一個(gè)實(shí)施方案中，可利用在相鄰的SiC材料中的固體源摻 雜的異質(zhì)方法。如果首先生長外延層，再將硼注入該層，那么硼將在 隨后的熱退火步驟中重新分布并形成D-中心。無論是異質(zhì)的實(shí)施方案 還是同質(zhì)的實(shí)施方案，都將使器件包含外延生長的碳化硅半絕緣薄膜。
圖3A-3C描述了依據(jù)本發(fā)明的實(shí)施方案形成半絕緣(SI)外延層的 各個(gè)步驟。在該實(shí)施方案中，襯底可以用作為硼源。首先，提供如圖 3A所示的襯底60。襯底60可包含石友化石圭。該4于底可以是，例如p型 SiC襯底。用硼離子轟擊襯底60的表面，以在襯底60中形成注入硼 的區(qū)域61，如圖3B所示。在形成注入硼的區(qū)域61之后，在注入硼的 區(qū)域61上生長外延層。在一個(gè)實(shí)施方案中，外延層的生長是在約1500 。C到1700。C之間的溫度下進(jìn)行的，例如，在大約1小時(shí)到大約3小時(shí) 的時(shí)間內(nèi)(例如大約l小時(shí))溫度約為1600°C。在一個(gè)實(shí)施方案中，外延層62是n型外延層。在外延層62的生長過程中，硼區(qū)域61內(nèi)的 硼擴(kuò)散到外延層62中，從而形成半絕緣外延層62,如圖3C所示。注 入硼的區(qū)域61作為硼的源，并且注入硼的區(qū)域61中的硼擴(kuò)散到在注 入硼的區(qū)域61上生長的外延層中。硼擴(kuò)散進(jìn)入外延層62形成了與硼 相關(guān)的D中心，D中心補(bǔ)償了淺施主。當(dāng)與生成的外延層62的表面 接近的材料是n型時(shí)，更接近于注入硼襯底的界面的輪廓表現(xiàn)為徹底 地轉(zhuǎn)變?yōu)閜型。
圖4A-4D示出了依據(jù)本發(fā)明另一個(gè)實(shí)施方案形成半絕緣(SI)外延 層的各個(gè)步驟。在該實(shí)施方案中，在襯底上形成外延層，即，鄰近于 襯底的外延層可用作為硼源。如圖4A所示，提供襯底70。襯底70可 以包含碳化硅。該襯底可以是任何類型的，例如p型SiC襯底。如圖 4B所示，在襯底70上形成第一外延層71。在一個(gè)實(shí)施方案中，第一 外延層71是n型外延層。在第一外延層71形成之后，用硼離子轟擊 第一外延層71的表面，從而在第一外延層71中形成注入硼的區(qū)域72， 如圖4C所示。在注入硼的區(qū)域72形成之后，在注入硼的區(qū)域72上 生長第二外延層74。在一個(gè)實(shí)施方案中，第二外延層74的生長是在 約1500。C-170(TC之間的溫度下進(jìn)行的，例如在大約1小時(shí)到大約3 小時(shí)的時(shí)間內(nèi)(例如大約1小時(shí)的時(shí)間內(nèi))大約1600。C的溫度下。在 一個(gè)實(shí)施方案中，第二外延層74是n型外延層。在第二外延層74的 生長過程中，硼區(qū)域72中的硼擴(kuò)散進(jìn)入第一外延層71中，從而形成 半絕緣層73,并且硼區(qū)域72中的硼擴(kuò)散進(jìn)入第二外延層74，從而形 成半絕緣外延層74，如圖4D所示。注入硼的區(qū)域72作為硼的源，并 擴(kuò)散進(jìn)入第 一和第二外延層。硼擴(kuò)散進(jìn)入第 一外延層71和第二外延層 74，從而在第一外延層和第二外延層中均形成了與硼相關(guān)的D中心。 結(jié)果是形成SI層73和74 ，分別低于和高于注入硼的區(qū)域72 。
圖5A-5D示出了依據(jù)本發(fā)明再一個(gè)實(shí)施方案形成半絕緣(SI)外延 層的各個(gè)步驟。圖5A-5D展示了圖3A-3C和圖4A-4D中所描述的實(shí) 施方案的同質(zhì)替代的實(shí)施方案。在該實(shí)施方案中，與圖4A-4D中描述 的實(shí)施方案相似，在襯底上形成外延層，即，鄰近于襯底的外延層可 用作為硼源。如圖5A所示，提供襯底80。襯底80可以包含碳化硅。該襯底可以是任何類型的，例如p型SiC襯底。在襯底80上形成外延 層81，如圖5B所示。在一個(gè)實(shí)施方案中，外延層81是n型外延層。 在第一外延層81形成之后，用硼離子轟擊外延層81的表面，從而在 外延層81中形成注入硼的區(qū)域82，如圖5C所示。在一個(gè)實(shí)施方案中， 該外延層的生長是在大約1500°C-1700°C之間的溫度下進(jìn)行的，例如在 大約1小時(shí)到大約3小時(shí)的時(shí)間內(nèi)(例如大約1小時(shí)的時(shí)間內(nèi))大約 160(TC的溫度下。硼區(qū)域82中的硼擴(kuò)散進(jìn)入外延層81，從而形成半 絕緣層83，如圖5D所示。注入硼的區(qū)域82作為硼的源，并擴(kuò)散進(jìn)入 形成在襯底80上的外延層81。硼擴(kuò)散進(jìn)入外延層，從而在外延層81 中形成了與硼相關(guān)的D中心，爿t人而得到SI層83。可選地，在形成SI 層83之后，剩余的注入硼的區(qū)域82可以利用諸如現(xiàn)有技術(shù)中已知的 任意蝕刻技術(shù)去除。所得到的SI層被指定為p型，也就是說相比于下 面的襯底，必須被更重地p型摻雜。
圖6A-6D示出了依據(jù)本發(fā)明另一個(gè)實(shí)施方案形成半絕緣(SI)外延 層的各個(gè)步驟。圖6A-6D示出的實(shí)施方案是圖5A-5D所示方法的變體。 在該實(shí)施方案中，與圖5A-5D中描述的實(shí)施方案相似，在襯底上形成 外延層，即，鄰近于村底的外延層可用作為硼源。但是，在該實(shí)施方 案中，在外延層的表面上施加掩模材料。特別地，提供襯底90，如圖 6A所示。襯底卯可以包含碳化硅。襯底90可以是任何類型，例如 n+型SiC襯底。在襯底90上形成外延層91,如圖6A所示。在一個(gè)實(shí) 施方案中，外延層91是n型外延層。在第一外延層91形成之后，在 外延層91的表面上施加掩模材料92，從而在外延層91的表面上形成 被掩蓋的區(qū)域和未被掩蓋的區(qū)域。在外延層91的表面上施加掩模材料 92之后，如圖6B所示，通過例如蝕刻外延層91的未被掩蓋的(未被 保護(hù)的)區(qū)域形成溝槽93。在溝槽93形成之后，用硼離子轟擊其上沉 積有掩模材料92的外延層91的表面。除了作為用于選擇性蝕刻以形 成溝槽93的掩模之外，掩模材料92還可以被選為用來防止注入到外 延層91被掩蓋的區(qū)域之下。這樣，掩模材料92還可用作為"摻雜物掩 模"，從而在外延層的選擇區(qū)域注入摻雜材料。然而，如果掩模材料 92不是摻雜物掩模，那么掩模材料92可被去除，并且可在外延層91的表面上施加適合作為摻雜物掩模的另外一種掩模材料。硼離子撞擊
外延層91未受保護(hù)的區(qū)域，包括溝槽93的底部和溝槽93側(cè)壁。結(jié)果 是，在外延層91的溝槽93中形成注入硼的區(qū)域94，如圖6C所示。 在注入硼的區(qū)域94形成之后，除去掩模材料94，如圖6D所示，并且 進(jìn)行高溫退火過程，導(dǎo)致硼更深地?cái)U(kuò)散到外延層91中。在一個(gè)實(shí)施方 案中，該退火過程是在大約1小時(shí)到大約3小時(shí)的時(shí)間內(nèi)大約1500°C -大約170(TC之間的溫度下進(jìn)行的。在一個(gè)實(shí)施例中，退火過程是在大 約1小時(shí)的時(shí)間內(nèi)、大約1600。C的溫度下進(jìn)行的。硼擴(kuò)散進(jìn)入外延層 91又導(dǎo)致了 D中心的產(chǎn)生，從而產(chǎn)生了半絕緣外延層95。硼注入到 溝槽93的側(cè)壁內(nèi)是與溝槽的注入相關(guān)聯(lián)的現(xiàn)象，這有助于硼橫向擴(kuò)散 到溝槽93形成的通道中。使用上述方法的例子已在Casady等人的第 6,767,783號美國專利中描述，題名為"Self-Aligned Transistor and Diode Topologies in Silicon Carbide Through the Use of Selective Epitaxy or Selective implantation(通過使用選擇性外延或選擇性注入得到的碳化 硅的自對準(zhǔn)晶體管和二極管拓樸)"，其全文內(nèi)容在此整體引入作為參 考。通道的尺寸應(yīng)該與期望的硼擴(kuò)散長度以及產(chǎn)生與硼相關(guān)的D中心 的范圍相符，這大約為幾個(gè)微米的量級。
上述方法的變體可利用輕n型外延層91，其厚于期望的硼擴(kuò)散深 度，而該深度還決定了 D中心補(bǔ)償?shù)纳疃龋⒁虼藳Q定了所形成的半 絕緣外延層95的厚度。結(jié)果是，在襯底90和半絕緣外延層95之間的 半導(dǎo)體的殘余物被殘留的n型外延層91占有。
圖7A-7E示出了依據(jù)本發(fā)明另一實(shí)施方案形成半絕緣(SI)外延層 的各個(gè)步驟。圖7A-7D示出的實(shí)施方案是圖4A-4D所示方法的變體。 在該實(shí)施方案中，與圖4A-4D中描述的實(shí)施方案相似，在襯底上形成 的外延層(即，鄰近于襯底的外延層)可用作為硼源。然而，在該實(shí) 施方案中，在注入硼的區(qū)域的表面上施加掩模材料。特別地，提供襯 底100，如圖7A所示。襯底100可以包含碳化珪。襯底100可以是任 何類型，例如n+型SiC襯底。在村底100上形成外延層101,如圖6A 所示。在一個(gè)實(shí)施方案中，外延層101是n型外延層。在外延層101 形成之后，用硼離子轟擊外延層101的表面，以形成注入硼的區(qū)域102,如圖7B所示。在外延層101的注入硼的區(qū)域102上施加掩才莫材料103, 從而在外延層101的表面上限定出掩蓋的區(qū)域和未掩蓋的區(qū)域。在施 加掩模材料103之后，通過例如蝕刻外延層101的未掩蓋(未保護(hù))區(qū) 域和注入硼區(qū)域102的未掩蓋區(qū)域形成溝槽104,如圖7C所示。
在溝槽104形成之后，去除掩模材料103,并且在外延層101上 和注入硼的區(qū)域102上生長另一外延層105，如圖7D所示。這是利用 填充溝槽104并在溝槽104之上進(jìn)行自平坦化的過程而完成的。在外 延層105生長過程中，注入硼的區(qū)域102中的硼擴(kuò)散進(jìn)入外延層101 和105,并產(chǎn)生D中心，以產(chǎn)生半絕緣外延層106,如圖7E所示。
上述方法可用于制造各種器件，Lin Cheng和Michael S. Mazzola 于2005年8月8日提交的11/198,298號美國專利申請，名為 "Vertical-Trench Junction Field-Effect Transistor Having Epitaxially Grown Drift, Buried Gate and Guard Rings, Self-Planarized Channel and Source Regions in Silicon Carbide (具有外延生長的漂移區(qū)、掩埋的柵 極和保護(hù)環(huán)的豎直溝槽結(jié)型場效應(yīng)晶體管，自平坦化通道以及碳化硅 中的源區(qū))"，其中描述了上述方法的例子，在此將其全文引入作為參 考。通道的尺寸應(yīng)該與期望的硼擴(kuò)散長度以及產(chǎn)生與硼相關(guān)的D中心 的范圍相符，這大約為幾個(gè)微米的量級。
上述方法的變體利用了輕n型外延層101，其厚于期望的硼擴(kuò)散 深度，而該深度還決定了 D中心補(bǔ)償?shù)纳疃?，并因此決定了所形成的 半絕緣外延層106的厚度。結(jié)果是，在村底100和半絕緣外延層106 之間的半導(dǎo)體的殘余物被殘留的n型外延層101占有。
在一個(gè)實(shí)施方案中，為了將硼注入襯底或鄰近的外延層，用能量 為約80keV到160KeV之間的硼離子轟擊襯底或鄰近的外延層。在一 個(gè)實(shí)施方案中，利用總劑量為1.23xl015cm-2的三能量(80keV、115keV 和160keV)硼注入方案，以形成富硼的近表面層。
本發(fā)明的多個(gè)實(shí)施方案可以應(yīng)用于緊湊、固態(tài)的電視發(fā)射器和雷 達(dá)發(fā)射器，該電視發(fā)射器和雷達(dá)發(fā)射器由很高頻率(VHF)操作到高于X 頻帶(10GHz)。本發(fā)明的多個(gè)實(shí)施方案還可以應(yīng)用于軍事應(yīng)用，例如在 先進(jìn)的軍用飛行器中使用的機(jī)載雷達(dá)系統(tǒng)。商業(yè)應(yīng)用包括在電視發(fā)射站、移動電話基站以及用于電話、音頻和圖像傳輸?shù)男l(wèi)星通訊連接中
使用本發(fā)明的實(shí)施方案。此外，使用小型直流-直流(DC-DC)轉(zhuǎn)換器和 馬達(dá)驅(qū)動電路的有效功率開關(guān)也可以利用本發(fā)明實(shí)施方案的優(yōu)點(diǎn)，例 如，混合電力車和焚光照明穩(wěn)流器。
雖然本發(fā)明的各種實(shí)施方案被做了上述的描述，但是其應(yīng)當(dāng)理解 為舉例性而非限制。本領(lǐng)域技術(shù)人員通過閱讀很容易在形式和細(xì)節(jié)上 進(jìn)行各種修改而不脫離本發(fā)明的原理和真實(shí)范圍。事實(shí)上，在閱讀上 述說明后，本領(lǐng)域技術(shù)人員很容易想到使用等同的技術(shù)方案。因此， 本發(fā)明應(yīng)該不限于上述的各種示例性的實(shí)施方案。
而且，與半導(dǎo)體領(lǐng)域使用的具有復(fù)雜的本質(zhì)的相關(guān)方法和器件類 似，本發(fā)明的方法和器件經(jīng)常通過實(shí)驗(yàn)確定合適的操作參數(shù)值達(dá)到最 佳效果，或通過進(jìn)行計(jì)算機(jī)模擬來達(dá)到最佳的設(shè)計(jì)以用于特定的應(yīng)用。 因此，所有合適的修改、組合和等同的技術(shù)方案都應(yīng)該認(rèn)為落入了本 發(fā)明的原理和范圍。
另外，應(yīng)該理解所有的附圖僅僅為示例性說明的目的。本發(fā)明的 方法和器件具有充分的靈活性和可配置性，所以可以以有別于附圖的 其他方式使用。
進(jìn)一步地，摘要中所公開的技術(shù)內(nèi)容的目的在于幫助美國專利商 標(biāo)局和公眾，特別是對于專利或法律術(shù)語、措辭不太熟悉的科學(xué)工作 者、工程師以及該領(lǐng)域的從業(yè)者能夠快速對本發(fā)明的本質(zhì)有大略的認(rèn) 識。摘要中所公開的內(nèi)容不應(yīng)理解為對本發(fā)明的范圍的限制。
權(quán)利要求
1. 一種制造半絕緣外延層的方法，包括向襯底或在所述襯底上形成的第一外延層注入硼離子，以在所述襯底的表面上或所述第一外延層的表面上形成注入硼的區(qū)域；以及在所述襯底的所述注入硼的區(qū)域上或在所述第一外延層的所述注入硼的區(qū)域上生長第二外延層，以形成半絕緣外延層。
2. 根據(jù)權(quán)利要求l的方法，其中向所述襯底或所述第一外延層注 入硼離子的步驟包括用能量在大約80KeV到大約160KeV之間的硼離 子轟擊。
3. 根據(jù)權(quán)利要求l的方法，其中向所述襯底注入硼離子的步驟包 括向p型-友化硅襯底注入。
4. 根據(jù)權(quán)利要求l的方法，其中向所述第一外延層注入硼離子的 步驟包括向n型碳化硅外延層注入。
5. 根據(jù)權(quán)利要求l的方法，其中生長所述第二外延層的步驟包括 在大約1500。C到大約170(TC之間的溫度下生長所述第二外延層。
6. 根據(jù)權(quán)利要求1的方法，其中生長所述第二外延層的步驟包括 在大約1小時(shí)到大約3小時(shí)之間的時(shí)間內(nèi)生長所述第二外延層。
7. 根據(jù)權(quán)利要求l的方法，其中生長所述第二外延層的步驟包括 生長n型第二外延層。
8. 根據(jù)權(quán)利要求l的方法，其中所述注入硼的區(qū)域中的硼擴(kuò)散進(jìn) 入生長在所述注入硼的區(qū)域上的所述第二外延層內(nèi)，以形成所述半絕 緣外延層。
9. 根據(jù)權(quán)利要求8的方法，其中所述注入硼的區(qū)域中的硼擴(kuò)散進(jìn)入生長在所述注入硼的區(qū)域上的所述第二外延層內(nèi)，以在所述第二外延層中形成D中心。
10. 根據(jù)權(quán)利要求1的方法，其中所述注入硼的區(qū)域中的硼擴(kuò)散 進(jìn)入所述第一外延層和所述第二外延層，以形成所述半絕緣外延層。
11. 根據(jù)權(quán)利要求10的方法，其中所述注入硼的區(qū)域中的硼擴(kuò)散 進(jìn)入所述第一外延層和所述第二外延層，以在所述第一外延層和所述 第二外延層中均形成D中心。
12. 根據(jù)權(quán)利要求1的方法，進(jìn)一步包括在形成所述半絕緣外延 層之后，除去所述注入硼的區(qū)域。
13. 根據(jù)權(quán)利要求12的方法，其中除去所述注入硼的區(qū)域的步驟 包括對所述注入硼的區(qū)域進(jìn)行蝕刻。
14. 根據(jù)權(quán)利要求1的方法，進(jìn)一步包括在所述第一外延層的表 面上施加掩才莫材料。
15. 根據(jù)權(quán)利要求14的方法，進(jìn)一步包括在所述第一外延層中形 成溝槽。
16. 根據(jù)權(quán)利要求15的方法，其中形成溝槽的步驟包括對所述第 一外延層未被掩蓋的區(qū)域進(jìn)行蝕刻。
17. 根據(jù)權(quán)利要求15的方法，其中向所述第一外延層注入硼離子 的步驟包括在所述第一外延層內(nèi)形成所述溝槽之后，向所述第一外延 層進(jìn)行注入，以在所述溝槽中形成注入硼的區(qū)域。
18. 根據(jù)權(quán)利要求17的方法，進(jìn)一步包括除去所述掩模材料。
19. 根據(jù)權(quán)利要求18的方法，進(jìn)一步包括應(yīng)用高溫退火步驟，以 使得所述硼在所述第一外延層中擴(kuò)散地更深。
20. 根據(jù)權(quán)利要求1的方法，進(jìn)一步包括在所述注入硼的區(qū)域上 施加掩模材料，以在所述第一外延層的表面上限定出被掩蓋的區(qū)域和 未被掩蓋的區(qū)域。
21. 根據(jù)權(quán)利要求20的方法，進(jìn)一步包括在所述第一外延層的所 述未被掩蓋的區(qū)域中以及所述注入硼的區(qū)域的所述未被掩蓋的區(qū)域中 形成溝槽。
22. 根據(jù)權(quán)利要求21的方法，進(jìn)一步包括除去所述掩模材料，并 且在所述第一外延層和所述注入硼的區(qū)域上生長所述第二外延層。
23. 根據(jù)權(quán)利要求22的方法，其中在所述第一外延層和所述注入 硼的區(qū)域上生長所述第二外延層的步驟包括填充所述溝槽，并且使所 述第二外延層在所述溝槽之上平坦化。
24. 根據(jù)權(quán)利要求22的方法，其中在所述第二外延層生長于所述 第 一 外延層上的過程中，所述注入硼的區(qū)域中的硼擴(kuò)散進(jìn)入所述第一 外延層和所述第二外延層，以形成所述半絕緣外延層。
25. —種微電子器件，包括 襯底；半絕緣碳化硅外延層，其形成在所述襯底上，所述半絕緣碳化硅 外延層包括硼和與硼相關(guān)的D中心缺陷；以及第一半導(dǎo)體器件，其形成在所述半絕緣碳化硅層上，其中通過用硼離子注入所述襯底或注入形成在所述村底上的第一 外延層以在所述襯底的表面上或所述第一外延層的表面上形成注入硼 的區(qū)域，并且通過在所述襯底的所述注入硼的區(qū)域上或在所述第一外 延層的所述注入硼的區(qū)域上生長第二外延層，從而形成所述半絕緣碳 化硅外延層。
26. 根據(jù)權(quán)利要求25的器件，其中所述第一半導(dǎo)體器件是高頻器件。
27. 根據(jù)權(quán)利要求25的器件，其中所述襯底是導(dǎo)體。
28. 根據(jù)權(quán)利要求25的器件，其中所述襯底包含p型襯底。
29. 根據(jù)權(quán)利要求25的器件，其中所述襯底包含n型襯底。
30. 根據(jù)權(quán)利要求25的器件，其中所述第一半導(dǎo)體器件包括金屬 氧化物場效應(yīng)晶體管。
31. 根據(jù)權(quán)利要求25的器件，其中所述第一半導(dǎo)體器件包括雙極 結(jié)型晶體管。
32. 根據(jù)權(quán)利要求25的器件，其中所述第一半導(dǎo)體包括結(jié)型場效 應(yīng)晶體管。
33. 根據(jù)權(quán)利要求25的器件，進(jìn)一步包括形成在所述半絕緣碳化 硅層上的第二半導(dǎo)體器件。
34. 根據(jù)權(quán)利要求33的器件，其中所述第二半導(dǎo)體器件與所述第 一半導(dǎo)體器件物理隔離。
35.根據(jù)權(quán)利要求33的器件，其中所述第二半導(dǎo)體器件與所述第 一半導(dǎo)體器件電隔離。
全文摘要
一種半絕緣外延層的制造方法，該方法包括向襯底或形成在襯底上的第一外延層注入硼離子，以在該襯底的表面上或在該第一外延層的表面上形成注入硼的區(qū)域，以及在該襯底的注入硼的區(qū)域上或在該第一外延層的注入硼的區(qū)域上生長第二外延層，以形成半絕緣外延層。
文檔編號H01L29/02GK101473442SQ200780022925
公開日2009年7月1日 申請日期2007年6月19日 優(yōu)先權(quán)日2006年6月19日
發(fā)明者邁克爾·S·馬佐拉 申請人:半南實(shí)驗(yàn)室公司