亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

金屬雜質(zhì)的引入以改變導(dǎo)電電極的功函數(shù)的制作方法

文檔序號(hào):6885773閱讀:578來(lái)源:國(guó)知局
專(zhuān)利名稱(chēng):金屬雜質(zhì)的引入以改變導(dǎo)電電極的功函數(shù)的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu),更具體地,涉及這才羊的半導(dǎo)體結(jié)構(gòu),例如場(chǎng)
效應(yīng)晶體管(FET)或金屬-氧化物-半導(dǎo)體電容器(MOSCAP),其中通 過(guò)向包含金屬的材料層中引入金屬雜質(zhì)來(lái)改變導(dǎo)電電極疊層的功函數(shù),該 包含金屬的材料層與導(dǎo)電電極一起存在于電極疊層中。金屬雜質(zhì)的選擇取 決于電極是具有n型功函數(shù)還是具有p型功函數(shù)。本發(fā)明還提供一種制造 這種半導(dǎo)體結(jié)構(gòu)的方法。
背景技術(shù)
在標(biāo)準(zhǔn)的硅互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)中,n型場(chǎng)效應(yīng)晶 體管(nFET )使用As或P (或者其它施主)摻雜的n型多晶硅層作為柵 電極,該柵電極沉積在二氧化珪或氧氮化硅柵極電介質(zhì)層的頂部上。通過(guò) 該多晶硅層施加?xùn)艠O電壓,以在柵極氧化物層下方的p型硅中產(chǎn)生反轉(zhuǎn)溝道。
在將來(lái)的技術(shù)中,二氧化硅或氧氮化硅電介質(zhì)將被具有更高介電常數(shù) 的柵極材料所替代。這些材料稱(chēng)為"高k"材料,其中術(shù)語(yǔ)"高k"表示 這樣的絕緣材料,其介電常數(shù)大于約4.0,優(yōu)選地大于約7.0。除非另有說(shuō) 明,在此提到的介電常數(shù)是相對(duì)于真空的。在各種可能性中,由于其在高 溫下優(yōu)良的熱穩(wěn)定性,氧化鉿、硅酸鉿或氧氮化鉿硅是對(duì)于常規(guī)柵極電介 質(zhì)最適合的替代候選。
用鉿基電介質(zhì)作為柵極電介質(zhì)制造的硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體 管(MOSFET)具有這樣的缺點(diǎn),當(dāng)制造n-MOSFET時(shí),闊值電壓不理 想。這是普遍的問(wèn)題,具體地,當(dāng)MOSFET由作為電介質(zhì)的Hf02和作為
柵極疊層的TiN/多晶Si構(gòu)成時(shí),典型地,在標(biāo)準(zhǔn)熱處理之后,閾值電壓處 于0.45至0.7V的范圍內(nèi)。理想地,長(zhǎng)溝道nFET的閾值電壓應(yīng)該為約0 至0.2V左右。
鑒于現(xiàn)有技術(shù)的包括Hf基電介質(zhì)或者其它高k電介質(zhì)的Si MOSFET 的上述問(wèn)題,需要提供一種能夠使包含這種高k柵極電介質(zhì)材料的半導(dǎo)體 結(jié)構(gòu)中的平帶電壓和閾值電壓穩(wěn)定的方法和結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明提供這樣的半導(dǎo)體結(jié)構(gòu),其中通過(guò)將至少一種金屬雜質(zhì)^ 1入位 于導(dǎo)電電極與高k電介質(zhì)之間的包含金屬的材料層,導(dǎo)電電極疊層的功函 數(shù)改變。貫穿本申請(qǐng)使用術(shù)語(yǔ)"高k電介質(zhì),,,以表示其介電常數(shù)大于二 氧化硅的介電常數(shù)的任何絕緣材料。即,用于本發(fā)明中采用的高k電介質(zhì) 具有在真空中測(cè)量的大于4.0的介電常數(shù)。改變或修改包括高k電介質(zhì)的 材料疊層的功函數(shù)的能力對(duì)于改善包括該高k電介質(zhì)的半導(dǎo)體器件的性能 是關(guān)鍵的。
應(yīng)注意,過(guò)去,通過(guò)對(duì)電介質(zhì)改性或者通過(guò)在包括金屬層和柵電極的 柵極疊層下方引入低或高功函數(shù)金屬來(lái)改變包括高k電介質(zhì)的材料疊層的 功函數(shù)。在本發(fā)明中,通過(guò)設(shè)置包括金屬雜質(zhì)包含層(metal impurity containing layer)的柵極疊層,發(fā)生功函數(shù)的修改,其中該金屬雜質(zhì)包含
層存在于導(dǎo)電電極下方。
概括地說(shuō),提供一種半導(dǎo)體結(jié)構(gòu),其包括
材料疊層,包括具有大于二氧化硅的介電常數(shù)的電介質(zhì)、位于所述電 介質(zhì)之上的金屬雜質(zhì)包含層以及位于所述金屬雜質(zhì)包含層之上的導(dǎo)電電 極,其中所述金屬雜質(zhì)包含層包括包含金屬的材料和至少一種改變功函數(shù) 的金屬雜質(zhì)。
在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中,提供一種半導(dǎo)體結(jié)構(gòu),其包括 材料疊層,包括Hf基電介質(zhì)、位于所述Hf基電介質(zhì)之上的金屬雜質(zhì) 包含層以及位于所述金屬雜質(zhì)包含層之上的多晶珪電極,其中所述金屬雜 質(zhì)包含層包括TiN或TiON和至少一種改變功函數(shù)的金屬雜質(zhì)。
除了上述半導(dǎo)體結(jié)構(gòu)之外,本發(fā)明還提供一種改變導(dǎo)電柵極疊層的功 函數(shù)的方法,其包括以下步驟
設(shè)置材料疊層,所述材料疊層包括具有大于二氧化硅的介電常數(shù)的電 介質(zhì)、位于所述電介質(zhì)之上的包含金屬的材料層以及位于所述包含金屬的 材料層之上的導(dǎo)電電極;以及
向所述包含金屬的材料層中引入至少一種改變功函數(shù)的金屬雜質(zhì),其 中在形成金屬雜質(zhì)包含層期間或者在形成包含所述包含金屬的材料層的層 之后引入所述至少 一種改變功函數(shù)的金屬雜質(zhì)。
在本發(fā)明的一個(gè)實(shí)施例中,通過(guò)共沉積設(shè)置金屬雜質(zhì)包含層,形成所 述至少一種改變功函數(shù)的金屬雜質(zhì)和所述包含金屬的材料層,其中所述金 屬雜質(zhì)包含層包含包含金屬的材料和所述至少 一種金屬雜質(zhì)。
在另一實(shí)施例中,形成包含金屬的材料的第一層,之后形成包含所述 金屬雜質(zhì)的層,再之后形成所述包含金屬的材料的第二層。
在本發(fā)明的^一實(shí)施例中,在包含金屬的材料之下和/或之上形成包含 所述金屬雜質(zhì)的材料,然后通過(guò)隨后的熱處理將所述金屬雜質(zhì)引入所述包 含金屬的材料中。


圖1A-1E是(通過(guò)截面圖)示出本發(fā)明的包括可選實(shí)施例的基本工藝 步驟的圖示。
圖2A-2B分別是可包括如圖1A-1E所示形成的本發(fā)明的疊層的半導(dǎo)體 結(jié)構(gòu)MOSCAP和MOSFET。
具體實(shí)施例方式
下面,將通過(guò)參考以下討論和本申請(qǐng)的附圖來(lái)更詳細(xì)描述本發(fā)明,其 中本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)以及形成該半導(dǎo)體結(jié)構(gòu)的方法,在該半導(dǎo) 體結(jié)構(gòu)中,導(dǎo)電電極疊層的功函數(shù)通過(guò)將金屬雜質(zhì)引入柵極疊層的包含金
屬的材料層中而改變。注意,本發(fā)明的附圖是為了示例的目的而提供的, 因此,它們沒(méi)有按比例繪制。并且,在此使用相同的參考標(biāo)號(hào)表示相同和/ 或相應(yīng)的元件。
再次強(qiáng)調(diào),用氧化鉿作為柵極電介質(zhì)而制造的現(xiàn)有技術(shù)Si MOSFET 具有這樣的缺點(diǎn),當(dāng)制造n-MOSFET時(shí),閾值電壓不理想。當(dāng)疊層由作 為電介質(zhì)的Hf02和作為柵極疊層的TiN/多晶硅構(gòu)成時(shí),典型地,在標(biāo)準(zhǔn) 熱處理之后,長(zhǎng)溝道nFET的閾值電壓在0.45至0.7V的范圍內(nèi)。理想地, 長(zhǎng)溝道nFET的閾值電壓應(yīng)該為約0至0.2V左右。通過(guò)將至少一種金屬雜 質(zhì)引入柵極疊層的包含金屬的材料層中,本發(fā)明解決了該問(wèn)題,其中該措 施在閾值電壓中引入了偏移,達(dá)到希望的電壓。
首先描述本發(fā)明的材料疊層以及用于形成該材料疊層的工藝步驟,隨 后作為MOSCAP和MOSFET的組成要素來(lái)對(duì)其進(jìn)行描述。注意,雖然作 為獨(dú)立的結(jié)構(gòu)示出了 MOSCAP和MOSFET,但本發(fā)明還預(yù)期在單個(gè)半導(dǎo) 體襯底的表面上包括MOSCAP和MOSFET 二者的結(jié)構(gòu)。還應(yīng)注意,在本 發(fā)明中,金屬雜質(zhì)包含層和導(dǎo)電柵極電極形成柵極疊層,本發(fā)明的方法適 用于該4冊(cè)極疊層。
首先參考圖1A-1E,其是(通過(guò)截面圖)示出用于在半導(dǎo)體襯底表面 上形成本發(fā)明的材料疊層的基本工藝步驟的圖示。圖1A示出在本發(fā)明中 形成的初始結(jié)構(gòu),其包括半導(dǎo)體村底10、在半導(dǎo)體襯底10的表面上的可 選的界面層12,以及位于可選的界面層12上的高k例如Hf基電介質(zhì)14。 當(dāng)不存在界面層12時(shí),高k電介質(zhì)14位于半導(dǎo)體襯底10的表面上。
示于圖1A中的結(jié)構(gòu)的半導(dǎo)體襯底10包括任何半導(dǎo)體材料,包括但不 限于Si、 Ge、 SiGe、 SiC、 SiGeC、 GaAs、 GaN、 InAs、 InP以及所有
其它in/v或n/vi化合物半導(dǎo)體。半導(dǎo)體襯底io還可以包括有機(jī)半導(dǎo)體
或多層半導(dǎo)體例如Si/SiGe、絕緣體上硅(SOI)、絕緣體上硅鍺(SGOI) 或者絕緣體上鍺(GOI)。在本發(fā)明的一些實(shí)施例中,優(yōu)選半導(dǎo)體襯底10 由含Si半導(dǎo)體材料即包括珪的半導(dǎo)體材料構(gòu)成。半導(dǎo)體襯底10可以是摻 雜的、未摻雜的或者在其中包含摻雜區(qū)和未摻雜區(qū)。半導(dǎo)體襯底10可包括
單晶取向或者其可包括至少兩個(gè)共面的表面區(qū),這些共面的表面區(qū)具有不 同的結(jié)晶取向(在本領(lǐng)域中后一種襯底稱(chēng)為混合襯底)。當(dāng)采用混合襯底
時(shí),典型地在(100)晶面上形成nFET,而典型地在(110)晶面上形成 pFET??梢酝ㄟ^(guò)例如在美國(guó)公開(kāi)No. 20040256700A1 、美國(guó)>^開(kāi)No. 20050116290和美國(guó)公開(kāi)No. 20050093104中描述的技術(shù)來(lái)形成混合#于底。
半導(dǎo)體襯底10還可以包括第一摻雜(n或p)區(qū)和第二摻雜(n或p) 區(qū)。為了清楚,在本申請(qǐng)的附圖中沒(méi)有具體示出摻雜區(qū)。第一摻雜區(qū)和第 二摻雜區(qū)可以是相同的,或者它們可以具有不同的導(dǎo)電性和/或摻雜濃度。 這些摻雜區(qū)稱(chēng)為"阱,,,并且利用常規(guī)離子注入工藝形成。
然后,在半導(dǎo)體襯底10中典型地形成至少一個(gè)隔離區(qū)(未示出)。隔 離區(qū)可以是溝槽隔離區(qū)或場(chǎng)氧化物隔離區(qū)。溝槽隔離區(qū)利用本領(lǐng)域的技術(shù) 人員公知的常規(guī)溝槽隔離工藝形成。例如,光刻、蝕刻和用溝槽電介質(zhì)對(duì) 溝槽的填充可以被用于形成溝槽隔離區(qū)??梢赃x擇地,在溝槽填充前可以 在溝槽中形成村里(liner),在溝槽填充后可以進(jìn)行致密化步驟,并且在 溝槽填充后還可以進(jìn)行平面化工藝。場(chǎng)氧化物可以利用所謂的珪的局部氧 化工藝形成。注意,至少一個(gè)隔離區(qū)提供相鄰柵極區(qū)之間的隔離,典型地 當(dāng)相鄰柵極具有相反的導(dǎo)電性即nFET和pFET時(shí)需要這種隔離。相鄰柵 極區(qū)可以具有相同的導(dǎo)電性(即均為n或p型),或者可選地它們可以具 有不同的導(dǎo)電性(即一個(gè)為n型而另一個(gè)為p型)。
在加工半導(dǎo)體襯底IO之后,可以選擇地,通過(guò)化學(xué)氧化在半導(dǎo)體襯底 10的表面上形成界面層12??梢赃x擇的界面層12利用對(duì)于本4頁(yè)域4支術(shù)人 員公知的常規(guī)濕法化學(xué)工藝技術(shù)形成??蛇x地,該層可以通過(guò)熱氧化或氧 氮化形成。當(dāng)襯底10為含Si的半導(dǎo)體時(shí),界面層12由通過(guò)濕法工藝生長(zhǎng) 的化學(xué)氧化物或者熱生長(zhǎng)的氧化硅、氧氮化硅或氮化的氧化硅構(gòu)成。當(dāng)襯 底10不是含Si的半導(dǎo)體時(shí),界面層可以包括半導(dǎo)體氧化物、半導(dǎo)體氧氮 化物或氮化的半導(dǎo)體氧化物。
界面層的厚度典型地為約0.5至約1.2nm,其中約0.8至約lnm的厚 度更典型。然而,在CMOS制造期間通常需要的更高的溫度下處理之后,
該厚度可能不同。
根據(jù)本發(fā)明的一個(gè)實(shí)施例,界面層12是通過(guò)濕法化學(xué)氧化形成的具有 約0.6至約0.8nm的厚度的氧化珪層。用于該濕法化學(xué)氧化的工藝步驟包 括在65'C下用氫氧化銨、過(guò)氧化氫和水(以1:1:5的比例)的混合物處理 清洗后的半導(dǎo)體表面(例如HF最后處理的半導(dǎo)體表面)。可選地,界面 層還可以通過(guò)在臭氧化的水溶液中處理HF最后處理的半導(dǎo)體表面而形 成,其中臭氧濃度通常在百萬(wàn)分之2 (ppm)至卯ppm的范圍內(nèi),但不限 于該范圍。
接下來(lái),如果存在界面層12,可以在界面層12的表面上,或者在半 導(dǎo)體襯底10的表面上,通過(guò)諸如沉積工藝,例如化學(xué)氣相沉積(CVD)、 等離子體輔助CVD、物理氣相沉積(PVD)、金屬有機(jī)化學(xué)氣相沉積 (MOCVD)、原子層沉積(ALD)、蒸發(fā)、反應(yīng)賊射、化學(xué)溶液沉積和 其它類(lèi)似的沉積工藝,形成高k電介質(zhì)14。高k電介質(zhì)14也可以利用以 上工藝的任何組合而形成。
用于本發(fā)明中的高k電介質(zhì)14是具有大于約4.0、典型地大于約7.0 的介電常數(shù)的任何電介質(zhì)材料。注意,二氧化珪具有4.0的介電常數(shù),因 此,本發(fā)明預(yù)期其介電常數(shù)大于二氧化硅的介電常數(shù)的任何電介質(zhì)。高k 電介質(zhì)14典型地是本領(lǐng)域技術(shù)人員公知的金屬氧化物或混合的金屬氧化 物。這種高k電介質(zhì)的示例性實(shí)例包括但不局限于A(yíng)1203、 Ta203、 Ti02、 La203、 SrTi03、 LaA103、 ZK)2、 Y203、 Gd203、 Hf基電介質(zhì)(在此將在 下面更詳細(xì)說(shuō)明)、以及包括其多層的組合。優(yōu)選地,高k電介質(zhì)14是 Hf基電介質(zhì),可以選擇地,其還可以包括稀土金屬氧化物。
術(shù)語(yǔ)"Hf基電介質(zhì),,在此旨在包括包含鉿Hf的任何高k電介質(zhì)。這 種Hf基電介質(zhì)的實(shí)例包括氧化鉿(Hf02)、硅酸鉿(HfSiOx)、氧氮化 鉿硅(HfSiON)或它們的多層。在一些實(shí)施例中,Hf基電介質(zhì)包括Hf02 和ZK)2的混合物。典型地,Hf基電介質(zhì)是氧化鉿或硅酸鉿。Hf基電介質(zhì) 典型地具有大于約10.0的介電常數(shù)。
高k電介質(zhì)14的物理厚度可以改變,但典型地,高k電介質(zhì)14具有
約0.5至約10nm的厚度,其中約0.5至約3nm的厚度更典型。
在本發(fā)明的一個(gè)實(shí)施例中,高k電介質(zhì)14是通過(guò)MOCVD形成的氧 化鉿,在該MOCVD中采用流速為約70至約卯mgm的鉿酸四丁酯 (hafnium-tetrabutoxide) (Hf前體)和流速為約250至約350sccm的 02。采用在0.3至0.5乇的反應(yīng)室壓力和400至500。C的村底溫度進(jìn)行氧化 鉿的沉積。
在本發(fā)明的另一個(gè)實(shí)施例中,高k電介質(zhì)14是通過(guò)采用以下條件的 MOCVD形成的硅酸鉿0)前體鉿酸四丁酯的流速為70至90mg/m, 02流速為約25至100sccm,以及SiH4的流速為20至60sccm; (ii)反應(yīng) 室壓力為0.3至0.5乇;以及(iii)襯底溫度為400至500°C 。
接下來(lái),在本發(fā)明的一個(gè)實(shí)施例中,在高k電介質(zhì)14的表面上形成包 括包含金屬的材料和至少一種金屬雜質(zhì)的金屬雜質(zhì)包含層18;見(jiàn)圖1B。 在層18的整個(gè)厚度內(nèi)金屬雜質(zhì)(即,其峰值濃度)可以連續(xù)地分布,或者 可以在層18內(nèi)在離散的區(qū)域中形成金屬雜質(zhì)(其峰值濃度)。例如,金屬 雜質(zhì)可以存在于層18的上或下表面處或者層18的上或下表面附近、在層 18的中心附近之內(nèi)或者其任何組合。
包含金屬的材料(不具有雜質(zhì)的層18)包括能夠傳導(dǎo)電子的金屬材料 和/或半金屬材料。具體地,包含金屬的材料(不具有金屬雜質(zhì)的層18 )是 金屬材料,例如金屬氮化物、金屬碳化物或金屬硅氮化物。當(dāng)包含金屬的 材料(不具有金屬雜質(zhì)的層18 )包括金屬時(shí),包含金屬的材料的金屬成分 可以包括選自元素周期表中的IVB或VB族的金屬。因此,包含金屬的材 料可以包括Ti、 Zr、 Hf、 V、 Nb或Ta,其中高度優(yōu)選Ti。通過(guò)實(shí)例,包 含金屬的材料優(yōu)選包括TiN或TiON;注意,在n型器件中特別地可用TiN, 而在p型器件中特別地可用TiON。
在本發(fā)明中用于改變柵極疊層(例如,包含金屬的材料(不具有雜質(zhì) 的層18)與導(dǎo)電電極的組合)的功函數(shù)的金屬雜質(zhì)取決于柵電極具有n型 功函數(shù)還是p型功函數(shù)。由于金屬雜質(zhì)用于改變柵極疊層的功函數(shù),它們 可以被稱(chēng)為"改變功函數(shù)的金屬雜質(zhì)"。對(duì)于n型功函數(shù),被引入包含金
屬的材料的金屬雜質(zhì)包括選自元素周期表(元素的命名法是基于CAS版 本)中的IIIB、 IVB或VB族的至少一種元素。在此也預(yù)期在鑭系內(nèi)的元 素(例如La、 Ce、 Pr、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 Er、 Tm、 Yb或Lu)??捎糜谙?qū)щ婋姌O提供n型功函數(shù)的金屬雜質(zhì)的示例性實(shí)例 包括但不限于Sc、 Y、 La、 Zr、 Hf、 V、 Nb、 Ta、 Ti以及選自鑭系的元 素,但該金屬雜質(zhì)必須不同于在"純的"包含金屬的材料中存在的金屬。 優(yōu)選地,用于提供n型功函數(shù)偏移的雜質(zhì)是選自鑭族的一種元素。對(duì)于p 型功函數(shù),被引入包含金屬的材料中的金屬雜質(zhì)包括選自元素周期表(元 素的命名法是基于CAS版本)中的VIB、 VIIB和VTII族的至少一種元素。 可用于向?qū)щ婋姌O提供p型功函數(shù)的金屬雜質(zhì)的示例性實(shí)例包括但不限 于Re、 Fe、 Ru、 Co、 Rh、 Ir、 Ni、 Pd和Pt,但該金屬雜質(zhì)必須不同于 在"純的,,包含金屬的材料中存在的金屬。優(yōu)選地,用于提供p型功函數(shù) 偏移的雜質(zhì)是Pd的一種元素。
在示例于圖1B中的本發(fā)明的該具體實(shí)施例中,利用共沉積工藝形成 金屬雜質(zhì)包含層18,在該共沉積工藝中,基本上同時(shí)沉積包含金屬的材料 (純的不具有雜質(zhì)的包含金屬的材料)和雜質(zhì)??梢酝ㄟ^(guò)使用金屬或半金 屬粑,例如Ti靶,其中在靶中具有特定量的雜質(zhì),進(jìn)行共沉積,并且可以 在任何反應(yīng)室內(nèi)形成層18。在設(shè)置層18時(shí)可以用于本發(fā)明中的另一共沉 積方法是化學(xué)氣相沉積或等離子增強(qiáng)的化學(xué)氣相沉積,其中使用包含金屬 的材料和雜質(zhì)的前體。
盡管使用共沉積技術(shù),包括希望雜質(zhì)的層18具有約0.1至約0.2nm的 原沉積厚度(as deposited thickness),其中約0.1至約lnm的厚度更典型。
在本發(fā)明的另一實(shí)施例中,首先沉積"純的"包含金屬的材料,之后 沉積包含金屬雜質(zhì)的層,再之后沉積另一 "純的"包含金屬的材料。例如, 利用本發(fā)明的該實(shí)施例形成的結(jié)構(gòu)示于圖1C中。在圖1C中,參考標(biāo)號(hào) 18A表示第一沉積的"純的"包含金屬的材料,參考標(biāo)號(hào)18B表示金屬雜 質(zhì)的層,以及參考標(biāo)號(hào)18C表示第二沉積的"純的,,包含金屬的材料。注 意,層18A、 18B和18C形成金屬雜質(zhì)包含層18,該金屬雜質(zhì)包含層18包括"純的"包含金屬的材料和金屬雜質(zhì)。
在本發(fā)明的該實(shí)施例中,利用諸如常規(guī)沉積工藝?yán)鏑VD、 PECVD、 物理氣相沉積(PVD)、原子層沉積(ALD)、'減射或蒸發(fā),形成"純的" 包含金屬的材料。在本發(fā)明的一個(gè)實(shí)施例中,包含金屬的材料是TiN,該 TiN通過(guò)由保持在1550'C至1卯0。C,典型地在1600。C至1750。C的范圍內(nèi) 的溢出單元(effusion cell)蒸發(fā)Ti,并采用穿過(guò)遠(yuǎn)射頻源的氮的原子/受激 束;冗積而成。襯底溫度可在300'C左右,以及氮流速可在0.5sccm至 3.0sccm。這些范圍是示例性的,決不限制本發(fā)明。氮流速取決于沉積室的 細(xì)節(jié),特別地,取決于對(duì)沉積室的泵浦速率。TiN還可以以例如>(匕學(xué)氣相 沉積或?yàn)R射的其它方式沉積,且沉積:技術(shù)不關(guān)鍵。
金屬雜質(zhì)的層也是利用諸如常規(guī)沉積工藝?yán)鏑VD、 PECVD、 PVD、 ALD、濺射或蒸發(fā)而形成。在層18B內(nèi)的金屬雜質(zhì)的特定類(lèi)型包括以上在 其中采用共沉積的實(shí)施例中列出的金屬雜質(zhì)。
第一沉積的"純的,,包含金屬的材料18A的厚度可以才艮據(jù)所采用的材 料的類(lèi)型以及用于形成其的技術(shù)而變化。典型地,第一沉積的"純的"包 含金屬的材料18A具有約0.1至約0.2nm的厚度,其中約0.1至約lnm的 厚度更典型。第二沉積的"純的"包含金屬的材料18C的厚度典型地也在 上述范圍內(nèi)。包含金屬雜質(zhì)的層18B的厚度可以變化,但是典型地,層18B 具有約0.1至約0.2nm的厚度,其中約0.1至約lnm的厚度更典型。
在本發(fā)明的另一實(shí)施例中,在"純的"包含金屬的材料之上和/或之下 形成包含金屬雜質(zhì)的材料(例如電介質(zhì)材料、犧牲材料或?qū)щ姴牧?,然 后使用熱處理以將金屬雜質(zhì)引入"純的"導(dǎo)電材料。例如,本發(fā)明的該實(shí) 施例示于圖1D中。在該圖中,參考標(biāo)號(hào)20用于定義包含金屬雜質(zhì)的材料, 以及參考標(biāo)號(hào)18A用于定義"純的"包含金屬的材料。在本發(fā)明的該實(shí)施 例中,需要存在包含金屬雜質(zhì)的材料的至少一個(gè)層20,并且其鄰接所述"純 的"包含金屬的材料18A。所示的結(jié)構(gòu)是在向?qū)?8A中引入金屬雜質(zhì)的熱 處理之前的結(jié)構(gòu)。在一些實(shí)施例中,可以在已經(jīng)向"純的"包含金屬的材 料18A中引入雜質(zhì)之后去除在該結(jié)構(gòu)頂部的材料20。
可以利用任何常規(guī)沉積工藝形成包含金屬雜質(zhì)的材料20??捎糜谛纬?層20的沉積工藝的示例性實(shí)例包括但不限于CVD、 PECVD、 ALD、蒸 發(fā)或化學(xué)溶液沉積。層20的厚度可以根據(jù)層的材料以及用于形成其的技術(shù) 而變化。典型地,包含雜質(zhì)的材料20具有約0.1至約2nm的厚度,其中 約0.1至約0.2nm的厚度更典型。
可以如上所述形成圖1D中所示的層18A,并且該層18A可包括上述 材料中的一種,其厚度也在如上所述的范圍內(nèi)。
如上所述,利用熱技術(shù)將金屬雜質(zhì)引入層18A中。熱技術(shù)典型地跟在 圖1D中所示的結(jié)構(gòu)的形成之后。在一些實(shí)施例中,稍后的熱處理可以用 于向?qū)?8A中引入金屬雜質(zhì)。熱技術(shù)典型地包括約800'C或更高的溫度, 其中約卯0。C至約1200。C的溫度更典型。該熱技術(shù)的持續(xù)時(shí)間可以變化, 其中典型范圍為約1至約1000秒。用于向?qū)?8A中引入金屬雜質(zhì)的熱技 術(shù)包括其中采用上述溫度范圍的爐內(nèi)退火、源*1/漏極激活退火、快速熱退 火、尖峰退火(spike anneal)、激光退火、后續(xù)沉積工藝,或者4壬何其組 合。
在形成圖1B、 1C或1D中所示的結(jié)構(gòu)之一后,在具體結(jié)構(gòu)的最上層 頂上形成導(dǎo)電電極22。所產(chǎn)生的包括柵電極22的結(jié)構(gòu)示于圖1E中,該柵 電極22位于在圖1B中提供的結(jié)構(gòu)的頂上。其它兩種結(jié)構(gòu)(使用圖1C和 1D的結(jié)構(gòu))類(lèi)似于在圖1E中示出的結(jié)構(gòu),因此它們沒(méi)有在此具體示出。
具體地,利用已知的沉積工藝?yán)缥锢須庀喑练e、CVD或蒸發(fā),在層 18上,或者可以選擇地,如果采用圖1D中示出的實(shí)施例,則在層20上, 形成導(dǎo)電材料的均厚層,該導(dǎo)電材料形成了導(dǎo)電電極22。導(dǎo)電材料包括但 不限于含Si材料,例如單晶、多晶或非晶形式的Si或SiGe合金層。導(dǎo) 電材料還可以是導(dǎo)電金屬或?qū)щ娊饘俸辖?。在此還可以預(yù)期上述導(dǎo)電材料 的組合。優(yōu)選含Si材料作為導(dǎo)電電極22,其中最優(yōu)選多晶Si。除了上述 導(dǎo)電材料以外,本發(fā)明還預(yù)期其中導(dǎo)電電極22被完全硅化的實(shí)例或包括硅 化物和Si或SiGe的組合的疊層。利用本領(lǐng)域技術(shù)人員公知的常^:化工 藝來(lái)制成硅化物。完全硅化的柵極可以利用常規(guī)置換(replacement)柵極
工藝形成;其細(xì)節(jié)對(duì)于本發(fā)明的實(shí)施不關(guān)鍵。導(dǎo)電電極材料的均厚層可以 是摻雜的或未摻雜的。如果是摻雜的,在形成其時(shí)可以采用原位摻雜沉積 工藝??蛇x地,摻雜的柵極導(dǎo)體可以通過(guò)沉積、離子注入和退火形成。離 子注入和退火可以發(fā)生在后續(xù)的構(gòu)圖材料疊層的蝕刻步驟之前或之后。導(dǎo) 電電極22的摻雜將進(jìn)一步使形成的柵極導(dǎo)體的功函數(shù)偏移。用于 nMOSFET的摻雜劑離子的示例性實(shí)例包括選自元素周期表的VA族的元 素(當(dāng)形成pMOSFET時(shí),可以使用IIIA族元素)。在本發(fā)明的此時(shí)沉 積的導(dǎo)電電極22的厚度,即高度,可以根據(jù)所采用的沉積工藝而變化。典 型地,導(dǎo)電電極22具有約20至約180nm的垂直厚度,其中約40至約150nm 的厚度更典型。
然后,利用在本領(lǐng)域中公知的常規(guī)工藝,可以將圖1E中示出的材料 疊層結(jié)構(gòu)(可以選擇地包括在層18之上和/或之下的層20)制成如圖2A 中所示的MOSCAP 50或者如圖2B中所示的MOSFET 52。所示例的結(jié)構(gòu) 中的每一個(gè)包括至少通過(guò)光刻和蝕刻而構(gòu)圖的如圖1E中所示的材料疊層。
MOSCAP的形成包括在半導(dǎo)體襯底的表面上形成犧牲熱氧化物(未示 出)。使用光刻,通過(guò)蝕刻在場(chǎng)氧化物中對(duì)電容器結(jié)構(gòu)的有源區(qū)開(kāi)口。在 去除氧化物之后,如上所述形成如圖1E中所示的材料疊層。具體地,該 材料疊層被設(shè)置,通過(guò)光刻和蝕刻被構(gòu)圖,然后將摻雜劑引入導(dǎo)體22中。 摻雜劑典型地為P(使用12keV的注入能量,注入劑量為5E15離子/cm2)。 使用激活退火來(lái)激活摻雜劑,該激活退火在950。C至1000。C下進(jìn)行約5秒 鐘。在一些情況下,隨后可以進(jìn)行形成氣體退火(5-10%的氫),該形成 氣體退火在500'C至550。C下進(jìn)行,用于界面層/半導(dǎo)體村底界面態(tài)鈍化。
MOSFET的形成包括首先在如上所述的襯底內(nèi)形成隔離區(qū),例如溝槽 隔離區(qū)。在形成隔離區(qū)之前可以在襯底頂上形成犧牲氧化物層。與 MOSCAP類(lèi)似地且在去除犧牲氧化物之后,形成如上所述的材料疊層。在 對(duì)材料疊層的構(gòu)圖之后,典型地但不總是在各構(gòu)圖的材料疊層的暴露的側(cè) 壁上形成至少一個(gè)隔離物(spacer) 54。該至少一個(gè)隔離物54由絕緣體例 如氧化物、氮化物、氧氮化物和/或其任何組合構(gòu)成。通過(guò)沉積和蝕刻形成
該至少一個(gè)隔離物54。
該至少一個(gè)隔離物54的寬度必須足夠?qū)?,以?隨后將形成的)源極 和漏極硅化物接觸不侵入構(gòu)圖的材料疊層的邊緣下面。典型地,當(dāng)該至少 一個(gè)隔離物54在底部所測(cè)的寬度為約20至約80nm時(shí),源^L/漏極珪化物 不會(huì)侵入構(gòu)圖的材料疊層的邊緣下面。
在本發(fā)明的此時(shí),還可以通過(guò)對(duì)其進(jìn)行熱氧化、氮化或氧氮化工藝, 鈍化構(gòu)圖的材料疊層。鈍化步驟形成了使材料疊層周?chē)牟牧镶g化的薄層。 該步驟可以被先前的隔離物形成步驟替代使用或與其結(jié)合使用。當(dāng)與隔離 物形成步驟一起使用時(shí),在材料疊層鈍化工藝之后進(jìn)行隔離物形成。
然后在襯底中形成源極/漏極擴(kuò)散區(qū)56。源^l/漏極擴(kuò)散區(qū)56是利用離 子注入和退火步驟形成的。退火步驟用于激活通過(guò)先前的注入步驟注入的 摻雜劑。離子注入和退火的條件是對(duì)于本領(lǐng)域的技術(shù)人員公知的。源極/ 漏極擴(kuò)散區(qū)56還可以包括延伸注入?yún)^(qū),其是在源極/漏極注入之前采用常 規(guī)延伸注入形成的。延伸注入后可以進(jìn)行激活退火,或者可選地,在延伸 注入及源極/漏極注入期間注入的摻雜劑可以采用同 一激活退火周期而被 激活。在此也預(yù)期暈圈(Halo)注入。
在某些情況下,可以隨后進(jìn)行形成氣體退火(5-10%的氫),該形成 氣體退火在500。C至550。C下進(jìn)行,用于界面層/半導(dǎo)體襯底界面態(tài)鈍化。
上述工藝步驟形成圖2B中所示的結(jié)構(gòu)。可以利用本領(lǐng)域技術(shù)人員公 知的工藝步驟,形成進(jìn)一步的CMOS處理,例如形成硅化物接觸(源^ 漏極和柵極)以及形成具有金屬互連的BEOL (后段制程)互連級(jí)。
雖然關(guān)于其優(yōu)選實(shí)施例具體示出和描述了本發(fā)明,但本領(lǐng)域技術(shù)人員 將理解,只要不脫離本發(fā)明的精神和范圍,可以在形式和細(xì)節(jié)上進(jìn)行前述 和其它改變。因此,本發(fā)明旨在不限于所描述和示例的具體形式和細(xì)節(jié), 而是落入所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu),包括材料疊層,其包括具有大于二氧化硅的介電常數(shù)的電介質(zhì)、位于所述電介質(zhì)之上的金屬雜質(zhì)包含層、以及位于所述金屬雜質(zhì)包含層之上的導(dǎo)電電極,其中在所述金屬雜質(zhì)包含層中包括包含金屬的材料和至少一種改變功函數(shù)的金屬雜質(zhì)。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),還包括位于所述電介質(zhì)之下的界面層。
3. 根據(jù)權(quán)利要求2的半導(dǎo)體結(jié)構(gòu),其中所述界面層包括半導(dǎo)體氧化物、 半導(dǎo)體氧氮化物或氮化的半導(dǎo)體氧化物。
4. 根據(jù)權(quán)利要求2的半導(dǎo)體結(jié)構(gòu),還包括位于所述界面層之下的半導(dǎo) 體襯底。
5. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),還包括位于所述電介質(zhì)之下的半導(dǎo) 體襯底。
6. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),其中所述電介質(zhì)是Hf基電介質(zhì), 所述Hf基電介質(zhì)包括氧化鉿、硅酸鉿、氧氮化鉿硅、氧化鉿與氧化鋯的 混合物,或它們的多層。
7. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),其中所述包含金屬的材料包括金屬 氮化物、金屬碳化物或金屬硅氮化物,其中所述金屬選自元素周期表中的 IVB或VB族。
8. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),其中所述包含金屬的材料包括TiN 或T謂。
9. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的金 屬雜質(zhì)用于改變n型柵極疊層。
10. 才艮據(jù)權(quán)利要求9的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)包括選自元素周期表中的IIIB族的元素、選自元素周期表中的 IVB族的元素、選自元素周期表中的VB族的元素或者選自鑭系的元素。
11. 根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)用于改變p型柵極疊層。
12. 根據(jù)權(quán)利要求ll的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)包括選自元素周期表中的VIB族的元素、選自元素周期表中的 VIIB族的元素或者選自元素周期表中的VIII族的元素。
13. 根據(jù)權(quán)利要求l的半導(dǎo)體結(jié)構(gòu),其中所述材料疊層是場(chǎng)效應(yīng)晶體 管、金屬氧化物半導(dǎo)體電容器或者其組合中的組件。
14. 一種半導(dǎo)體結(jié)構(gòu),包括材料疊層,其包括Hf基電介質(zhì)、位于所述Hf基電介質(zhì)之上的金屬雜 質(zhì)包含層以及位于所述金屬雜質(zhì)包含層之上的多晶硅電極,其中所述金屬 雜質(zhì)包含層包括TiN或TiON和至少一種改變功函數(shù)的金屬雜質(zhì)。
15. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),還包括位于所述電介質(zhì)之下的界 面層。
16. 根據(jù)權(quán)利要求15的半導(dǎo)體結(jié)構(gòu),其中所述界面層包括半導(dǎo)體氧化 物、半導(dǎo)體氮化物或半導(dǎo)體氧氮化物。
17. 根據(jù)權(quán)利要求15的半導(dǎo)體結(jié)構(gòu),還包括位于所述界面層之下的半 導(dǎo)體村底。
18. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),還包括位于所述電介質(zhì)之下的半 導(dǎo)體村底。
19. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述Hf基電介質(zhì)包括氧化 鉿、硅酸鉿、氧氮化鉿硅、氧化鉿與氧化鋯的混合物,或它們的多層。
20. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述金屬雜質(zhì)包含層包括TiN。
21. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述金屬雜質(zhì)包含層包括 TiON。
22. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)用于改變n型柵極疊層。
23. 根據(jù)權(quán)利要求22的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)包括選自元素周期表中的IIIB族的元素、選自元素周期表中的 IVB族的元素、選自元素周期表中的VB族的元素或者選自鑭系的元素。
24. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)用于改變p型柵極疊層。
25. 根據(jù)權(quán)利要求24的半導(dǎo)體結(jié)構(gòu),其中所述至少一種改變功函數(shù)的 金屬雜質(zhì)包括選自元素周期表中的VIB的元素、選自元素周期表中的VIIB 的元素或者選自元素周期表中的VIII族的元素。
26. 根據(jù)權(quán)利要求14的半導(dǎo)體結(jié)構(gòu),其中所述材料疊層是場(chǎng)效應(yīng)晶體 管、金屬氧化物半導(dǎo)體電容器或者其組合中的組件。
27. —種改變導(dǎo)電疊層的功函數(shù)的方法,包括以下步驟 設(shè)置材料疊層,所述材料疊層包括具有大于二氧化硅的介電常數(shù)的電介質(zhì)、位于所述電介質(zhì)之上的包含金屬的材料以及位于所述包含金屬的材 料之上的導(dǎo)電電極;以及向所述包含金屬的材料中引入至少一種改變功函數(shù)的金屬雜質(zhì),其中 在形成金屬雜質(zhì)包含層期間或者在形成包含所述包含金屬的材料的層之后 引入所述至少一種改變功函數(shù)的金屬雜質(zhì)。
28. 根據(jù)權(quán)利要求27的方法,其中所述向所述包含金屬的材料中引入 所述至少一種改變功函數(shù)的金屬雜質(zhì)包括共沉積所述至少一種改變功函數(shù) 的金屬雜質(zhì)和所述包含金屬的材料。
29. 根據(jù)權(quán)利要求28的方法,其中所述共沉積包括濺射或化學(xué)氣相沉積。
30. 根據(jù)權(quán)利要求27的方法,其中所述向所述包含金屬的材料中引入 所述至少一種改變功函數(shù)的金屬雜質(zhì)包括形成所述包含金屬的材料的第一 層,在所述第一層上形成包含所述金屬雜質(zhì)的層,以及形成所述包含金屬 的材料的第二層。
31. 根據(jù)權(quán)利要求27的方法,其中所述向所述包含金屬的材料中引入 所述至少一種改變功函數(shù)的金屬雜質(zhì)包括在所述包含金屬的材料之下和/ 或之上形成包含所述金屬雜質(zhì)的材料層,并且對(duì)所述材料疊層進(jìn)行熱處理。
全文摘要
提供半導(dǎo)體結(jié)構(gòu),例如場(chǎng)效應(yīng)晶體管(FET)和/或金屬-氧化物-半導(dǎo)體電容器(MOSCAP),其中通過(guò)向包含金屬的材料層中引入金屬雜質(zhì)來(lái)改變導(dǎo)電電極疊層的功函數(shù),該包含金屬的材料層與導(dǎo)電電極一起存在于電極疊層中。金屬雜質(zhì)的選擇取決于電極具有n型功函數(shù)還是p型功函數(shù)。本發(fā)明還提供一種制造該半導(dǎo)體結(jié)構(gòu)的方法。金屬雜質(zhì)的引入可以通過(guò)共沉積這樣的層而實(shí)現(xiàn),該層包含包含金屬的材料和改變功函數(shù)的金屬材料,形成其中在包含金屬的材料的層之間存在金屬雜質(zhì)層的疊層,或者通過(guò)在包含金屬的材料之上和/或之下形成包括金屬雜質(zhì)的材料層,然后加熱該結(jié)構(gòu)以將金屬雜質(zhì)引入包含金屬的材料中而實(shí)現(xiàn)。
文檔編號(hào)H01L21/336GK101361173SQ200780001799
公開(kāi)日2009年2月4日 申請(qǐng)日期2007年1月3日 優(yōu)先權(quán)日2006年1月20日
發(fā)明者B·B·多里斯, K·孔洪翁, M·P·胡齊克, R·詹米, S·古哈, V·K·帕魯許里, V·納拉亞南, Y·Y·王 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1