專利名稱：多層電極結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路設(shè)計(jì)，并尤其涉及存儲(chǔ)裝置 的設(shè)計(jì)與制造。
背景技術(shù)：
隨著非易失性存儲(chǔ)體的體積越來越小、可靠的儲(chǔ)存容量 越來越大，其應(yīng)用也越來越廣泛。大體積的外部數(shù)據(jù)儲(chǔ)存裝 置逐漸被特殊應(yīng)用的儲(chǔ)存裝置所取代，進(jìn)而產(chǎn)生"記憶棒
(memory stick)"等微小的存儲(chǔ)卡，可儲(chǔ)存數(shù)十億位元的 數(shù)據(jù)。
在此儲(chǔ)存容量之下，功率消耗變得很重要。當(dāng)具有數(shù)十 億個(gè)元件時(shí)，每一存儲(chǔ)儲(chǔ)存單元的功率消耗必須非常低。對 于這種裝置的功能與容量而言，將功率消耗降到最低是非常 重要的目標(biāo)。
在本領(lǐng)域中的重要技術(shù)之一，為各種形式的電阻隨機(jī)存 取存儲(chǔ)體(RRAM)，如下所詳述。美國專利申請第11/155， 067 號，標(biāo)題為 "Thin Film Fuse Phase Change Ram And Manufacturing Method"，申請人與本申請相同，此案詳述 了上述的技術(shù)，并列為本申請的參考。
如該案所詳述，利用了此種技術(shù)的存儲(chǔ)元件的操作， 在元件內(nèi)部快速而有效地加熱。多種方法被提出來改善此現(xiàn) 象，其中包括了在存儲(chǔ)元件中防止熱量流失的方法。
"獲得最優(yōu)化的功率消耗"在此研究領(lǐng)域中，但并未成 為關(guān)鍵的議題。目前的存儲(chǔ)元件著重于公知手段中，將電流 耦合到存儲(chǔ)元件本身。此領(lǐng)域未記載在存儲(chǔ)元件中如何協(xié)助 產(chǎn)生熱量。
發(fā)明內(nèi)容
本發(fā)明的一方面，為一種電極結(jié)構(gòu)，其包括兩個(gè)并聯(lián)的 電流路徑。多個(gè)大致為平板型的電極以堆疊方式形成，最外 層提供了電接點(diǎn)，并定義穿越此堆疊的第一電流路徑。兩側(cè) 壁導(dǎo)體層形成而鄰接至電極層堆疊的兩端點(diǎn)，兩側(cè)壁導(dǎo)體層 限定了第二電流路徑。側(cè)壁導(dǎo)體層的端點(diǎn)與電極層導(dǎo)電接點(diǎn) 位于同一平面，使得電極結(jié)構(gòu)導(dǎo)電接點(diǎn)各自由一組側(cè)壁層端 點(diǎn)與一電極導(dǎo)電接點(diǎn)所形成。
圖la-lc示出本發(fā)明的一實(shí)施例及其變體；
圖Id示出圖lb與圖1C的實(shí)施例的操作；
圖2a與圖2b示出包括本發(fā)明實(shí)施例的存儲(chǔ)元件的實(shí)施
例；
圖3a-3e示出本發(fā)明工藝的實(shí)施例；
圖4a與圖4b示出另一本發(fā)明工藝的實(shí)施例；
圖5a與圖5b示出本發(fā)明另一實(shí)施例的工藝；
圖6a-6e示出用以制造本發(fā)明另一實(shí)施例的工藝。
具體實(shí)施例方式
以下將詳述一種電極結(jié)構(gòu)，其提供優(yōu)選的熱性能，以使 得本領(lǐng)域技術(shù)人員可實(shí)施本發(fā)明。在附圖中所示出的實(shí)施例 也將被討論。本領(lǐng)域技術(shù)人員將可以理解，以下會(huì)描述多個(gè) 替代方法，而其他方法也可被理解。本發(fā)明本身以權(quán)利要求 所界定，如下所詳述。
圖la示出了電極結(jié)構(gòu)的基本實(shí)施例10。如圖所示，此 電極大致為平板型，并且接點(diǎn)區(qū)域適合與電路元件形成電接 觸。此電極包括兩層，底層14與頂層12?？梢粤私獾氖?， 在此所用的"底"與"頂"僅用于標(biāo)示，而非用以指任何功
能上的重要性。圖中所示出的裝置可以側(cè)面方式形成(亦即
從圖示方向旋轉(zhuǎn)90度)或上下翻轉(zhuǎn)(旋轉(zhuǎn)180度)，而不改 變其功能。
研究發(fā)現(xiàn)，以多層形成電極可減少在裝置之內(nèi)所傳導(dǎo)的 熱量。無論各層由不同材料或相同材料所構(gòu)成，此現(xiàn)象均已 確認(rèn)，使得多層結(jié)構(gòu)與相同厚度但為單一材料所構(gòu)成的單層 相較之下，具有較低的導(dǎo)熱性。此外，此現(xiàn)象也給予設(shè)計(jì)者 較大的彈性，以設(shè)計(jì)出在特定條件下可提供特定特征條件的 結(jié)構(gòu)。在此，優(yōu)選地選擇具有適合的導(dǎo)熱與導(dǎo)電性、以及電 阻的材料，而形成電極層。優(yōu)選的材料包括氮化鈦、氮化鉭、 或鉭。需要注意的是，在此的設(shè)計(jì)條件之一，制造不完美的 接口，而顯示了高電阻與低導(dǎo)熱性。因此，優(yōu)選使用具有良 好阻擋特性的材料如氮化鈦等，而非使用較為活性因而較容 易與鄰近材料鍵合的材料，例如鈦。氮化鈦可以利用化學(xué)氣 相沉積(CVD)而沉積，而所有材料可利用物理氣相沉積(PVD) 而沉積，如該領(lǐng)域所公知。優(yōu)選地，這些層的厚度介于0.3 至20納米之間，更優(yōu)選為約5納米。研究發(fā)現(xiàn)，在本實(shí)施 例中，薄膜可制造較有效的接口。
圖la的結(jié)果是一種電極結(jié)構(gòu)，其可提供特定的電流與 電壓，但不會(huì)如同現(xiàn)有技術(shù)裝置一樣快速地導(dǎo)熱。此特征的 重要性如下所詳述。
如圖la所示，包括了兩層不同材料。事實(shí)上，層的數(shù) 目可隨需要改變。設(shè)計(jì)者可根據(jù)如所需要的總電阻與導(dǎo)熱 性、多層沉積工藝的成本或時(shí)間、以及其他本領(lǐng)域中所考慮 的因素，而選擇所需要的層數(shù)。在此以下，以兩層來表示多 層裝置，但讀者可以了解的是，此結(jié)構(gòu)表示任何數(shù)目的層數(shù) 均可使用。
對于電極結(jié)構(gòu)20的電性與熱性質(zhì)的額外控制，通過外 加側(cè)壁導(dǎo)體26所實(shí)現(xiàn)，如圖lb所示。在此，頂與底層22、 24對應(yīng)于圖la所標(biāo)示的，且側(cè)壁導(dǎo)體位于此二層的兩側(cè)。
在本實(shí)施例中，側(cè)壁導(dǎo)體的材料為鈦。側(cè)壁導(dǎo)體的位置使得 其端點(diǎn)與導(dǎo)電元件位于同平面，使得每一側(cè)壁導(dǎo)體提供了從 一電極延伸至另一電極的電流路徑，其間沒有材料或元件變
化。優(yōu)選地，側(cè)壁的厚度介于0.3至20納米之間，最優(yōu)選 為5納米。
需要注意的是，此設(shè)計(jì)可包括側(cè)壁導(dǎo)體，也可不包括， 視應(yīng)用需求而定。在以下的討論中，大致均包括側(cè)壁導(dǎo)體， 但本領(lǐng)域技術(shù)人員可以理解，此元件并非本發(fā)明的必要元 件。
另一實(shí)施例是在此結(jié)構(gòu)加上導(dǎo)體材料層。如圖lc所示， 電極30不只包括頂與底電極元件32、 34以及側(cè)壁導(dǎo)體36, 還包括導(dǎo)體層37、 38。這些層由與金屬化層相關(guān)的材料所 構(gòu)成。舉例而言，可使用銅金屬化。其他類型的金屬化如鋁、 氮化鈦、含鎢材料等，亦可用于此。同時(shí)，非金屬導(dǎo)電材料 如摻雜多晶硅等，亦可用于此。在此實(shí)施例中的電極材料優(yōu) 選為氮化鈦或氮化鉭?；蛘?，電極可為氮化鋁鈦或氮化鋁鉭， 或可包括一種以上選自下列組中的元素鈦、鎢、鉬、鋁、 鉭、銅、鉑、銥、鑭、鎳、釕、及其合金。如上所述，材料 穩(wěn)定性是重要的設(shè)計(jì)條件。因此，大部分實(shí)施例使用了鉭/ 氮化鉭/氮化鈦/硅氮化鉭。在一實(shí)施例中，此特征通過對材 料進(jìn)行高度摻雜而更加明顯。
側(cè)壁導(dǎo)體的穩(wěn)定效果，可參考圖lc與圖ld。圖lc中 央的堆疊層元件(圖lc中的層32、 34、 37與38)以串聯(lián) 方式排列，使得每一元件直接加總到總電阻，因此
RL 二 R32 + R34 + R37 + R38 (方程式1)
其中RL為電極中央部分的電阻，而各分量則是每一層 的電阻。然而，側(cè)壁導(dǎo)體與各層元件并聯(lián)，產(chǎn)生圖ld所示 的等效電路，其中各層元件產(chǎn)生電阻RL，而側(cè)壁導(dǎo)體產(chǎn)生 電阻RS。在此所排列的為并聯(lián)電路，其電阻計(jì)算為
RE = (RL) (RS) / (RL+RS)(方程式2)
圖lc實(shí)施例的應(yīng)用之一，如圖2a的存儲(chǔ)單元200所示， 其大致包括頂電極210、底電極220、以及位于這兩個(gè)電極 之間并與這兩個(gè)電極接觸的存儲(chǔ)元件230。此電極以相同方 式形成，因此僅標(biāo)示頂電極210。如前所述，電極的元件包 括頂與底電極元件202、 204、 二導(dǎo)體層207、 208、以及側(cè) 壁導(dǎo)體206。
在電極之間為存儲(chǔ)元件，由電阻隨機(jī)存取存儲(chǔ)(RRAM) 材料所構(gòu)成。多種材料己被證明在制造RRAM時(shí)相當(dāng)有用， 如下所述。
一種重要的RRAM材料為硫?qū)倩铩Ａ驅(qū)倩锇ㄏ铝?四元素中的任意一種氧(0)、硫(S)、硒(Se)、以及碲
(Te)，形成元素周期表上第VI族的部分。硫?qū)倩锇▽?硫?qū)僭嘏c更為正電性的元素或自由基結(jié)合而得。硫?qū)倩?物合金包括將硫?qū)倩衔锱c其他物質(zhì)如過渡金屬等結(jié)合。硫 屬化合物合金通常包括一個(gè)以上選自元素周期表第六欄的 元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖?包括下列元素中一個(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦
(In)、以及銀(Ag)。由于硫?qū)倩锿ㄟ^形成兩固態(tài)相而實(shí) 現(xiàn)其雙存儲(chǔ)性能，每一固態(tài)相會(huì)顯示一特征電阻值，這些材 料稱為"相變化"材料或合金。
許多以相變化為基礎(chǔ)的存儲(chǔ)材料已經(jīng)被描述于技術(shù)文 件中，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/ 碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/ 鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/ 鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金 成分。此成分可以下列特征式表示TeaGebSb，-(a+b)，其中a 與b代表了所組成元素的原子總數(shù)為100%時(shí)，各原子的百 分比。 一位研究員描述了最有用的合金為，在沉積材料中所
包含的平均碲濃度遠(yuǎn)低于70%,典型地低于60%,并在一般 形式合金中的碲含量范圍從最低23%至最高58%，且最優(yōu)選 介于48%至58%的碲含量。鍺的濃度高于約5%，且其在材料 中的平均范圍從最低8%至最高30%， 一般低于50%。最優(yōu)選 地，鍺的濃度范圍介于8%至40%。在此成分中所剩下的主要 成分則為銻。(Ovshinky '112專利，欄10 11)由另一研 究者所評估的特殊合金包括Ge2Sb2Te5、 GeSb2Te4、以及 GeSb4Te7 。 ( Noboru Yamada ， " Potential of Ge-Sb-Te Phase-change Optical Disks for High—Data-Rate Recording", 57Yf pp. 28-37 (1997))更一般地，
過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑 (Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成 相變化合金，其包括可編程的電阻性質(zhì)?？墒褂玫拇鎯?chǔ)材料 的特殊范例，如0vshinsky ' 112專利中欄11-13所述，其 范例在此列入?yún)⒖肌?br>
相變化合金能在此單元有源溝道區(qū)域內(nèi)依其位置順序 在材料為一般非晶狀態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體 狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切換。這些材料至少為雙穩(wěn)定態(tài)。 此詞匯"非晶"用以指相對較無次序的結(jié)構(gòu)，其較之單晶更 無次序性，而帶有可檢測的特征如較之結(jié)晶態(tài)更高的電阻 值。此詞匯"結(jié)晶態(tài)"用以指相對較有次序的結(jié)構(gòu)，其較之 非晶態(tài)更有次序，因此包括可檢測的特征，例如比非晶態(tài)更 低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與 完全非晶態(tài)之間所有可檢測的不同狀態(tài)。其他受到非晶態(tài)與 結(jié)晶態(tài)的改變而影響的材料特征包括，原子次序、自由電子 密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切 換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié) 晶態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨之改變。
相變化合金可通過施加電脈沖而從一種相態(tài)切換至另 一相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相
變化材料的相態(tài)改變成大體為非晶態(tài)。較長、較低幅度的脈 沖傾向于將相變化材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較 短、較大幅度脈沖中的能量夠大，因此足以破壞結(jié)晶結(jié)構(gòu)的 鍵合，同時(shí)夠短因此可以防止原子再次排列成結(jié)晶態(tài)。在沒 有不適當(dāng)實(shí)驗(yàn)的情形下，可以利用實(shí)驗(yàn)方法決定特別適用于 特定相變化合金的適當(dāng)脈沖量變曲線。在后續(xù)的敘述中，相
變化材料以GST指稱，而可以了解的是，也可使用其他類型 的相變化材料。 一種可用于PCRAM的材料為Ge2Sb2Te5。
其他可編程電阻存儲(chǔ)材料也可用于本發(fā)明的其他實(shí)施 例中。此種材料之一為超巨磁阻(CMR)材料，其在磁場中 會(huì)大幅改變電阻值。此種材料一般為含錳的鈣鈦礦氧化物， 且電阻值的改變一般在數(shù)量級的幅度內(nèi)。優(yōu)選的RRAM化學(xué) 式為PrxCayMn03，其中x:y = 0. 5:0.5，或其他成分為x: 0 1; y: 0 1。包括錳氧化物的超巨磁阻材料也可被使用。
另一RRAM材料為雙元素化合物，例如NixOy、TixOy、Al力y、
WxOy、 ZnxOy、 ZrxOy、 CUxOy等，其中x:y= 0.5:0.5，或其他 成分為x: 0 1; y: 0 1。同時(shí)，也可使用摻雜有銅、碳 六十、銀等的聚合物，包括 TCNQ (7， 7， 8， 8-tetracyanoquinodimethane) 、 PCBM
(methanofullerene 6，6-phenyl C61-butyric acid methyl ester) 、 TCNQ-PCBM、 Cu-TCNQ、 Ag-TCNQ、 C60_TCNQ、以其他 物質(zhì)摻雜的TCNQ、或任何其他聚合物材料，其包括以電脈 沖控制的雙穩(wěn)定或多穩(wěn)定電阻態(tài)。
如前所述，圖2a的電極元件提供了理想的電壓與電流 電平，但并不會(huì)如同現(xiàn)有技術(shù)一般將熱量快速導(dǎo)離RRAM元 件230。此RRAM元件因此保留了電流產(chǎn)生的大部分熱量， 進(jìn)而減少用以在RRAM的中產(chǎn)生理想熱量水平所需要的電流 輸入，因而較容易改變這些元件相關(guān)的狀態(tài)。
圖2b示出了另一實(shí)施例250，其中多層元件220的高 電阻率、以及所伴隨的熱量增加，受到控制以提供熱量至
RRAM裝置230、 240。除此改變之外，其他的次元件以及元 件成分與上述的部分相同。
用以制造上述電極元件的工藝實(shí)施例，如圖3a-3e所 示。在圖3a中，此工藝從在襯底上沉積頂電極材料2、底 電極材料4、以及導(dǎo)電材料層7、 8襯底開始。需要注意的 是，設(shè)計(jì)者可以自由地選擇特定的材料以及層數(shù)，從僅具有 頂與底電極的簡單結(jié)構(gòu)到多層導(dǎo)電層，無論是否具有側(cè)壁導(dǎo) 體均可。舉例而言，在此所示的結(jié)構(gòu)具有兩層導(dǎo)電材料層、 頂與底電極、以及一組側(cè)壁導(dǎo)體。
此沉積作用可利用此領(lǐng)域的公知技術(shù)所進(jìn)行，優(yōu)選由 CVD與PVD工藝進(jìn)行。特定工藝由所選定的材料本質(zhì)而決定， 如本領(lǐng)域中所公知。
在初始沉積后，此工藝?yán)^續(xù)進(jìn)行以建立層堆疊的尺寸， 如圖3b所示，其從掩模9的沉積開始，其位置與尺寸生成 具有理想橫向尺寸的堆疊。此工藝使用了公知的光刻工藝， 以生成如圖3c所示的堆疊1。
側(cè)壁導(dǎo)體以數(shù)個(gè)步驟形成。首先，如圖3d所示， 一層 側(cè)壁導(dǎo)體材料6被沉積，產(chǎn)生覆蓋整個(gè)堆疊及其周圍區(qū)域的 層結(jié)構(gòu)。如同前一沉積，此工藝優(yōu)選使用公知技術(shù)進(jìn)行。
通過使用各向異性蝕刻移除從堆疊橫向延伸的材料、以 及至少部分堆疊頂端的材料，而移除多余的材料，接著使用 化學(xué)機(jī)械研磨工藝(CMP)而將已經(jīng)完成的電極元件的上表 面平面化，生成電極30，如同先前圖lc中所示。此平面化 必須受到控制，以外露頂電極32的上表面，同時(shí)確保兩側(cè) 壁導(dǎo)體36以及頂電極位于同一平面。
另一變體實(shí)施例如圖4a與圖4b所示。在此，優(yōu)選將電 介質(zhì)層49加到側(cè)壁導(dǎo)體46上。如圖4a所示，此工藝將接 著從側(cè)壁導(dǎo)體材料的沉積步驟開始(圖3d)，進(jìn)行電介質(zhì)層 49的沉積。電介質(zhì)材料優(yōu)選包括二氧化硅、聚亞酰胺、氮 化硅、或其他公知的電介質(zhì)材料。之后則進(jìn)行公知的各向異性蝕刻步驟，以定義此結(jié)構(gòu)的橫向尺寸，接著以CMP進(jìn)行平坦化步驟，產(chǎn)生如圖4b所示 的結(jié)構(gòu)。
上述的各種實(shí)施例，均以稱為"疊置"的工藝所進(jìn)行。 以相同原理所進(jìn)行的替代方法，如圖5a與圖5b所示。在此， 電極元件50在襯底中生成并填滿凹口而形成電極元件50。 如圖所示，提供襯底51，如同制造晶圓一般，并在襯底中 形成凹口 53。接著，進(jìn)行連續(xù)沉積步驟，其與上述相同， 而沉積頂與底電極層52、 54，以及導(dǎo)電材料層57、 58。這 些層結(jié)構(gòu)填滿了凹口 53，生成了 "層疊"效果。所生成的 結(jié)構(gòu)被平坦化，以移除延伸至凹口 53上的材料層，如圖5b 所示。
用以形成此一電極結(jié)構(gòu)的工藝，可參照圖6a-6d而獲得 詳述。在此，電極結(jié)構(gòu)60包括襯底61，并在襯底中形成栓 塞65，如圖6a所示。此栓塞作用為導(dǎo)電接點(diǎn)，優(yōu)選由如鎢 等耐熱金屬所構(gòu)成，且使用公知方法形成于襯底中。其他耐 熱金屬包括鈦、鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、釕、及 其氧化物。
凹口 67形成于襯底中，如圖6b所示，優(yōu)選由擇優(yōu)蝕刻 工藝所進(jìn)行，并選擇對于栓塞有高蝕刻速率而對襯底材料有 較低蝕刻速率的工藝。如圖所示的優(yōu)選結(jié)構(gòu)中，適合的實(shí)施 例包括鎢蝕刻工藝。
接著使用連續(xù)沉積步驟、然后進(jìn)行CMP而完成電極60， 如圖6c與圖6d所示。與其他電路元件的接觸由栓塞元件 65以及頂電極62完成。
如本領(lǐng)域所公知，在具有相當(dāng)高深寬比的開口中沉積， 例如栓塞元件65，可能在所沉積材料中產(chǎn)生深裂縫。被沉 積的材料傾向于沿著所沉積結(jié)構(gòu)的邊緣共形地沉積，留下空 洞或裂縫，而非均勻?qū)嵭牡牟牧稀：罄m(xù)的蝕刻或CMP步驟可 將裂縫打開，但裂縫仍可能留在沉積結(jié)構(gòu)中。因?yàn)槠涔残涡?br>
很高，鎢特別容易發(fā)生這種現(xiàn)象，如圖6e所示，即使蝕刻 到相當(dāng)深度之后，裂縫69在栓塞元件中仍然可見。在此種 情形中，后續(xù)沉積的材料可能無法與先前形成的材料產(chǎn)生完 全的接觸，產(chǎn)生較差的層間接觸。
本發(fā)明可減輕上述的問題，因?yàn)殡姌O材料以及相關(guān)結(jié)構(gòu) 在填滿如裂縫69的溝槽時(shí)相當(dāng)有用。此材料確保了在電極 材料與栓塞65的鎢金屬之間，良好而連續(xù)的接觸。
雖然本發(fā)明己參照優(yōu)選實(shí)施例來加以描述，需要了解的 是，本發(fā)明并未受限于其詳細(xì)描述內(nèi)容。替換方式及修改樣 式已于先前描述中所建議，并且其他替換方式及修改樣式將 為本領(lǐng)域技術(shù)人員所想到。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方 法，所有具有實(shí)質(zhì)上等同于本發(fā)明的構(gòu)件結(jié)合而實(shí)現(xiàn)與本發(fā) 明實(shí)質(zhì)上相同的結(jié)果的都不脫離本發(fā)明的精神范疇。因此， 所有這種替換方式及修改樣式都將落在本發(fā)明在所附權(quán)利 要求及其均等物所界定的范疇之中。任何在前文中提及的專 利申請以及印刷文本，均列為本發(fā)明的參考。
權(quán)利要求
1、一種電極結(jié)構(gòu)，包括多個(gè)電極層，其形狀大致為平板狀并形成為堆疊，最外層提供導(dǎo)電接點(diǎn)，并限定第一電流路徑通過所述堆疊；以及側(cè)壁導(dǎo)體層，形成而鄰接所述電極層堆疊的兩側(cè)，所述兩側(cè)壁導(dǎo)體層限定第二電流路徑，其中所述側(cè)壁導(dǎo)電層的端點(diǎn)與所述電極層的導(dǎo)電接點(diǎn)位于同一平面，使得電極結(jié)構(gòu)導(dǎo)電接點(diǎn)各自由一組側(cè)壁層端點(diǎn)以及電極層導(dǎo)電接點(diǎn)所形成。
2、 如權(quán)利要求1所述的電極結(jié)構(gòu)，其中所述第一與第 二電流路徑形成并聯(lián)電阻。
3、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述第一與第 二電極層沉積于半導(dǎo)體結(jié)構(gòu)中。
4、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述電極層由 選自下列組中的材料所構(gòu)成氮化鈦、氮化鉭、與鉭。
5、 如權(quán)利要求4所述的電極結(jié)構(gòu)，其中所述電極結(jié)構(gòu) 為高度摻雜。
6、 如權(quán)利要求2所述的電極結(jié)構(gòu)，還包括多個(gè)電極層對。
7、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述側(cè)壁導(dǎo)體 由鈦所構(gòu)成。
8、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述多個(gè)電極 層為薄膜，且其厚度介于約0.3至20納米之間。
9、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述多個(gè)電極 層為薄膜，且其厚度約為5納米。
10、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述多個(gè)側(cè)壁 導(dǎo)體層為薄膜，且其厚度介于O. 3至20納米之間。
11、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述多個(gè)側(cè)壁 導(dǎo)體層為薄膜，且其厚度約為5納米。
12、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述電極結(jié)構(gòu) 在相鄰的RRAM材料層之間提供電接觸。
13、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中所述電極結(jié)構(gòu) 與RRAM材料元件鄰接，以提供用于所述RRAM材料的電接點(diǎn) 與熱絕緣。
14、 如權(quán)利要求2所述的電極結(jié)構(gòu)，其中選擇所述電極 層材料以表現(xiàn)出高電阻率以及低導(dǎo)熱性。
15、 一種電極結(jié)構(gòu)，包括襯底層，其中具有凹口并在所述凹口的內(nèi)部具有第一導(dǎo) 體接點(diǎn)而可存取；多個(gè)電極層連續(xù)地內(nèi)襯于所述凹口的內(nèi)部；第二導(dǎo)體，其與所述多個(gè)電極層的最外層形成電接點(diǎn)。
16、 如權(quán)利要求15所述的電極結(jié)構(gòu)，其中所述電極層 沉積于半導(dǎo)體結(jié)構(gòu)中。
17、 如權(quán)利要求15所述的電極結(jié)構(gòu)，其中所述電極層由選自下列組中的材料所構(gòu)成氮化鈦、氮化鉭、與鉭。
18、 如權(quán)利要求17所述的電極結(jié)構(gòu)，其中所述電極材 料經(jīng)高度摻雜。
19、 如權(quán)利要求15所述的電極結(jié)構(gòu)，其中選擇所述電 極層材料以顯示出高電阻率以及低導(dǎo)熱性。
20、 一種用以制造電極結(jié)構(gòu)的方法，包括下列步驟 沉積多層電極材料； 修剪所述沉積結(jié)構(gòu)至預(yù)定寬度；在所述電極材料結(jié)構(gòu)上共形地沉積一層側(cè)壁導(dǎo)體材料； 蝕刻所述沉積結(jié)構(gòu)以從所述電極結(jié)構(gòu)的上表面移除所 述側(cè)壁導(dǎo)體材料，并修剪所述電極結(jié)構(gòu)至預(yù)定寬度。
21、 如權(quán)利要求20所述的方法，還包括下列步驟 在所述蝕刻步驟之前，在所述側(cè)壁導(dǎo)電材料上沉積一層電介質(zhì)填充材料；以及進(jìn)行所述蝕刻步驟，以留下一層電介質(zhì)填充材料，其附 著到所述側(cè)壁導(dǎo)體材料的外表面。
22、 如權(quán)利要求20所述的方法，其中所述電極層由選 自下列組中的材料所構(gòu)成氮化鈦、氮化鉅、與鉭。
23、 如權(quán)利要求20所述的方法，其中所述多個(gè)電極材 料經(jīng)高度摻雜。
24、 如權(quán)利要求20所述的方法，其中所述側(cè)壁導(dǎo)體層 由鈦所構(gòu)成。
全文摘要
一種多層電極結(jié)構(gòu)，包括兩并聯(lián)的電流路徑。多個(gè)大致為平板狀的電極層以堆疊方式形成，最外層提供電接點(diǎn)，并限定第一電流路徑穿過此堆疊。兩側(cè)壁導(dǎo)體層形成而鄰接于電極層堆疊的兩個(gè)端點(diǎn)，兩側(cè)壁導(dǎo)體層定義了第二電流路徑。側(cè)壁導(dǎo)體層的端點(diǎn)與電極層導(dǎo)電接點(diǎn)位于同一平面，使得電極結(jié)構(gòu)導(dǎo)電接點(diǎn)各自由一組側(cè)壁層端點(diǎn)與電極層導(dǎo)電接點(diǎn)所形成。
文檔編號H01L45/00GK101207180SQ20071019960
公開日2008年6月25日 申請日期2007年12月11日 優(yōu)先權(quán)日2006年12月15日
發(fā)明者陳士弘 申請人:旺宏電子股份有限公司