專利名稱：芯片封裝基板總成及芯片封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于芯片封裝構(gòu)造的芯片封裝基板總成及包含此芯片封裝基 板總成的芯片封裝構(gòu)造。更詳細(xì)地來說，關(guān)于一種包含多個凸塊及多個引腳的芯片 封裝構(gòu)造的芯片封裝基板總成，及包含此芯片封裝基板總成的芯片封裝構(gòu)造。
背景技術(shù)：
近年來，隨著半導(dǎo)體制程技術(shù)的不斷成熟與發(fā)展，各種高效能的電子產(chǎn)品不 斷推陳出新，而集成電路(Integrated Circuit, IC)芯片的集成度(integration) 也不斷提高。集成電路芯片封裝型態(tài)可大致區(qū)分為打線接合封裝(Wire Bonding Package)、巻帶自動接合封裝(Tape Automatic Bonding, TAB)與覆晶接合封裝 (Flip Chip Package)等型式，且每種封裝形式均具有其特殊性與應(yīng)用領(lǐng)域。相 較于傳統(tǒng)打線接合封裝技術(shù)，巻帶自動接合封裝具有可縮小芯片的金屬焊墊間距 (Pad Pitch)及薄化等優(yōu)點。
目前運用于液晶顯示器驅(qū)動IC及行動化電子產(chǎn)品，例如筆記型電腦、手機(jī)、 數(shù)碼相機(jī)等的芯片封裝中，因可撓性基板具有動態(tài)連結(jié)、可撓曲性與薄化的特性， 故大量地采用為素材。而目前可撓性基板與芯片的接合多運用巻帶自動接合封裝技 術(shù)來達(dá)成，其中巻帶自動接合封裝技術(shù)又可分成巻帶承載封裝(Tape Carrier Package, TCP)及薄膜覆晶封裝(Chip-On-Film, C0F) 二種技術(shù)。
巻帶自動接合封裝構(gòu)造中，芯片凸塊與引腳間須建構(gòu)電性連接，俾使芯片的 數(shù)據(jù)可藉由凸塊及引腳的連接而與其他電路進(jìn)行信號傳輸。目前凸塊與引腳電性連 接的內(nèi)引腳接合(inner lead bonding, ILB)方法包含有熱壓共晶接合(Eutectic bonding)、非導(dǎo)電膠接合(NCP bonding)與異方性導(dǎo)電膜接合(ACF bonding)等。而 普遍又采用熱壓共晶接合，以達(dá)到較佳的焊接導(dǎo)電效果。
然而，引腳與芯片凸塊之間易有接合強(qiáng)度不足的情形發(fā)生，以致于引腳與芯 片凸塊之間產(chǎn)生剝離的現(xiàn)象，進(jìn)而導(dǎo)致巻帶承載封裝(TCP)構(gòu)造或薄膜覆晶封裝 (COF)構(gòu)造的制造良率下降。因此，為使芯片封裝構(gòu)造中的引腳與凸塊的電性連接更穩(wěn)固，設(shè)計一種能加 強(qiáng)引腳與凸塊連接緊密度的電性連接結(jié)構(gòu)，乃為此業(yè)界亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的一個目的在于提供一種用于芯片封裝構(gòu)造的芯片封裝基板總成，其 包含可撓性介電層及多個引腳?？蓳闲越殡妼由隙x有芯片接合區(qū)；所述多個引腳 形成于可撓性介電層上，各引腳的內(nèi)端更延伸至芯片接合區(qū)內(nèi)，各內(nèi)端上形成有尖 銳凸起結(jié)構(gòu)。
本發(fā)明的另一個目的在于提供一種芯片封裝構(gòu)造，其包含芯片封裝基板總成 及芯片。芯片封裝基板總成包含可撓性介電層及多個引腳，可撓性介電層上定義有 芯片接合區(qū)；所述多個引腳形成于可撓性介電層上，其中各引腳的內(nèi)端更延伸至芯 片接合區(qū)內(nèi)，各內(nèi)端上形成有尖銳凸起結(jié)構(gòu)；芯片具有多個凸塊。當(dāng)芯片與芯片接 合區(qū)對位結(jié)合時，尖銳凸起結(jié)構(gòu)適可對應(yīng)嵌入所述多個凸塊中。
本發(fā)明中，芯片封裝基板總成的引腳內(nèi)端上形成有尖銳凸起結(jié)構(gòu)，藉此以嵌 入芯片的凸塊中，因此增加引腳與凸塊的接觸面積，使引腳與芯片兩者更緊密結(jié)合， 防止引腳剝離情形產(chǎn)生，以達(dá)成所欲的電性連接效果，并提升封裝良率及可靠度。
在參閱附圖及隨后描述的實施方式后，所述技術(shù)領(lǐng)域具有通常知識者便可了 解本發(fā)明的目的，以及本發(fā)明的技術(shù)手段及實施態(tài)樣。


圖1為本發(fā)明第一實施例的芯片封裝構(gòu)造的剖面圖2A為本發(fā)明第一實施例的尖銳凸起結(jié)構(gòu)的側(cè)視圖2B為本發(fā)明第一實施例的尖銳凸起結(jié)構(gòu)的上視圖3A為本發(fā)明第二實施例的尖銳凸起結(jié)構(gòu)的側(cè)視圖3B為本發(fā)明第二實施例的尖銳凸起結(jié)構(gòu)的上視圖4A為本發(fā)明第一實施例的尖銳凸起結(jié)構(gòu)的另一實施態(tài)樣上視圖；以及
圖4B為本發(fā)明第一實施例的尖銳凸起結(jié)構(gòu)的又一實施態(tài)樣上視圖。
主要元件符號說明
1:芯片封裝構(gòu)造 10:芯片封裝基板總成
100:可撓性介電層 101:芯片接合區(qū)102:引腳 103:引腳內(nèi)端
102':引腳
跳增厚層 110:凸塊 20:尖凸部 20，尖凸部
103':引腳內(nèi)端 11:芯片
2:尖銳凸起結(jié)構(gòu) 2':尖銳凸起結(jié)構(gòu) 40:引腳
41、 41':三角柱體
具體實施例方式
本發(fā)明的第一實施例為芯片封裝構(gòu)造1，其剖面圖如圖1所示。芯片封裝構(gòu)造
1包含芯片封裝基板總成10及芯片11。芯片封裝基板總成10包含可撓性介電層 100及多個引腳102。于實際應(yīng)用上，此芯片封裝構(gòu)造1可為巻帶承載封裝(Tape Carrier Package, TCP)或薄膜覆晶封裝(Chip-On-Film, COF)。
可撓性介電層100上定義有芯片接合區(qū)101?？蓳闲越殡妼覫OO可為有機(jī)介電 膜層，其使用譬如聚酰亞胺(polyimide， PI)或聚對苯二甲酸乙二酯(Polyethylene ter印hthalate， PET)等材料所制成。藉此有機(jī)介電膜層，引腳102便得以固定于 芯片封裝基板總成10上，且更可于各個引腳102間電性隔離。
于此實施例中，引腳102由具有高導(dǎo)電性的材質(zhì)所制成，譬如為銅。引腳102 形成于可撓性介電層100上，各引腳102的內(nèi)端103更延伸至芯片接合區(qū)101內(nèi)， 且各內(nèi)端103上形成有尖銳凸起結(jié)構(gòu)2。各引腳102的外端則遠(yuǎn)離芯片接合區(qū)101， 藉以連接外部的電路板或玻璃基板。于此實施例中，引腳102由銅所制成。需強(qiáng)調(diào) 的是，于其他實施態(tài)樣中，可撓性介電層100及引腳102亦可由其他材料制成，習(xí) 知此項技術(shù)者可輕易推及其他實施態(tài)樣，故于此不再贅述。
芯片11具有多個凸塊110，用以傳送或接收外來的電子信號，且多個凸塊110 的數(shù)目與引腳102的數(shù)目大致相等，凸塊110的形成位置亦與引腳102相應(yīng)。因此， 當(dāng)芯片11與芯片接合區(qū)101對位結(jié)合時，引腳102的內(nèi)端103上的尖銳凸起結(jié)構(gòu) 2適可對應(yīng)嵌入凸塊110中。
更詳細(xì)而言，引腳102的內(nèi)端103的尖銳凸起結(jié)構(gòu)2放大的側(cè)視圖及上視圖 分別如圖2A與圖2B所示。先在芯片封裝基板總成10的可撓性介電層100上形成 引腳102后，于引腳的內(nèi)端103上形成增厚層104，再經(jīng)由蝕刻制程向下蝕刻此增 厚層104，便可形成包含多個尖凸部20的尖銳凸起結(jié)構(gòu)2。其中尖凸部20可由蝕刻制程形成為具有朝上尖部的錐體，此等尖凸部20可緊接著相鄰排列或相隔一段 距離地排列，于本實施例中，尖凸部20相隔一段距離(譬如2微米(陶))排列，尖 凸部20的平均高度基本上為l至5微米Um);較佳地，尖凸部20的平均高度基 本上為2至3微米(yra)。
此外，于其他實施態(tài)樣中，尖凸部20亦可為柱體或其他習(xí)知此項技術(shù)者可輕 易推及的形狀，較佳者為具有朝上尖部的任何形體(譬如圖4A及圖4B所示，位于 引腳40上的不同排列方向的三角柱體41、 41')，其他實施態(tài)樣則于此不另贅述。 此外，本實施例的其他實施態(tài)樣中，亦可改由壓印制程以形成尖凸部。
本發(fā)明的第二實施例亦為包含芯片封裝基板總成及芯片的芯片封裝構(gòu)造，與 前一實施例不同的是，本實施例的芯片封裝基板總成上引腳102'的尖銳凸起結(jié)構(gòu) 2'以不同的構(gòu)造形成，故于此僅特別描述尖銳凸起結(jié)構(gòu)2'的部分。
詳細(xì)而言，引腳102'的內(nèi)端103'的尖銳凸起結(jié)構(gòu)2'的側(cè)視圖及上視圖分 別如圖3A與圖3B所示。在芯片封裝基板總成的可撓性介電層上形成引腳102，后， 藉由壓印各引腳內(nèi)端103'，便可形成尖銳凸起結(jié)構(gòu)2'，且此尖銳凸起結(jié)構(gòu)2' 包含多個尖凸部20'。同樣地，尖凸部20'經(jīng)由壓印制程制作為具有朝上尖部的 錐體，此等尖凸部20'可緊接著相鄰排列或相隔一段距離地排列，于本實施例中， 尖凸部20，相隔一段距離(譬如2微米(to))排列，尖凸部20'的平均高度基本上 為l至5微米Ura);較佳地，尖凸部20，的平均高度基本上為2至3微米"m)。
此外，于其他實施態(tài)樣中，尖凸部20'亦可為柱體或其他習(xí)知此項技術(shù)者可 輕易推及的形狀，較佳者為具有一朝上尖部的任何形狀，譬如一三角柱體，故在此 不另贅述。此外，本實施例的其他實施態(tài)樣中，亦可改由蝕刻制程以形成尖凸部。
前述各實施例及其實施態(tài)樣所揭露的芯片封裝基板總成及芯片封裝構(gòu)造中， 進(jìn)行芯片的封裝時，藉由引腳上的尖銳凸起結(jié)構(gòu)的尖凸部，便能更加緊密地將芯片 的凸塊與封裝基板總成上的引腳對位接合，使兩者間更加緊密而不易發(fā)生剝離現(xiàn) 象，且更進(jìn)一步確保芯片與外部電路間的數(shù)據(jù)能無誤地傳輸。
上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡述本發(fā)明的技術(shù)特征， 并非用來限制本發(fā)明的范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排
均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1. 一種用于芯片封裝構(gòu)造的芯片封裝基板總成，其特征在于包含可撓性介電層，所述可撓性介電層上定義有芯片接合區(qū)；及多個引腳，形成于所述可撓性介電層上，其中每一所述引腳的內(nèi)端更延伸至所述芯片接合區(qū)內(nèi)，每一所述內(nèi)端上形成有尖銳凸起結(jié)構(gòu)。
2. 如權(quán)利要求1所述的芯片封裝基板總成，其特征在于，所述尖銳凸起結(jié)構(gòu)包含多個尖凸部。
3. 如權(quán)利要求2所述的芯片封裝基板總成，其特征在于，每一所述尖凸部為 具有朝上尖部的錐體。
4. 如權(quán)利要求2所述的芯片封裝基板總成，其特征在于，每一所述尖凸部為 具有朝上尖部的柱體。
5. 如權(quán)利要求1所述的芯片封裝基板總成，其特征在于，每一所述引腳的所 述內(nèi)端具有增厚層，所述尖銳凸起結(jié)構(gòu)形成于所述增厚層上。
6. —種芯片封裝構(gòu)造，其特征在于包含芯片封裝基板總成，包含可撓性介電層，所述可撓性介電層上定義有芯片接合區(qū)； 多個引腳，形成于所述可撓性介電層上，其中每一所述引腳的內(nèi)端更延伸至 所述芯片接合區(qū)內(nèi)，每一所述內(nèi)端上形成有尖銳凸起結(jié)構(gòu)；及芯片，具有多個凸塊，當(dāng)所述芯片與所述芯片接合區(qū)對位結(jié)合時，所述尖銳凸起結(jié)構(gòu)適可對應(yīng)嵌入所述多個凸塊中。
7. 如權(quán)利要求6所述的芯片封裝構(gòu)造，其特征在于，所述尖銳凸起結(jié)構(gòu)包含 多個尖凸部。
8. 如權(quán)利要求7所述的芯片封裝構(gòu)造，其特征在于，每一所述尖凸部為具有 朝上尖部的錐體。
9. 如權(quán)利要求7所述的芯片封裝構(gòu)造，其特征在于，每一所述尖凸部為具有 朝上尖部的柱體。
10. 如權(quán)利要求6所述的芯片封裝構(gòu)造，其特征在于，所述多個引腳的所述內(nèi) 端具有增厚層，所述尖銳凸起結(jié)構(gòu)形成于所述增厚層上。
全文摘要
本發(fā)明涉及一種用于芯片封裝構(gòu)造的芯片封裝基板總成及包含此芯片封裝基板總成的芯片封裝構(gòu)造，包含可撓性介電層、多個引腳及芯片?？蓳闲越殡妼由隙x有芯片接合區(qū)；所述多個引腳形成于可撓性介電層上，各引腳的內(nèi)端更延伸至芯片接合區(qū)內(nèi)，各內(nèi)端上形成有尖銳凸起結(jié)構(gòu)；芯片具有多個凸塊，當(dāng)芯片與芯片接合區(qū)對位結(jié)合時，尖銳凸起結(jié)構(gòu)適可對應(yīng)嵌入所述多個凸塊中。
文檔編號H01L23/48GK101414596SQ20071018238
公開日2009年4月22日 申請日期2007年10月19日 優(yōu)先權(quán)日2007年10月19日
發(fā)明者毛苡馨, 陳煜仁 申請人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司