專利名稱：一種電容器及半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法，特別是涉及一種電容器的制造方法。
背景技術(shù)：
隨著電子產(chǎn)品的發(fā)展，半導(dǎo)體技術(shù)已經(jīng)廣泛地運用來制造內(nèi)存、中央處理 器、液晶顯示器、發(fā)光二極管、激光二極管以及其它電子組件或芯片組。為了 達到高集成密度和高速的要求，半導(dǎo)體集成電路的尺寸正逐步地微縮化，且不 同的材料，例如銅質(zhì)和具有超低介電常數(shù)的介電材料，以及用來克服這些原料所衍生的制造障礙(manufacturing obstacles)及其它要求事項的技術(shù)也被建議 一同使用。另外，高線性金屬氧化物半導(dǎo)體電容器(high-linearity metal-oxide-semiconductor capacitor)和制造金屬氧化物半導(dǎo)體電容器的方法， 也被建議用在前端工藝(front-end process)中，例如在尚未形成內(nèi)層介電層(inter layer dielectric layer)之前，來制造半導(dǎo)體電容器。請參照圖1，圖1是根據(jù)現(xiàn)有技術(shù)所示的一種傳統(tǒng)高線性金屬氧化物半導(dǎo) 體電容器的結(jié)構(gòu)剖面圖。首先提供一空白硅基材100。進行一個注入工藝(implantationprocess)，借以在空白硅基材100中形成一個底部電極110。在 向底部電極UO內(nèi)注入摻雜質(zhì)之后，在底部電極110上形成氧化硅層120，并 在氧化硅層120上形成多晶硅層130。其中氧化硅層120和多晶硅層130分別 作為電容器的電容器介電層(capacitor dielectric layer)和上方電極(top electrode)。由于氧化硅層120形成于用來形成底部電極110的離子注入工藝之后，且 在形成氧化硅層120的熱氧化工藝中，會發(fā)現(xiàn)位于底部電極110的慘雜質(zhì)往外 擴散。而向外擴散的摻雜質(zhì)會參與氧化硅層120的形成，而造成氧化硅層120 的厚度意外地增加。例如，電容器的氧化硅層120厚度大約是核心金屬氧化物 半導(dǎo)體晶體管或是輸入/輸出金屬氧化物半導(dǎo)體的柵氧化層厚度的1.5倍。因此氧化硅層120厚度的增加，將使圖1所示的電容器的預(yù)設(shè)電子特性產(chǎn)生偏移。 因此有必要提供一種工藝簡單的電容器制造方法，可改善現(xiàn)有工藝使電容 器的介電層產(chǎn)生非預(yù)期性增厚，而影響電容器預(yù)設(shè)電子特性的問題。發(fā)明內(nèi)容本發(fā)明的所要解決的技術(shù)問題在于提供一種電容器及半導(dǎo)體結(jié)構(gòu)的制造 方法，通過一種工藝簡單的制造方法，克服現(xiàn)有工藝使電容器的介電層產(chǎn)生非 預(yù)期性增厚，而影響電容器預(yù)設(shè)電子特性的問題。為了實現(xiàn)上述目的，本發(fā)明提供一種電容器的制造方法，可改善現(xiàn)有工藝 使電容器的介電層產(chǎn)生非預(yù)期性增厚，而影響電容器預(yù)設(shè)電子特性的問題。該 方法包括在基材上形成一介電層。在介電層上形成一導(dǎo)電層。在形成介電層 之后，注入摻雜質(zhì)以在介電層下方形成一導(dǎo)電區(qū)。其中，該導(dǎo)電層可作為電容 器的上方電極，該導(dǎo)電區(qū)則作為電容器的底部電極。為了實現(xiàn)上述目的，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括 在一基材的一晶體管區(qū)與一電容器區(qū)中形成一介電層；在該介電層上形成一導(dǎo) 電層；形成一光刻層以覆蓋該導(dǎo)電層位于該晶體管區(qū)中的一第一區(qū)，并暴露出 該導(dǎo)電層位于該電容器區(qū)中的一第二區(qū)；在未被該光刻層覆蓋的該導(dǎo)電層的該 第二區(qū)注入摻雜質(zhì)，以形成一底部電極；以及圖案化該介電層和該導(dǎo)電層以在 該電容器區(qū)中形成一上方電極和一電容器介電層，并在該晶體管區(qū)中形成一柵 極和一柵介電層。本發(fā)明通過調(diào)整離子摻雜的工藝順序，來避免電容器的底部電極的離子摻 雜質(zhì)，隨著氧化硅層的熱氧化制程而往外擴散，進而造成氧化硅層的厚度意外 地增加。以改善現(xiàn)有工藝使電容器的介電層產(chǎn)生非預(yù)期性增厚，而影響電容器 預(yù)設(shè)電子特性的問題。以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的 限定。


圖1是根據(jù)現(xiàn)有技術(shù)所示的一種傳統(tǒng)高線性金屬氧化物半導(dǎo)體電容器的 結(jié)構(gòu)剖面圖；圖2A至圖2G是根本發(fā)明的一實施例所示的一系列形成電容器和場效應(yīng) 晶體管的制作工藝的結(jié)構(gòu)剖面圖；圖2H至圖21是根本發(fā)明的一實施例所示的一系列摻雜工藝的結(jié)構(gòu)剖面 圖；以及圖3示出了具有多個指狀結(jié)構(gòu)(polyfmger structures)的電容器的介電層 的崩潰電壓。主要組件符號說明
100:空白硅基材 120:氧化硅層 基材晶體管區(qū) 介電層 柵介電層 上方電極 圖案化光刻層 導(dǎo)電區(qū)導(dǎo)電區(qū) 離子注入工藝 233:導(dǎo)電區(qū) 235b:間隙壁 243:源極/漏極區(qū)250b:金屬硅化物層 250d:金屬硅化物層 229a:摻雜區(qū)200: 202: 210:210b220a221:225:225b230:110:底部電極 130:多晶硅層 201:電容器區(qū) 202t:晶體管 210a:電容器介電層 220:導(dǎo)電層 220b:柵極223:離子注入工藝 225a:導(dǎo)電區(qū)導(dǎo)電區(qū)225c: 235a:240:250a: 250c: 227: 229b:間隙壁離子注入工藝 金屬硅化物層 金屬硅化物層圖案化光刻層 摻雜區(qū)具體實施方式
以下特舉數(shù)個實施例來進行說明，各個附圖將被視為整份說明的一部分， 各實施例必須配合相關(guān)附圖進行閱讀。在下述說明內(nèi)容中，相對性的用語，例 如"較低的"、"較高的"、"水平的"、"垂直的"、"上方"、"下方"、 "高"、"低"、"頂部"和"底部"，以及他們的派生詞，例如"水平地"、"垂直地"及"往上"等，都必須參照相關(guān)附圖的方向來加以解釋。其中，相 對性的用語的采用僅是方便說明起見，并非要將機臺/組件的結(jié)構(gòu)或操作限制 在特定的方向。請參照圖2A至圖2G，圖2A至圖2G是根本發(fā)明的一實施例所示的一系 列形成電容器和場效應(yīng)晶體管的制作工藝的結(jié)構(gòu)剖面圖。請先參照圖2A，其中至少有一介電層，例如介電層210，形成于基材200 之上?；?00包括至少一個電容器區(qū)201以及至少一個晶體管區(qū)202。電容 器區(qū)201是預(yù)先定義并用來提供給至少一個電容器(圖中未示)形成于其中。 晶體管區(qū)202是預(yù)先定義并用來提供給至少一個晶體管(圖中未示)形成于其 中。基材200可以是一種硅基材、三五族復(fù)合(m-V compound)基材、硅/ 鍺(SiGe)基材、絕緣硅(silicon-on-Insulator; SOI)基材、顯示器基材，例 如液晶顯示器、等離子顯示器、電激發(fā)光顯示器，或發(fā)光二極管基材。在本發(fā) 明的一些實施例中，至少會有一個二極管、晶體管、組件、電路或其它半導(dǎo)體 結(jié)構(gòu)或上述組件的任意組合(未示)形成在介電層210下方并且彼此電性連接。在本發(fā)明的一些實施例中，介電層210—般會被視為是一種柵介電層。介 電層210可以包括氧化硅層、氮化硅層、氮氧化硅層、具有例如氧化鎗(Hf02)、 硅酸鎗(HfSi04)、氧化鋯(Zr02)、硅酸鋯(ZrSiO》、氧化鉭(Ta205)、 氮氧硅鎗(HfSiON)或其它類似材料的高介電系數(shù)介電層、多層結(jié)構(gòu)或上述 結(jié)構(gòu)的任意組合。在一些實施例中，介電層210可通過，例如熱氧化工藝 (thermal oxidation process) 、 4七學(xué)氣相沉禾只工藝(chemical vapor deposition, CVD)、外延工藝(epitaxy process)或其它合適的方法來形成。例如在一些 使用65nm技術(shù)的實施例中，使介電層210具有大約介于16A至70A的厚度。 其它介電層210的厚度尺寸也可以使用在其它半導(dǎo)體制造技術(shù)中。請參照圖2B，其中導(dǎo)電層220形成于介電層210上。導(dǎo)電層220包括例 如硅層、多晶硅層、非晶硅層、硅鍺層、導(dǎo)電材料層、金屬層、其它合適的材 料層或上述任意組合。在一些實施例中，導(dǎo)電層220可通過，例如化學(xué)氣相沉 積工藝所形成，但也適用其它合適的制造工藝。例如在一些實施例中，是使用 65nm技術(shù)，使導(dǎo)電層220具有大約介于1000A至2000A的厚度。在一些使用 65nm技術(shù)的實施例中，導(dǎo)電層220具有約為1000A的厚度。其它導(dǎo)電層220的厚度尺寸也可以使用在其它半導(dǎo)體制造技術(shù)中。
請參照圖2C，圖案化光刻層221形成于導(dǎo)電層220上，以部分地覆蓋于 晶體管區(qū)220，并且部分地將電容器區(qū)201暴露出來。圖案化光刻層221是用 來保護晶體管區(qū)202以隔離離子注入工藝223。因此離子注入工藝223的摻雜 質(zhì)不會形成在晶材200的晶體管區(qū)202之中。
在形成圖案化光阻層221之后，進行離子注入工藝223，使離子摻雜質(zhì)經(jīng) 過介電層210和導(dǎo)電層220進入基材200之中，而在基材200的電容器區(qū)201 內(nèi)形成導(dǎo)電區(qū)225。在一些實施例中，導(dǎo)電區(qū)225可以被視為電容器(未示) 的底部電極。
離子注入工藝223是使用硼、磷、砷或其它摻雜質(zhì)。在一些實施例中，離 子注入工藝223具有一個大約介于5KeV至200KeV的注入能量。使用摻雜質(zhì) 的劑量大約介于lX10力cn^至lX1017/cm2。在一些實施例之中，離子注入工 藝223的注入能量約為70KeV。使用摻雜質(zhì)的劑量約為2.5 X 1015/cm2。
請再參照圖1，氧化硅層120形成于用來形成底部電極110的離子注入工 藝之后。而在形成氧化硅層120的熱氧化制程中，會發(fā)現(xiàn)位于底部電極110 的摻質(zhì)往外擴散。向外擴散的摻質(zhì)會參與氧化硅層120的形成，而造成氧化硅 層120的厚度意外地增加。例如，電容器的氧化硅層120厚度大約是核心金屬 氧化物半導(dǎo)體晶體管或是輸入/輸出金屬氧化物半導(dǎo)體的柵氧化層厚度的1.5 倍。因此氧化硅層120厚度的增加將使圖1所示的電容器電子特征的預(yù)設(shè)電子 特性產(chǎn)生偏移。
請再參照圖2C，離子注入工藝223是在介電層210形成之后才開始進行。 由于導(dǎo)電區(qū)225中的摻雜質(zhì)是在介電層210形成之后才進行注入，所以在介電 層210形成之前不會有任何的導(dǎo)電區(qū)形成在基材200的電容器區(qū)201以及晶體 管區(qū)202之中。若排除導(dǎo)電區(qū)225，則形成于電容器區(qū)201之中的一部分介電 層210,可具有大約與形成于晶體管區(qū)202之中的一部分介電層210相同的厚 度。在一些使用于65nm技術(shù)的實施例中，形成于電容器區(qū)201中的介電層210 部分，其厚度與形成于晶體管區(qū)202中的介電層210部分的厚度，兩者的比值 大約介于0.95至1.05倍之間。
在離子注入工藝223之后，使用光刻層移除工藝，包括干式蝕刻工藝及/ 或濕式蝕刻工藝，移除光刻層221。請參照圖2D，對導(dǎo)電層220和介電層210進行一蝕刻工藝，以界定出上 方電極220a、電容器的介電層210a、柵介電層210b以及晶體管的柵極220b。 圖案化工藝(形成電容器的上層電極220a和介電層210a，以及晶體管的柵介 電層210b和柵極220b的工藝)包括在導(dǎo)電層220上形成圖案化光刻層(未 示)，以對應(yīng)由電容器的上方電極220a和介電層210a，以及晶體管的柵介電 層210b和柵極220b所構(gòu)成的圖案。然后再進行一蝕刻工藝以移除一部分未被 圖案化光刻層(未示)所覆蓋的導(dǎo)電層220和介電層210。在蝕刻工藝之后， 再通過光刻層移除工藝移除該圖案化光刻層。
在一些實施例中，介電層210a和柵介電層210b是通過同一個介電層形成 工藝所形成。在其它實施例中，介電層210a和柵介電層210b是通過不同的介 電層形成工藝所形成。
在一些實施例中，上方電極220a和柵極220b是通過同一個薄膜層形成工 藝所形成。在其它實施例中，上方電極220a和柵極220b是通過不同的介電層 形成工藝所形成。
請參照圖2E，進行一離子注入工藝230以在基材200中靠近柵介電層21 Ob 的位置形成導(dǎo)電區(qū)233。在一些實施例中，離子注入工藝230是一種輕摻雜漏 極注入工藝。離子注入工藝230可以增加上方電極220a和沒有被上方電極220a 覆蓋的導(dǎo)電區(qū)225a的摻雜濃度。因此可以符合預(yù)期地增加上方電極220a和導(dǎo) 電區(qū)225a的導(dǎo)電度。被上方電極220a所覆蓋的導(dǎo)電區(qū)225b的摻雜濃度實質(zhì) 等于導(dǎo)電區(qū)225 (如圖2D所示)內(nèi)的摻雜濃度。
請參照圖2F，在上方電極220a和柵極220b的側(cè)壁分別形成至少一個間 隙壁235a和235b。間隙壁235a和235b包括至少一種介電材料，例如氧化硅、 氮化硅、氮氧化硅、或其它介電材料或上述材料的任意組合。形成間隙壁235a 和235b的過程包括通過化學(xué)氣相沉積工藝，在例如(用來形成間隙壁235a 和235b的)上方電極220a、柵極220b以及基材200上形成一個大約與上方 電極220a、柵極220b以及基材200共形的介電層(未繪示)。再使用一蝕刻 工藝，例如回蝕工藝，移除一部分的該介電層以形成間隙壁235a和235b。
請再參照圖2F，進行一離子注入工藝240以在基材200中靠近間隙壁235b 的位置形成導(dǎo)電區(qū)243 (例如源極/漏極區(qū))。在一些實施例中，離子注入工藝 240是一種源極/漏極摻雜。離子注入工藝240可以增加上方電極220a和沒有被上方電極220a覆蓋的導(dǎo)電區(qū)225c的慘雜濃度。因此可以符合預(yù)期地增加上 方電極220a和導(dǎo)電區(qū)225c的導(dǎo)電度。被上方電極220a所覆蓋的導(dǎo)電區(qū)225b 的摻雜濃度實質(zhì)等于導(dǎo)電區(qū)225 (如圖2D所示)內(nèi)的摻雜濃度。
請參照圖2G，在上方電極220a、導(dǎo)電區(qū)225c的暴露表面、柵極220b和 源極/漏極243的暴露表面分別形成金屬硅化物層250a、 250b、 250c和250d。 金屬硅化物層250a、 250b、 250c和250d包括至少一種金屬硅化物材料，例如 硅化鴇(WSix)、硅化鈦(TiSix)、硅化鎳(NiSix)、硅化鈷(CoSix)或 其它金屬硅化物。在本發(fā)明的一些實施例中，形成在晶體管區(qū)202中的晶體管 202t可以是一種核心金屬氧化物半導(dǎo)體晶體管或一種輸入/輸出金屬氧化物半 導(dǎo)體晶體管。
在一些實施例中，離子注入工藝223是在形成介電層210以及導(dǎo)電層220 之后才開始進行(如圖2D所示)。請參照圖2H，在形成上方電極220a、柵 極220b、以及介電層210a和210b之后，在柵極220b上形成圖案化光刻層227, 部分地覆蓋在晶體管區(qū)202上，并且部分地將電容器區(qū)201暴露出來。例如圖 案化光刻層227覆蓋柵極220b，并將上方電極220a暴露出來。在形成圖案化 光刻層227之后，再進行離子注入工藝223以形成摻雜區(qū)229a和229b。由于 摻雜區(qū)229b被上方電極220a所覆蓋，因此摻雜區(qū)229b的摻雜深度較摻雜區(qū) 229a的摻雜深度狹窄。
在一些實施例中，如圖2I所示，離子注入工藝223是在形成介電層210 之后以及導(dǎo)電層220形成之前進行。請參照圖21，在形成介電層210之后，在 介電層210上形成圖案化光刻層228，部分地覆蓋在晶體管區(qū)202之上，并且 至少一部分地將電容器區(qū)201暴露出來。在形成圖案化光刻層228之后，再進 行離子注入工藝223，以形成導(dǎo)電區(qū)225。
圖3示出了具有多個指狀結(jié)構(gòu)的電容器的介電層的崩潰電壓。在圖3之中， 橫軸代表介電層的的崩潰電壓(Vbd)，縱軸代表累積失效率(％)。數(shù)據(jù)"a" 則代表，通過離子注入工藝223 (如圖2C所示)，使用磷作為摻雜質(zhì)，以大 約70KeV的注入能量，注入劑量大約為6X 10"/cn^所形成的電容器的介電層 210a (如圖2G所示)的崩潰電壓。數(shù)據(jù)"b"則代表，通過離子注入工藝223 (如圖2C所示)，使用磷作為摻雜質(zhì)，以大約90KeV的注入能量，注入劑量 大約為6乂1014/0112所形成的電容器的介電層210a (如圖2G所示)的崩潰電壓。數(shù)據(jù)"C"則代表，通過離子注入工藝223 (如圖2C所示)，使用磷作為
摻雜質(zhì)，以大約90KeV的注入能量，注入劑量大約為1X10"/cn^所形成的電 容器的介電層210a (如圖2G所示)的崩潰電壓。數(shù)據(jù)"d"則代表，通過離 子注入工藝223 (如圖2C所示)，使用磷作為摻雜質(zhì)，以大約90KeV的注入 能量，注入劑量大約為lX10"/ci^所形成的電容器的介電層210a (如圖2G 所示)的崩潰電壓。而點線(dotted line) "e"則代表介電層的預(yù)設(shè)及預(yù)期的 崩潰電壓。
請再參照圖3，通過a至d的離子注入工藝所形成的電容器的介電層的崩 潰電壓，均大于由虛線e所代表的預(yù)設(shè)的崩潰電壓。因此使用如圖2A至圖21 所述的工藝，可使實施例中的電容器介電層210a的崩潰電壓達到默認值。
根據(jù)上述實施例，本發(fā)明的技術(shù)特征在于通過調(diào)整離子摻雜的工藝順序， 來避免電容器的底部電極的離子摻雜質(zhì)，因為氧化硅層的熱氧化工藝而往外擴 散，進而造成氧化硅層的厚度意外地增加。以改善現(xiàn)有工藝使電容器的介電層 產(chǎn)生非預(yù)期性增厚，而影響電容器預(yù)設(shè)電子特性的問題。
當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變型，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1、一種電容器的制造方法，其特征在于，包括在一基材上形成一介電層；在該介電層上形成一導(dǎo)電層；以及在形成該介電層之后，注入摻雜質(zhì)以在該介電層下方形成一導(dǎo)電區(qū)，其中該導(dǎo)電層為該電容器的一上方電極，而該導(dǎo)電區(qū)則為該電容器的一底部電極。
2、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，所述形成該 介電層的步驟，是用來形成一核心金屬氧化物半導(dǎo)體晶體管或一輸入輸出金屬 氧化物半導(dǎo)體晶體管的一柵介電層。
3、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，所述形成該 導(dǎo)電層步驟，是用來形成一核心金屬氧化物半導(dǎo)體晶體管或一輸入輸出金屬氧 化物半導(dǎo)體晶體管的一柵極層。
4、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，在該注入摻 雜質(zhì)步驟之后，還包括進行一輕慘雜漏極注入步驟，以增加該導(dǎo)電層的摻雜濃 度，并同時增加未被該導(dǎo)電層所覆蓋的一部分該導(dǎo)電區(qū)的摻雜濃度。
5、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，在該注入摻 雜質(zhì)步驟之后，還包括進行一源極/漏極摻雜步驟，以增加該導(dǎo)電層的摻雜濃 度，并同時增加未被該導(dǎo)電層所覆蓋的一部分該導(dǎo)電區(qū)的摻雜濃度。
6、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，該注入摻雜 質(zhì)的歩驟與一核心金屬氧化物半導(dǎo)體晶體管或一輸入輸出金屬氧化物半導(dǎo)體 晶體管的一源極/漏極摻雜步驟或一輕摻雜漏極步驟分開。
7、 根據(jù)權(quán)利要求1所述的電容器的制造方法，其特征在于，該注入摻雜 質(zhì)的步驟具有介于5KeV至200KeV的一注入能量以及介于1X10"/cr^至1 X10力cm2的一注入劑量。
8、 根據(jù)權(quán)利要求l所述的電容器的制造方法，其特征在于，該注入摻雜 質(zhì)的步驟是在形成該介電層之后，尚未形成該導(dǎo)電層之前進行。
9、 一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括-在一基材的一晶體管區(qū)與一電容器區(qū)中形成一介電層； 在該介電層上形成一導(dǎo)電層；形成一光刻層以覆蓋該導(dǎo)電層位于該晶體管區(qū)中的一第一區(qū)，并暴露出該 導(dǎo)電層位于該電容器區(qū)中的一第二區(qū)；在未被該光刻層覆蓋的該導(dǎo)電層的該第二區(qū)注入摻雜質(zhì)，以形成一底部電 極；以及圖案化該介電層和該導(dǎo)電層以在該電容器區(qū)中形成一上方電極和一電容 器介電層，并在該晶體管區(qū)中形成一柵極和一柵介電層。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，在圖案化該介電層和該導(dǎo)電層之后，還包括進行一輕摻雜漏極步驟，以增加該上方電 極的摻雜濃度，并同時增加未被該上方電極所覆蓋的一部分該底部電極的摻雜 濃度。
11、 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，在圖案化該介電層和該導(dǎo)電層之后，還包括進行一源極/漏極摻雜步驟，以增加該上 方電極的摻雜濃度，并同時增加未被該上方電極所覆蓋的一部分該底部電極的 摻雜濃度。
12、 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該注入 摻雜質(zhì)的步驟具有介于5KeV至200KeV的一注入能量以及介于1X10"/cm2 至1 X 10n/cm2的一注入劑量。
全文摘要
本發(fā)明涉及一種電容器及半導(dǎo)體結(jié)構(gòu)的制造方法，該電容器制造方法包括下述步驟首先在基材上形成一介電層；再在該介電層上形成一導(dǎo)電層；在形成該介電層之后，注入摻雜質(zhì)以穿過該介電層和導(dǎo)電層中的至少一個，以在介電層下方形成一導(dǎo)電區(qū)，其中該導(dǎo)電層為電容器的上方電極，而導(dǎo)電區(qū)則為電容器的底部電極。
文檔編號H01L21/822GK101320681SQ20071016514
公開日2008年12月10日 申請日期2007年10月29日 優(yōu)先權(quán)日2007年6月4日
發(fā)明者吳俊杰, 趙治平, 陳俊宏, 陳冠中, 黃崎峰 申請人:臺灣積體電路制造股份有限公司