專利名稱：具有改進電特性的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種具有改進電特 性的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
圖像傳感器可以是一種用以將光學(xué)圖像轉(zhuǎn)換成電信號的半導(dǎo)體器件，并且可分為電荷耦合器件(CCD)圖像傳感器和互補金屬氧化物半導(dǎo)體(CMOS) 圖像傳感器。在CCD圖像傳感器中，用以將光學(xué)信號轉(zhuǎn)換成電信號的多個 光電二極管(PD)按矩陣排列。CCD圖像傳感器包括多個垂直電荷耦合 器件(VCCD)，用以在垂直方向傳送在PD中產(chǎn)生的電荷；水平電荷耦合 器件(HCCD)，用以在水平方向傳送由VCCD傳送的電荷；和檢測放大器， 用以檢測在水平方向傳送的電荷并輸出電信號。
然而，CCD具有復(fù)雜的驅(qū)動方法和高功耗。此外，由于CCD需要多個 步驟的光刻工藝，所以CCD涉及了復(fù)雜的制造過程。難以將控制電路、信 號處理電路和模擬/數(shù)字(A/D)轉(zhuǎn)換器集成在CCD芯片上。因此，難以減 小CCD產(chǎn)品的尺寸。
近來，CMOS圖像傳感器作為克服CCD缺陷的下一代圖像傳感器吸引 了更多的注意力。CMOS圖像傳感器包括MOS晶體管，通過使用CMOS制 造技術(shù)將所述MOS晶體管形成在與單位像素對應(yīng)的半導(dǎo)體襯底上。傳感器 可將控制電路和信號處理電路用作外圍電路，并且可采用一種切換方法，以 通過MOS晶體管依次檢測單位像素的輸出。在CMOS圖像傳感器中，由于 PD和MOS晶體管形成在單位像素中，所以可通過一種切換方法依次檢測單 位像素的電信號，以顯示圖像。由于CMOS圖像傳感器使用CMOS制造技 術(shù)，所以CMOS圖像傳感器消耗較少的功率，以及需要涉及較少光刻工藝步 驟的相對簡單的制造過程。在CMOS圖像傳感器中，由于可以將控制電路、 信號處理電路、模擬/數(shù)字轉(zhuǎn)換器等集成在CMOS傳感器芯片上，所以很容
易減小產(chǎn)品的尺寸。因此，CMOS圖像傳感器可用于多種應(yīng)用，包括數(shù)碼相 機、數(shù)碼攝像機等。在CMOS圖像傳感器中，在接口頂部的周圍(即在CMOS圖像傳感器 的光電二極管和STI之間的角部)可形成小凹槽(valley)，稱為缺角(divot)。 在角部上可生長薄柵極氧化物。由于對多晶柵極(gate poly)進行選擇性蝕 刻，所以多晶殘留物可保留在缺角中。從而產(chǎn)生駝峰現(xiàn)象(hump phenomenon)，即在晶體管開啟之前，該缺角已開啟，從而晶體管開啟兩次。 由于有多晶殘留物，所以在柵極之間會產(chǎn)生短路。在CMOS圖像傳感器中， 由于在STI的側(cè)壁界面和柵極溝道的STI角中的摻雜劑降低，所以產(chǎn)生駝峰 現(xiàn)象。為了防止駝峰現(xiàn)象，可以將光電二極管的結(jié)耗盡區(qū)從STI側(cè)壁的有源 區(qū)界面分離，或者可以在有源區(qū)的邊緣執(zhí)行附加的摻雜工藝。將參照圖1A至圖IF和圖2A至圖2B來描述一種通過將摻雜劑注入至 STI側(cè)壁的有源區(qū)邊緣中的半導(dǎo)體器件制造方法。如圖1A所示，可在硅半 導(dǎo)體襯底101上形成襯墊(pad)氧化物膜102和襯墊氮化物膜103?？蓪Σ?分襯墊氮化物膜103和部分襯墊氧化物膜102進行選擇性蝕刻，以暴露部分 襯底101，并且可使用蝕刻方法在襯底101中形成預(yù)定溝槽106。如圖IB所示，可使用例如離子注入方法將包含硼的P型摻雜劑摻雜到 溝槽的內(nèi)壁中。如圖1C所示，可使用高溫?zé)嵫趸に囋谝褤诫s的溝槽的內(nèi) 壁上形成襯里氧化物(liner oxide)膜104。通過熱氧化工藝中執(zhí)行的熱處理 使得摻雜劑擴散至溝槽內(nèi)壁的有源區(qū)邊緣。如圖1D所示，可在執(zhí)行離子注入工藝之前在溝槽內(nèi)壁上形成襯里氧化 物膜104，并且可使用離子注入方法對溝槽內(nèi)壁的有源區(qū)邊緣執(zhí)行附加的摻 雜工藝。g卩，可以在溝槽內(nèi)壁上形成襯里氧化物膜104之前或之后執(zhí)行離子 注入。如圖1E所示，可使用絕緣材料填充氧化物襯里溝槽，以形成STI105。 可使用化學(xué)機械拋光(CMP)工藝對STI氧化物的表面進行平坦化。當(dāng)通過上述方法來摻雜STI側(cè)壁的有源區(qū)邊緣時，也可以將離子注入至 STI底部?？刹蝗コ@些離子。如圖1F所示，當(dāng)按劑量5E12、 8E12或11E12 離子/cm3將摻雜劑注入至STI側(cè)壁的有源區(qū)邊緣時，獲得這樣的摻雜分布， 即在STI側(cè)壁的有源區(qū)邊緣的上側(cè)，摻雜濃度級相對較低，在STI側(cè)壁的有
源區(qū)邊緣的下側(cè)，摻雜濃度級相對較高。具體地，由于上表面附近的摻雜濃度級相對較低，所以難以獲得期望的效果。因此，為了防止CMOS圖像傳感器的駝峰現(xiàn)象，有必要增加上側(cè)角區(qū)域的摻雜濃度級。
如圖2A所示，可在硅半導(dǎo)體襯底201上形成襯墊氧化物膜和襯墊氮化 物膜202。隨后，可對部分襯墊氮化物膜和部分襯墊氧化物膜202進行選擇 性蝕刻，以暴露部分襯底201?？墒褂梦g刻工藝在襯底201中形成溝槽?？?將絕緣材料填充溝槽，以形成STI203。之后，可在包含STI 203的硅半導(dǎo)體 襯底201的表面上涂覆光致抗蝕劑膜。可以在襯墊氧化物膜202上不包括預(yù) 定區(qū)域205的區(qū)域上對光致抗蝕劑掩模204進行圖案化。區(qū)域205可暴露于 從STI203側(cè)壁的有源區(qū)邊緣至半導(dǎo)體器件的有源區(qū)。
對不包括由光致抗蝕劑掩模204覆蓋的有源區(qū)的區(qū)域進行附加的摻雜工 藝，用以形成N阱或P阱。將摻雜劑注入至不包括由光致抗蝕劑掩模204覆 蓋的有源區(qū)的區(qū)域，并使其擴散?？梢栽谟性磪^(qū)中不形成N阱或P阱的區(qū)域 使用該方法。
上述方法使用離子注入方法，以將摻雜劑沿著STI側(cè)壁的有源區(qū)邊緣注 入至上側(cè)和下側(cè)。如圖2B所示，使用N阱或P阱離子注入技術(shù)難以沿垂直 軸將摻雜劑均勻地注入至襯底中。當(dāng)對于形成STI和對于阱離子注入處理使 用不同的光致抗蝕劑掩模時，工藝變得復(fù)雜。由于沒有實現(xiàn)自對準(zhǔn)，所以在 掩模對準(zhǔn)時會出現(xiàn)變化，因此這種方法不適合具有精確設(shè)計規(guī)則的集成器 件。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種具有改進電特性的半導(dǎo)體器件及其制造方法，更 具體地，涉及沿著淺溝槽隔離(STI)器件側(cè)壁的有源區(qū)邊緣在垂直方向具 有均勻摻雜劑分布的半導(dǎo)體器件，及其制造方法。本發(fā)明實施例涉及通過沿 著垂直軸均勻地?fù)诫sSTI側(cè)壁的有源區(qū)邊緣來制造高可靠性的半導(dǎo)體器件。 本發(fā)明實施例涉及簡化STI側(cè)壁的有源區(qū)邊緣的摻雜工藝，以提高產(chǎn)量，并 降低制造成本。
在本發(fā)明實施例中，提供一種半導(dǎo)體器件的制造方法，包括在硅半導(dǎo) 體襯底上形成襯墊絕緣膜。蝕刻所述襯墊絕緣膜和所述襯底，以在所述襯底
中形成溝槽。在所述溝槽內(nèi)壁上形成包含摻雜劑的薄層。使所述摻雜劑從所述薄層擴散至有源區(qū)?？蓪\溝槽隔離(STI)氧化物填充在溝槽中。然后 對STI氧化物的表面進行平坦化。在本發(fā)明實施例中，提供一種半導(dǎo)體器件，包括形成在硅半導(dǎo)體襯底 中的STI結(jié)構(gòu)。在所述淺溝槽隔離結(jié)構(gòu)的周圍形成有源區(qū)。沿著所述襯底的 垂直方向在所述有源區(qū)內(nèi)壁的邊緣附近形成多個摻雜級分布層(level profile)。


圖1A至圖1F是示出一種半導(dǎo)體器件制造方法的橫截面圖。 圖2A至圖2B是示出一種半導(dǎo)體器件制造方法的橫截面圖。 圖3A至圖3C是示出根據(jù)本發(fā)明實施例的一種半導(dǎo)體器件制造方法的橫 截面圖。圖4A至圖4B是示出根據(jù)本發(fā)明實施例的一種半導(dǎo)體器件制造方法的橫 截面圖。圖5A至圖5D是示出根據(jù)本發(fā)明實施例的一種半導(dǎo)體器件制造方法的 橫截面圖。圖6A至圖6D是示出根據(jù)本發(fā)明實施例的一種半導(dǎo)體器件制造方法的 橫截面圖。
具體實施方式
如圖3A所示，根據(jù)本發(fā)明實施例，可在硅半導(dǎo)體襯底301上形成襯墊 氧化物膜302和襯墊氮化物膜303?？蓪σr墊氮化物膜303和襯墊氧化物膜 302進行選擇性蝕刻，以暴露部分半導(dǎo)體襯底?？捎眠x擇性蝕刻的襯墊絕緣 膜作為掩模來蝕刻半導(dǎo)體襯底的暴露部分，以形成溝槽304。如圖3B的實例所示，根據(jù)本發(fā)明實施例，可在硅半導(dǎo)體襯底301中形 成的溝槽304的內(nèi)壁上沉積多晶硅。當(dāng)在溝槽304的內(nèi)壁上沉積多晶硅時， 可將包括硼(B)或磷(P)的P型摻雜劑或N型摻雜劑摻雜至多晶硅層中， 從而形成摻雜多晶硅薄層305。所述摻雜多晶硅薄層305可形成在溝槽304 內(nèi)壁的有源區(qū)邊緣上，并且厚度范圍可以是100A至700A。
如圖3C的實例所示，根據(jù)本發(fā)明實施例，可將02注入至溝槽304的內(nèi) 壁中，以使在高溫?zé)嵫趸に囍杏缮鲜龇椒ㄐ纬傻膿诫s多晶硅薄層305與 02發(fā)生化學(xué)反應(yīng)。通過摻雜多晶硅薄層305與02之間的化學(xué)反應(yīng)可形成襯 里氧化物膜(Si02)。由于在熱氧化工藝中的熱處理期間摻雜劑和構(gòu)成溝槽 304內(nèi)壁的硅材料之間的濃度不同，摻雜多晶硅薄層305中包含的摻雜劑可 擴散至有源區(qū)。從STI側(cè)壁的邊緣至有源區(qū)形成多個摻雜級分布層306。在 多個摻雜級分布層306中，STI側(cè)壁的有源區(qū)邊緣的上摻雜級分布層和下?lián)?雜級分布層具有基本相同的濃度分布?？蓪⒔^緣材料填充至經(jīng)過襯里氧化處 理和摻雜處理的溝槽304中，以形成STI 307?？赏ㄟ^CMP工藝對STI 307 的氧化物表面進行平坦化。如圖4A的實例所示，根據(jù)本發(fā)明實施例，可在硅半導(dǎo)體襯底401中形 成溝槽404?？尚纬蓳诫s多晶硅薄層405。可對摻雜多晶硅薄層405進行各 向異性蝕刻，以使摻雜多晶硅薄層405僅保留在不包括襯墊氮化物膜403的 溝槽404側(cè)壁的有源區(qū)邊緣中以及溝槽404的底部。如圖4B的實例所示，根據(jù)本發(fā)明實施例，可將02注入至溝槽404的內(nèi) 壁中，以使在高溫?zé)嵫趸に囍袚诫s多晶硅薄層405與02進行化學(xué)反應(yīng)。 因此通過摻雜多晶硅薄層405與02之間的化學(xué)反應(yīng)，能夠在溝槽404側(cè)壁 的有源區(qū)邊緣上形成Si02。由于摻雜劑和構(gòu)成溝槽404內(nèi)壁的硅材料之間的 濃度不同，通過熱氧化工藝的高溫可使摻雜多晶硅薄層405中包含的摻雜劑 擴散至有源區(qū)。因此，從STI側(cè)壁的邊緣至有源區(qū)形成多個摻雜級分布層406。 可將絕緣材料填充至經(jīng)過襯里氧化處理和摻雜處理的溝槽404中，以形成STI 407。之后，可通過CMP工藝對STI407的氧化物表面進行平坦化。在本發(fā)明實施例中，由于可沿著垂直方向更均勻地注入摻雜劑，考慮到 濃度分布的不同，可將STI 407側(cè)壁的上摻雜級分布層的摻雜濃度調(diào)節(jié)為高 于下?lián)诫s級分布層的摻雜濃度。在CMOS圖像傳感器中，由于半導(dǎo)體襯底的摻雜濃度可低于STI側(cè)壁的 有源區(qū)邊緣的摻雜濃度，所以可防止漏電、由于摻雜劑向外散射至STI周圍 而產(chǎn)生的駝峰現(xiàn)象和/或電場集中。因此，由于STI側(cè)壁的下?lián)诫s級分布層的 摻雜濃度級相對較低，所以在防止源極/漏極結(jié)的電場加強的同時能夠?qū)TI 側(cè)壁的上側(cè)角部進行補償。
如圖5A所示，在硅半導(dǎo)體襯底501中形成溝槽504之前的工藝與上述 實例中描述的相同。外延薄層可生長至溝槽504的內(nèi)壁。可使用外延生長方 法(例如氣相外延(VPE)生長方法)將襯墊氮化物膜503用作掩模?？赏?過注入02或使用異相外延生長方法在硅半導(dǎo)體單晶襯底上外延生長除了 Si 之外的單晶材料來生長外延薄層。在外延生長工藝期間，可將包括例如硼或 磷的P型摻雜劑或N型摻雜劑摻雜至外延薄層，以形成摻雜外延薄層505。 在外延薄層生長時，摻雜劑506可逐漸向溝槽504內(nèi)壁的有源區(qū)擴散。如圖5B的實例所示，根據(jù)本發(fā)明實施例，通過外延薄層生長工藝中的 熱處理使得逐漸擴散的慘雜劑506進一步向溝槽內(nèi)壁的有源區(qū)擴散，從而形 成多個摻雜級分布層507?？蓪⒔^緣材料填充至溝槽504中，以形成STI 508。 可通過CMP工藝對STI氧化物508的表面進行平坦化?？筛鶕?jù)外延薄層中 摻雜劑的劑量和外延薄層的厚度來確定摻雜濃度。因此，由于摻雜濃度分布，STI側(cè)壁的有源區(qū)邊緣的上慘雜級分布層的 摻雜濃度可高于有源區(qū)邊緣以及STI側(cè)壁底部的下?lián)诫s級分布層的摻雜濃 度。如圖5C的實例所示，根據(jù)本發(fā)明實施例，可在垂直方向上對生長在溝 槽504內(nèi)壁和用作掩模的襯墊氮化物膜503上的先前摻雜的外延薄膜層505 進行各向異性蝕刻，以僅在溝槽504側(cè)壁的有源區(qū)邊緣上形成摻雜外延薄層 505?？赏ㄟ^調(diào)節(jié)摻雜外延薄層505的厚度來調(diào)節(jié)STI側(cè)壁的有源區(qū)邊緣的 上側(cè)和下側(cè)的摻雜濃度。在外延薄層生長過程中，可將包含硼或磷的P型摻 雜劑或N型摻雜劑摻雜至外延薄層中，以形成摻雜外延薄層505。在外延薄 層生長時，摻雜劑506可逐漸向溝槽504內(nèi)壁的有源區(qū)擴散。如圖5D的實例所示，根據(jù)本發(fā)明實施例，通過外延薄層生長工藝中的 熱處理使得摻雜劑506進一步向溝槽內(nèi)壁的有源區(qū)擴散，從而形成多個摻雜 級分布層507?？蓪⒔^緣材料填充至溝槽504中，以形成STI 508。可通過 CMP工藝對STI 508的氧化物表面進行平坦化。因此，與圖5A和5B的實例中所示的異相外延方法相比，由于摻雜濃度 分布的不同，所以STI側(cè)壁的上摻雜級分布層的摻雜濃度可高于STI側(cè)壁的 下?lián)诫s級分布層的摻雜濃度。如圖6A的實例所示，在硅半導(dǎo)體襯底601中形成溝槽604之前的工藝 與上述實例中描述的相同?？墒褂冒╒PE生長方法的同相外延生長方法利 用例如SiH4氣體，使得僅在溝槽604內(nèi)壁的硅(Si)區(qū)域上生長外延薄層。 使用外延方法，注入的SiH4氣體基本在硅半導(dǎo)體單晶襯底上生長單晶硅(Si)， 并驅(qū)散氫(H)氣。在外延生長工藝期間，將摻雜劑注入至外延薄層，以形 成摻雜外延薄層605。在外延薄層生長時，摻雜劑606可逐漸向溝槽604內(nèi) 壁的有源區(qū)邊緣擴散。如圖6B的實例所示，根據(jù)本發(fā)明實施例，通過外延薄層生長工藝中的 熱處理使得摻雜劑606進一步向溝槽內(nèi)壁的有源區(qū)擴散，以形成多個摻雜級 分布層607。可將絕緣材料填充至溝槽604中，以形成STI 608。可通過CMP 工藝對STI 608的氧化物表面進行平坦化?？筛鶕?jù)外延薄層中摻雜劑的劑量 和外延薄層的厚度來確定摻雜濃度(dopantconcentration)。因此，STI側(cè)壁的有源區(qū)的上摻雜級分布層的摻雜濃度可略大于STI側(cè) 壁的有源區(qū)的下?lián)诫s級分布層的摻雜濃度，但是有源區(qū)的上部區(qū)域的慘雜級 分布層的特征與有源區(qū)的下部區(qū)域的摻雜級分布層的特征幾乎相同。如圖6C的實例所示，根據(jù)本發(fā)明實施例，可在垂直方向上對包含溝槽 604的底部的側(cè)壁(即僅在硅區(qū)域中生長的外延薄層)進行各向異性蝕刻。 在外延生長工藝期間，可將包含硼或磷的P型摻雜劑或N型摻雜劑添加至外 延薄層，以形成摻雜外延薄層605。在外延薄層生長時，慘雜劑606可逐漸 向溝槽604內(nèi)壁的有源區(qū)擴散。如圖6D的實例所示，根據(jù)本發(fā)明實施例，通過外延薄層生長工藝中的 熱處理使得摻雜劑606進一步向溝槽內(nèi)壁的有源區(qū)擴散，從而形成多個摻雜 級分布層607?？蓪⒔^緣材料填充至溝槽604中，以形成STI 608?？赏ㄟ^ CMP工藝對STI608的氧化物表面進行平坦化。因此，在與參照圖6A和圖6B描述的同相外延方法相比，STI側(cè)壁的上 摻雜級分布層的摻雜濃度相對高于STI側(cè)壁的下?lián)诫s級分布層的慘雜濃度， 并且可獲得相對均勻的摻雜濃度分布。根據(jù)本發(fā)明實施例，由于STI側(cè)壁的有源區(qū)邊緣的摻雜濃度分布沿著垂 直方向基本均勻，所以防止了駝峰現(xiàn)象，從而能夠制造出具有改進電性能和 改進可靠性的半導(dǎo)體器件。由于在對STI側(cè)壁的有源區(qū)邊緣進行摻雜時簡化 了掩模制造步驟，所以能夠制造出自對準(zhǔn)的半導(dǎo)體器件，從而提高了產(chǎn)量并 降低了制造成本。顯然對所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說能夠?qū)λ_實施例進行多 種修改和改變。因此，本發(fā)明所公開的實施例覆蓋落入本發(fā)明所附權(quán)利要求 及其等同范圍內(nèi)的各種顯而易見的修改和改變。
權(quán)利要求
1.一種方法，包括以下步驟在硅半導(dǎo)體襯底上形成襯墊絕緣膜；蝕刻所述襯墊絕緣膜和所述襯底，以在所述襯底中形成溝槽；和在所述溝槽的內(nèi)壁上形成包含摻雜劑的薄層，并使所述摻雜劑從所述薄層擴散至有源區(qū)。
2. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所述 摻雜劑擴散的步驟包括以下步驟在所述溝槽的內(nèi)壁的有源區(qū)邊緣上形成包含所述摻雜劑的多晶硅薄層； 對被摻雜的多晶硅薄層執(zhí)行淺溝槽隔離襯里氧化處理；和 在所述淺溝槽隔離襯里氧化處理期間，通過熱處理使所述摻雜劑擴散至 所述有源區(qū)。
3. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所述 摻雜劑擴散的步驟包括以下步驟在所述溝槽的內(nèi)壁的有源區(qū)邊緣上形成包含摻雜劑的多晶硅薄層； 在垂直方向上對被摻雜的多晶硅薄層執(zhí)行各向異性蝕刻處理； 對被蝕刻的多晶硅薄層執(zhí)行淺溝槽隔離襯里氧化處理；和 在所述淺溝槽隔離襯里氧化處理期間，通過熱處理使所述摻雜劑擴散至 所述有源區(qū)。
4. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所述 摻雜劑擴散的步驟包括以下步驟在所述溝槽的內(nèi)壁上生長外延薄層；在生長所述外延薄層的同時將所述摻雜劑添加至所述外延薄層中，從而 形成被摻雜的外延薄層；和通過熱處理使所述摻雜劑擴散至所述有源區(qū)。
5. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所述 摻雜劑擴散的步驟包括以下步驟在所述溝槽的內(nèi)壁上生長外延薄層；在生長所述外延薄層的同時將所述摻雜劑添加至所述外延薄層中，從而 形成被摻雜的外延薄層； 在垂直方向上對所述被摻雜的外延薄層執(zhí)行各向異性蝕刻；和 通過熱處理使所述摻雜劑擴散至所述有源區(qū)。
6. 如權(quán)利要求4所述的方法，其中使用異相外延生長方法生長所述被摻 雜的外延薄層。
7. 如權(quán)利要求5所述的方法，其中使用異相外延生長方法生長所述被摻 雜的外延薄層。
8. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所述 摻雜劑擴散的步驟包括以下步驟將包含SiH4氣體的反應(yīng)原料氣體注入至所述溝槽的內(nèi)壁，并僅在所述溝 槽的硅區(qū)域中生長外延薄層；在生長所述外延薄層的同時將所述摻雜劑添加至所述外延薄層中，從而 形成被摻雜的外延薄層；和通過熱處理使所述摻雜劑擴散至所述有源區(qū)。
9. 如權(quán)利要求8所述的方法，其中所述外延薄層包括單晶材料。
10. 如權(quán)利要求1所述的方法，其中所述形成包含摻雜劑的薄層并使所 述摻雜劑擴散的步驟包括將包含SiH4氣體的反應(yīng)原料氣體注入至所述溝槽的內(nèi)壁，并僅在所述溝 槽的硅區(qū)域中生長外延薄層；在生長所述外延薄層的同時將所述摻雜劑添加至所述外延薄層中，從而 形成被摻雜的外延薄層；在垂直方向上對所述被摻雜的外延薄層執(zhí)行各向異性蝕刻；和通過熱處理使所述摻雜劑擴散至所述有源區(qū)。
11. 如權(quán)利要求10所述的方法，其中所述外延薄層包括單晶材料。
12. 如權(quán)利要求8所述的方法，其中使用同相外延生長方法生長所述被 摻雜的外延薄層。
13. 如權(quán)利要求IO所述的方法，其中使用同相外延生長方法生長所述被 摻雜的外延薄層。
14. 如權(quán)利要求1所述的方法，還包括步驟-將淺溝槽隔離氧化物填充至所述溝槽中。
15. 如權(quán)利要求14所述的方法，還包括步驟 對所述淺溝槽隔離氧化物的表面進行平坦化處理。
16. —種裝置，包括淺溝槽隔離結(jié)構(gòu)，在硅半導(dǎo)體襯底中形成； 有源區(qū)，在所述淺溝槽隔離結(jié)構(gòu)的附近形成；和多個摻雜級分布層，在所述襯底的垂直方向從所述有源區(qū)的內(nèi)壁邊緣形成。
17. 如權(quán)利要求16所述的裝置，其中所述多個摻雜級分布層從所述淺溝 槽隔離結(jié)構(gòu)的側(cè)壁邊緣延伸至所述有源區(qū)，形成上部區(qū)域摻雜級分布層和下 部區(qū)域摻雜級分布層，并使其具有基本相同的摻雜濃度分布。
18. 如權(quán)利要求16所述的裝置，其中所述多個摻雜級分布層從所述淺溝 槽隔離結(jié)構(gòu)的側(cè)壁邊緣延伸至所述有源區(qū)，并且上部區(qū)域中的慘雜濃度大于 下部區(qū)域中的摻雜濃度。
19. 如權(quán)利要求16所述的裝置，還包括形成于所述淺溝槽隔離結(jié)構(gòu)的側(cè) 壁上的外延薄層。
20. 如權(quán)利要求19所述的裝置，其中所述外延薄層包括單晶材料。
全文摘要
本發(fā)明提供一種具有改進電特性的半導(dǎo)體器件及其制造方法，該方法包括在硅半導(dǎo)體襯底上形成襯墊絕緣膜。蝕刻所述襯墊絕緣膜和所述襯底，以在所述襯底中形成溝槽。在所述溝槽的內(nèi)壁上形成包含摻雜劑的薄層。所述摻雜劑可從所述薄層擴散至有源區(qū)?？蓪\溝槽隔離(STI)氧化物填充至溝槽中。然后對STI氧化物的表面進行平坦化。沿著垂直方向?qū)诫s劑均勻摻雜至STI側(cè)壁的有源區(qū)邊緣，以防止駝峰現(xiàn)象。
文檔編號H01L29/36GK101127297SQ200710141649
公開日2008年2月20日 申請日期2007年8月17日 優(yōu)先權(quán)日2006年8月17日
發(fā)明者金鐘玟 申請人:東部高科股份有限公司