專(zhuān)利名稱(chēng)：電容器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)裝置，且特別涉及一種用于半導(dǎo)體存儲(chǔ)裝置 的電容器及其制造方法。
背景技術(shù)：
動(dòng)態(tài)隨斗幾存耳又存儲(chǔ)器(dynamic random access memory, DRAM)為一種易 失性存儲(chǔ)器，其儲(chǔ)存數(shù)字信號(hào)方式是通過(guò)充/放電(charge/discharge)其內(nèi)的電 容器所達(dá)成。當(dāng)供應(yīng)至上述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電源關(guān)閉時(shí)，該存儲(chǔ)器內(nèi) 所儲(chǔ)存的數(shù)據(jù)將完全地消除。 一般而言，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器包括至少場(chǎng)效 晶體管(fidd effect transistor, FET)以及電容器(capacitor),其中電容器用以儲(chǔ) 存動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)存儲(chǔ)單元的信號(hào)。
近年來(lái)，隨著動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元尺寸縮減潮流，雖然存儲(chǔ) 單元尺寸逐漸地縮減，然而存儲(chǔ)單元內(nèi)的電容器仍須具備一定的電荷儲(chǔ)存 量，以儲(chǔ)存信號(hào)電容值而無(wú)法隨著尺寸縮減的潮流而逐漸降低。
因此，為了于尺寸縮減的存儲(chǔ)單元裝置內(nèi)保持電容器的電荷儲(chǔ)存量，已 ^口角f"決方法之 一 為通過(guò)成長(zhǎng)石圭才才津牛的半^求4大管芯(hemi-spherical grain， HSG),以增加既定空間內(nèi)的表面積并增大電容器內(nèi)所含電容層的表面面積， 并在半球狀管芯上繼續(xù)形成構(gòu)成電容器的多膜層結(jié)構(gòu)，進(jìn)而達(dá)成增加電容層 表面積與維持電容器的電容值的目的。
然而，上述成長(zhǎng)硅材料的半球狀管芯的應(yīng)用技術(shù)通常需要極高的工藝溫 度與工藝施行時(shí)間，且所成長(zhǎng)的半球狀管芯的尺寸亦往往受限于如溝槽的電 容器制作空間的尺寸，因此不易整合于采用設(shè)置于溝槽中的電容器的動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器的制作。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提升電容器的電容表現(xiàn)，以利其在動(dòng)態(tài)隨機(jī) 存取存儲(chǔ)器等半導(dǎo)體存儲(chǔ)裝置的應(yīng)用。
依據(jù)本發(fā)明的目的，本發(fā)明提供了一種電容器及其制造方法，以解決上 述所遭遇的已知問(wèn)題。
依據(jù)一實(shí)施例，本發(fā)明的電容器，包括
第一介電層；溝槽，設(shè)置于該第一介電層內(nèi)，具有第一直徑；第一導(dǎo)電 層，順應(yīng)地設(shè)置于該溝槽內(nèi)為該溝槽所露出的該第 一介電層的底面與側(cè)壁 上；多個(gè)導(dǎo)電插拴，設(shè)置于該第一導(dǎo)電層的底面上，該導(dǎo)電插拴各自相隔一 間距；電容層，順應(yīng)地設(shè)置于該導(dǎo)電插拴以及該第一導(dǎo)電層的表面上；以及 第四導(dǎo)電層，覆蓋該電容層，其中該電容層電學(xué)隔離該第二導(dǎo)電層與該導(dǎo)電 插拴以及該第一導(dǎo)電層。
依據(jù)另一實(shí)施例，本發(fā)明的電容器的制造方法，包括
提供第一介電層；在該第一介電層內(nèi)形成溝槽，該溝槽具有第一直徑； 順應(yīng)地形成第一導(dǎo)電層于該第一介電層與該溝槽內(nèi)為該溝槽所露出的該第 一介電層的底面與側(cè)壁上；形成多個(gè)導(dǎo)電插拴于該第一電極的底面上，該導(dǎo) 電插拴各自相隔一 間距；順應(yīng)地形成電容層于該導(dǎo)電插拴以及該第 一導(dǎo)電層 的表面上；以及形成第四導(dǎo)電層以覆蓋該電容層，其中該電容層電學(xué)隔離該 第二導(dǎo)電層與該導(dǎo)電插拴及該第一導(dǎo)電層。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特 舉優(yōu)選實(shí)施例，并配合所附圖示，作詳細(xì)i兌明如下


圖1、 3、 5、 7、 9與11為一系列上視示意圖，分別顯示了依據(jù)本發(fā)明 的實(shí)施例的電容器的制作方法中的不同制造步驟；
圖2為一示意圖，顯示了沿圖1內(nèi)線段2-2的剖面情形；
圖4為一示意圖，顯示了沿圖3內(nèi)線段4-4的剖面情形；
圖6為一示意圖，顯示了沿圖5內(nèi)線段6-6的剖面情形；
圖8為一示意圖，顯示了沿圖7內(nèi)線段8-8的剖面情形；
圖10為一示意圖，顯示了沿圖9內(nèi)線段10-10的剖面情形；以及
圖12為一示意圖，顯示了沿圖11內(nèi)線段12-12的剖面情形。
附圖標(biāo)記說(shuō)明
100~介電層； 102 導(dǎo)電4妄觸物； 104 蝕刻停止層； 106 第一介電層；
108 第一導(dǎo)電層; 112 第二介電層; 116 氧化鋁層；
110 第二導(dǎo)電層; 114 第三導(dǎo)電層; 118~電容層；
120 第四導(dǎo)電層；
112a 圖案化的第二介電層
D 氧化鋁層的內(nèi)距；
U 區(qū)域。
110a 導(dǎo)電插拴; 0P1 溝槽；
具體實(shí)施例方式
本發(fā)明的電容器及其制造方法的實(shí)施例將配合下文及圖1~12的圖式而 加以解說(shuō)，其中圖1、 3、 5、 7、 9與11為一系列上視示意圖，而圖2、 4、 6、 8、 10與12為一系列剖面示意圖，其分別顯示了沿圖1、 3、 5、 7、 9與11 中的2-2、 4-4、 6-6、 8-8、 10-10與12-12等線段的剖面情形，藉以分別解說(shuō) 在不同步驟中的制作情形。
請(qǐng)同時(shí)參照?qǐng)D1與圖2，首先提供半導(dǎo)體結(jié)構(gòu)，此半導(dǎo)體結(jié)構(gòu)包括設(shè)置 于介電層100內(nèi)的一對(duì)導(dǎo)電接觸物102。在此，半導(dǎo)體結(jié)構(gòu)可還包括半導(dǎo)體 基底(未顯示)以及形成于半導(dǎo)體基底上的多個(gè)晶體管(未顯示)，而這些導(dǎo)電 接觸物102則分別電學(xué)接觸了設(shè)置于半導(dǎo)體基底上的晶體管之一。為了筒化 圖式起見(jiàn)，在此半導(dǎo)體結(jié)構(gòu)僅繪示介電層IOO以及設(shè)置于其內(nèi)的導(dǎo)電接觸物 102而并未繪示出其下的半導(dǎo)體基底與晶體管等結(jié)構(gòu)，這些結(jié)構(gòu)為本領(lǐng)域技 術(shù)人員所知悉。在此，介電層100包括如硅玻璃(undoped silicon glass，USG)、 磷石圭玻璃(phosphorus silicon glass, PSG)、硼磷硅玻璃(boron phosphorus silicon glass, BPSG)或二氧化硅等絕緣材料，而導(dǎo)電接觸物102則包括如經(jīng)摻雜的 多晶硅(doped polysilicon)或金屬硅化物(smcides)及鴒等的導(dǎo)電材料。
請(qǐng)繼續(xù)參照?qǐng)D1與圖2，接著在介電層100上坦覆地形成蝕刻停止層104 以及第一介電層106，以覆蓋介電層100以及導(dǎo)電接觸物102。蝕刻停止層 104與第一介電層106包括不同材料的材料，以表現(xiàn)出適當(dāng)?shù)奈g刻停止功能， 蝕刻停止層104包括如氮化硅、氮氧化硅等材料，而第一介電層106則包括 如硅玻璃(USG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或二氧化硅等絕緣材 料。
請(qǐng)繼續(xù)同時(shí)參照?qǐng)D3與圖4，接著通過(guò)光刻與蝕刻工藝(未顯示)的進(jìn)行， 以定義如圖1與圖2所示結(jié)構(gòu)并在第一介電層106的中形成了多個(gè)溝槽OPl。
如圖所示，所形成的各溝槽0P1大體對(duì)應(yīng)于導(dǎo)電接觸物102而設(shè)置并向下穿 透了第一介電層106與蝕刻停止層104，進(jìn)而露出位于下方的導(dǎo)電接觸物102 及其鄰近的部分介電層100。換言之，相較于導(dǎo)電接觸物102，溝槽0P1具 有較大的尺寸，因而在形成溝槽0P1后將完全露出導(dǎo)電接觸物102的頂面。 如圖3所示，在此溝槽0P1顯示為具有圓形或橢圓形頂面的圓柱狀溝槽。
接著順應(yīng)地形成第一導(dǎo)電層108在第一介電層106上，第一導(dǎo)電層108 亦形成于各溝槽0P1內(nèi)并覆蓋各溝槽0P1內(nèi)露出的第一介電層106、介電 層100以及導(dǎo)電接觸物102。第一導(dǎo)電層108的材料例如為釕(Ru)、氮化鉭 (TaN)、氮化鈦(TiN)、鉑(Pt)、經(jīng)摻雜的多晶硅(doped polysilicon)或金屬硅化 物(silicides)等。在此，各溝槽0P1系作為如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)裝置的半導(dǎo)體 裝置中電容器的設(shè)置處，電容器的制備則請(qǐng)參照后續(xù)解說(shuō)。
請(qǐng)繼續(xù)參照?qǐng)D5與圖6，接著坦覆地沉積一層導(dǎo)電材料于第一導(dǎo)電層108 之上并填滿溝槽0P1，上述沉積的導(dǎo)電材料例如是鴒、鈦或經(jīng)摻雜的多晶硅 等與導(dǎo)電層108有蝕刻選擇性的材料。接著通過(guò)平坦化工藝(未顯示)，例如 化學(xué)機(jī)械拋光或是干/濕法蝕刻工藝，以移除高出第一介電層106的導(dǎo)電材料 以及第一導(dǎo)電層108部分，進(jìn)而在各溝槽OPl內(nèi)留下第二導(dǎo)電層110。在此， 第二導(dǎo)電層110與第一介電層106之間是為留下在溝槽OP1內(nèi)的第一導(dǎo)電層 108所分隔，而第二導(dǎo)電層110則透過(guò)第一導(dǎo)電層108而電學(xué)連結(jié)位于下方 的導(dǎo)電接觸物102。如圖5與圖6所示，第二導(dǎo)電層110與第一導(dǎo)電層108 實(shí)質(zhì)上與第一介電層106共平面，而第二導(dǎo)電層IIO與第一導(dǎo)電層108優(yōu)選 地具有不同性質(zhì)的材料(例如第一導(dǎo)電層108包括經(jīng)摻雜的多晶硅而第二導(dǎo) 電層110包括金屬材料)以使得第一導(dǎo)電層108于后續(xù)蝕刻工藝中可表現(xiàn)出適 當(dāng)?shù)奈g刻停止作用。
請(qǐng)繼續(xù)參照?qǐng)D7與圖8，接著于如圖5與圖6所示結(jié)構(gòu)上坦覆地形成第 二介電層112,以覆蓋第一介電層106以及第二導(dǎo)電層110與第一導(dǎo)電層108 的頂面。接著在第二介電層112上依序沉積第三導(dǎo)電層114以及一層鋁材料 (未顯示)，第三導(dǎo)電層114的材料例如為鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化 鉭(TaN)、氮化鎢(WN)或經(jīng)摻雜的多晶硅的導(dǎo)電材料，而第二介電層112的 材料例如為二氧化硅、氮化硅或氮氧化硅(silicon oxynitride)的絕緣材料。接 著針對(duì)此層鋁材料施行表面處理工藝(未顯示)，例如陽(yáng)極化處理工藝，以形 成如圖7與圖8所示的圖案化的氧化鋁層116。如圖7與圖8所示，此時(shí)氧
化鋁層116具有依照陣列重復(fù)設(shè)置的大體正六邊形的中空幾何圖案，其分別 露出了部分的下方第三導(dǎo)電層114并具有內(nèi)距D。此內(nèi)距D以及所形成的氧 化鋁層116的圖案型態(tài)可通過(guò)于陽(yáng)極處理工藝中所施加的電壓、電流及電解 液成份而控制，而非以如圖7所示的正六邊形圖案而限定。氧化鋁層116的 圖案化亦可經(jīng)預(yù)型(pre-texturing)方式所形成，其系由先在金屬鋁表面進(jìn)行局 部覆蓋自我組裝高分子材料(self-assembling material)并接著進(jìn)行陽(yáng)極處理而 達(dá)成。氧化鋁層116的圖案型態(tài)亦可為其他的中空幾何圖形，例如正六邊形、 圓形、矩形或三角形等圖形依照陣列重復(fù)設(shè)置而成的中空幾何結(jié)構(gòu)。內(nèi)距D 少于溝槽OP1的直徑，且優(yōu)選地少于溝槽OP1直徑的二分之一以期于各溝 槽0P1內(nèi)至少形成完整的正多邊形中空結(jié)構(gòu)。在此，上述使用的陽(yáng)極化處理 工藝系為濕法處理工藝，其是在第三導(dǎo)電層114上形成鋁材料后將之浸入在 含例如草酸(oxalic acid)、磷酸(phosphoric acid)的濕法化學(xué)品的儲(chǔ)槽(未顯示) 中，并將第三導(dǎo)電層114耦接于陽(yáng)極后，在介于5~50° C的溫度與介于5~200 伏特的電壓等條件下表面處理形成于第三導(dǎo)電層114上的鋁材料，以將之轉(zhuǎn) 變成為規(guī)則中空幾何圖案且依照陣列方式排列與具有特定內(nèi)距D的氧化鋁 層116。
請(qǐng)繼續(xù)參照?qǐng)D9與圖10,接著對(duì)于圖7與圖8的結(jié)構(gòu)施行蝕刻工藝(未 顯示)，采用圖案化的氧化鋁層116作為蝕刻揭4莫，以蝕刻露出的第三導(dǎo)電層 114以及其下方的第二介電層112部分，以將氧化鋁層116的圖案(如圖7所 示的正六邊形圖案)轉(zhuǎn)移到第二介電層112，并在移除氧化鋁層116以及第三 導(dǎo)電層114后，形成了具有相同于具有中空陣列圖案的第二介電層112a并 露出溝槽0P1內(nèi)的部^f分的第二導(dǎo)電層110與鄰近溝槽0P1的部分第一介電 層106。接著進(jìn)行另一蝕刻工藝(未顯示)，采用經(jīng)圖案化的第二介電層112a 作為蝕刻掩模，以蝕刻去除露出的第二導(dǎo)電層110部分，因而形成如圖9與 圖IO所示的結(jié)構(gòu)。如圖IO所示，此時(shí)在各溝槽0P1中留下有多個(gè)導(dǎo)電插拴 110a并露出了部分的第一導(dǎo)電層108，而如圖9所示，此時(shí)留下在各溝槽 0P1內(nèi)的導(dǎo)電插拴110a在結(jié)構(gòu)上是相互連結(jié)而非獨(dú)立的插拴，這些導(dǎo)電插 拴110a在上視情形中至少保有完整的正六邊形圖案以及相連于此完整的正 六邊形圖案的多個(gè)不完整的正六邊形圖案。
請(qǐng)參照?qǐng)D11與圖12，在移除如圖9與圖10所示結(jié)構(gòu)上的第二介電層 112a后，接著采用如化學(xué)氣相沉積法的沉積工藝(未顯示)，在第一介電層106
上以及在溝槽OPl內(nèi)的各構(gòu)件表面上順應(yīng)地形成電容層118，例如第一導(dǎo)電 層108與導(dǎo)電插拴110a的表面上。接著在電容層118上再坦覆地沉積一層 第四導(dǎo)電層120，第四導(dǎo)電層120亦填滿了各溝槽OPl內(nèi)的空間。接著通過(guò) 光刻與蝕刻工藝(皆未顯示)的施行，以圖案化第四導(dǎo)電層120,以劃分存儲(chǔ) 單元及周邊電路區(qū)塊，進(jìn)而形成如圖11與圖12所示的結(jié)構(gòu)。電容層118可 包括如氮化硅、氮氧化硅等含氮介電材料，或者如氧化鋁(八1203)、氧化鋯 (Zr02)、鈦酸鍶鋇(BST)、鈦酸鍶(STO)、氧化鉭(73205)或二氧化鉿(11幻2)的 高介電常數(shù)介電材料(具有高于氮化硅的介電常數(shù)的介電材料)。第四導(dǎo)電層 120則可包括如鴒、鈦、氮化鈦、鉭、氮化鉭、粕(Pt)、釕(Ru)或經(jīng)摻雜的多 晶硅等導(dǎo)電材料。
工藝至此，在各溝槽0P1的電容器的制作已大體完成。如圖11與圖12 所示，區(qū)域U可大體視為如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元 中設(shè)置儲(chǔ)存電荷的電容器的區(qū)域。在此，在區(qū)域U內(nèi)的電容器結(jié)構(gòu)實(shí)質(zhì)上包 括
第一介電層106;溝槽0P1,設(shè)置于第一介電層106內(nèi)；第一導(dǎo)電層108, 順應(yīng)地設(shè)置于溝槽0P1內(nèi)為溝槽OP1所露出的第一介電層106的底面與側(cè) 壁上；多個(gè)導(dǎo)電插拴110a,設(shè)置于第一導(dǎo)電層108的底面上，各導(dǎo)電插拴 110a相隔一間距(即內(nèi)距D,請(qǐng)見(jiàn)圖8);電容層118,順應(yīng)地設(shè)置于導(dǎo)電插拴 110a以及第一導(dǎo)電層108的表面上；以及第四導(dǎo)電層120，覆蓋電容層118， 其中電容層118電學(xué)隔離第四導(dǎo)電層120與導(dǎo)電插拴H0a以及第一導(dǎo)電層 108。
由于各溝槽OP1內(nèi)增設(shè)有不僅在棵露的表面(側(cè)壁與底面)上形成有第一 導(dǎo)電層108，另外在第一導(dǎo)電層108上更增設(shè)有多個(gè)導(dǎo)電插拴110a，這些導(dǎo) 電插拴110a在結(jié)合第一導(dǎo)電層108后可作為底電極之用，而第四導(dǎo)電層120 則作為頂電極之用，在上述底電極與頂電極之間則設(shè)置有電容層118。在本 實(shí)施例中，電容層118是采用適型(conformal)方式而設(shè)置于第一導(dǎo)電層108 與各導(dǎo)電插拴110a的各側(cè)壁、底面與表面上，由于各導(dǎo)電插拴110a提供了 更多用于設(shè)置電容層的表面，因此在各溝槽OP1內(nèi)電容器的電容值將因而提 升或仍維持一定水準(zhǔn)，而不會(huì)隨著設(shè)置電容器的溝槽OP1及其下的晶體管 (未顯示)的尺寸縮減的趨勢(shì)而造成了電容器的電容值的下降。此外，本實(shí)施 例所解說(shuō)的電容器的制造方法亦避免了采用硅材料的已知半球狀管芯(HSG)
時(shí)所遭遇的高溫工藝表面氧化的缺點(diǎn)，因而極適合整合于目前半導(dǎo)體存儲(chǔ)裝 置的工藝中而不會(huì)影響所形成的半導(dǎo)體存儲(chǔ)裝置的可靠度。
雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng) 域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種電容器，包括第一介電層；溝槽，設(shè)置于該第一介電層內(nèi)，具有第一直徑；第一導(dǎo)電層，順應(yīng)地設(shè)置于該溝槽內(nèi)，該第一導(dǎo)電層為該溝槽所露出的該第一介電層的底面與側(cè)壁上；多個(gè)導(dǎo)電插拴，設(shè)置于該第一導(dǎo)電層的底面上，該導(dǎo)電插拴各自相隔一間距；電容層，順應(yīng)地設(shè)置于該導(dǎo)電插拴以及該第一導(dǎo)電層的表面上；以及第四導(dǎo)電層，覆蓋該電容層，其中該電容層電學(xué)隔離該第二導(dǎo)電層與該導(dǎo)電插拴以及該第一導(dǎo)電層。
2. 如權(quán)利要求1所述的電容器，其中該導(dǎo)電插拴在結(jié)構(gòu)上相互連結(jié)，且 為具有規(guī)律幾何形頂面的中空柱狀結(jié)構(gòu)。
3. 如權(quán)利要求2所述的電容器，其中該頂面為正六邊形、圓形、矩形或 三角形。
4. 如權(quán)利要求1所述的電容器，其中該電容層包括含氮介電材料或高介 電常數(shù)介電材料。
5. 如權(quán)利要求1所述的電容器，其中該第一導(dǎo)電層與該導(dǎo)電插拴為不同 的導(dǎo)電材料。
6. 如權(quán)利要求1所述的電容器，其中該電容層系順應(yīng)地設(shè)置于該第一導(dǎo) 電層的側(cè)壁與底面上以及該導(dǎo)電插拴的側(cè)壁與頂面上。
7. 如權(quán)利要求1所述的電容器，其中該間距少于該第一直徑。
8. 如權(quán)利要求1所述的電容器，其中該第一導(dǎo)電層與該導(dǎo)電插拴構(gòu)成了 第一電極，而該第四導(dǎo)電層構(gòu)成了第二電極。
9. 一種電容器的制造方法，包括 提供第一介電層；在該第一介電層內(nèi)形成溝槽，該溝槽具有第一直徑； 在該第一介電層與該溝槽內(nèi)順應(yīng)地形成第一導(dǎo)電層，該第一導(dǎo)電層為該 溝槽所露出的該第一介電層的底面與側(cè)壁上；在該第一電極的底面上形成多個(gè)導(dǎo)電插拴，該導(dǎo)電插拴各自相隔一間 距；在該導(dǎo)電插拴以及該第一導(dǎo)電層的表面上順應(yīng)地形成電容層；以及 形成第四導(dǎo)電層以覆蓋該電容層，其中該電容層電學(xué)隔離該第二導(dǎo)電層 與該導(dǎo)電插拴及該第一導(dǎo)電層。
10. 如權(quán)利要求9所述的電容器的制造方法，其中在該第一導(dǎo)電層的底 面上形成多個(gè)導(dǎo)電插拴的步驟包括在該溝槽內(nèi)形成第二導(dǎo)電層，該第二導(dǎo)電層填滿該溝槽并覆蓋位于該溝 槽內(nèi)的該第一導(dǎo)電層；在該第一介電層上依序形成第二介電層、第三導(dǎo)電層以及鋁層，以完全 覆蓋該第一介電層、該第一導(dǎo)電層與該第二導(dǎo)電層；施行表面處理工藝，以將該鋁層轉(zhuǎn)變成為氧化鋁層，該氧化鋁層具有依 照陣列方式排列的中空幾何圖案；施行蝕刻工藝，以蝕刻未為該氧化鋁層所覆蓋的該第三導(dǎo)電層與該第二 介電層部分，以將該氧化鋁層的中空幾何圖案轉(zhuǎn)移至該第三導(dǎo)電層與該第二 介電層；移除該氧化鋁層與該第三導(dǎo)電層，留下具中空幾何結(jié)構(gòu)的該第二介電 層，并露出該溝槽內(nèi)部分的該第二導(dǎo)電層；施行蝕刻工藝，采用具中空幾何結(jié)構(gòu)的該笫二介電層為蝕刻掩模，以蝕 刻未為該第二介電層所覆蓋的該第二導(dǎo)電層部分，在該溝槽內(nèi)在該第一導(dǎo)電 層的該底面上形成該導(dǎo)電插拴；以及移除具中空幾何結(jié)構(gòu)的該第二介電層。
11. 如權(quán)利要求IO所述的電容器的制造方法，其中該表面處理工藝為陽(yáng) 極化處理工藝。
12. 如權(quán)利要求11所述的電容器的制造方法，其中該陽(yáng)極化處理工藝系 為濕法處理工藝。
13. 如權(quán)利要求11所述的電容器的制造方法，其中該陽(yáng)極化處理工藝是 在介于5 50° C的溫度下施行。
14. 如權(quán)利要求11所述的電容器的制造方法，其中該陽(yáng)極化處理工藝是 在介于5 200伏特的電壓下施行。
15. 如權(quán)利要求11所述的電容器的制造方法，其中該第二導(dǎo)電層與該第 一導(dǎo)電層為不同的導(dǎo)電材料。
全文摘要
本發(fā)明公開(kāi)了一種電容器及其制造方法。該電容器包括第一介電層；溝槽，設(shè)置于該第一介電層內(nèi)，具有第一直徑；第一導(dǎo)電層，順應(yīng)地設(shè)置于該溝槽內(nèi)為該溝槽所露出的該第一介電層的底面與側(cè)壁上；多個(gè)導(dǎo)電插拴，設(shè)置于該第一導(dǎo)電層的底面上，該導(dǎo)電插拴各自相隔一間距；電容層，順應(yīng)地設(shè)置于該導(dǎo)電插拴以及該第一導(dǎo)電層的表面上；以及第四導(dǎo)電層，覆蓋該電容層之上，其中該電容層電學(xué)隔離該第二導(dǎo)電層與該導(dǎo)電插拴以及該第一導(dǎo)電層。本發(fā)明還提出相應(yīng)的制造方法以形成上述的電容器。
文檔編號(hào)H01L23/52GK101350355SQ200710136818
公開(kāi)日2009年1月21日 申請(qǐng)日期2007年7月17日 優(yōu)先權(quán)日2007年7月17日
發(fā)明者吳孝哲, 李名言, 蔡文立 申請(qǐng)人:茂德科技股份有限公司