專利名稱：?jiǎn)纹傻陌雽?dǎo)體材料和器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體結(jié)構(gòu)的制造。更具體地，本發(fā)明涉及硅和其它 單晶半導(dǎo)體材料和/或器件的單片集成。
背景技術(shù)：
將III-V族材料與硅組合的概念出現(xiàn)于二十世紀(jì)八十年代。雖然在那 時(shí)不能預(yù)見(jiàn)硅技術(shù)t艮的程度并且因此不能具體說(shuō)明許多潛在應(yīng)用，但是 對(duì)該技術(shù)進(jìn)行了根本的^Rfe性研究。該基本思想是將發(fā)射和檢測(cè)光的能力 (III-V族材料)與數(shù)字邏輯(硅數(shù)字電路)結(jié)合將打破舊的市場(chǎng)并產(chǎn)生新 的市場(chǎng)。然而，在實(shí)際中真正實(shí)現(xiàn)該目標(biāo)被證明為比最初認(rèn)識(shí)的更具有挑 戰(zhàn)性。發(fā)明內(nèi)容本發(fā)明中，提供了用于單片集成單晶硅和單晶的非硅材料與器件的方 法和結(jié)構(gòu)。一方面， 一種半導(dǎo)體結(jié)構(gòu)包括珪襯底；布置在該珪襯底上的第一單 晶半導(dǎo)體層，其中第一單晶半導(dǎo)體層具有和弛豫(relaxed)硅的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的絕緣層；布 置在第一區(qū)域中的絕緣層上的單晶硅層；和布置在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第二單晶半導(dǎo)體層，其中第 二單晶半導(dǎo)體層具有和他豫硅的晶格常數(shù)不同的晶格常數(shù)。另一方面，提供一種形成半導(dǎo)體結(jié)構(gòu)的方法。該方法包括提供硅襯底；在該珪村底上布置第一單晶半導(dǎo)體層，其中第一單晶半導(dǎo)體層具有和 弛豫硅晶格常數(shù)不同的晶格常數(shù)；在第 一 區(qū)域中的第 一單晶半導(dǎo)體層上布 置絕緣層；在第一區(qū)域中的絕緣層上布置單晶硅層；和在第二區(qū)域中的第 一單晶半導(dǎo)體層的至少一部分上布置第二單晶半導(dǎo)體層，其中第一區(qū)域中不存在第二單晶半導(dǎo)體層，并且其中第二單晶半導(dǎo)體層具有和他豫硅晶格 常數(shù)不同的晶格常數(shù)。另一方面， 一種半導(dǎo)體結(jié)構(gòu)包括硅襯底；布置在該硅村底上的第一 單晶半導(dǎo)體層，其中第 一單晶半導(dǎo)體層具有和他豫硅的晶格常數(shù)不同的晶 格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的單晶硅層；和布置在 第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第 二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和他豫硅的晶格常數(shù)不同的 晶格常數(shù)。一方面， 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)包括硅襯底；布置在該硅 襯底上的第 一單晶半導(dǎo)體層，其中第 一單晶半導(dǎo)體層具有和弛M的晶格 常數(shù)不同的晶格常數(shù)；布置在第一 區(qū)域中的第一單晶半導(dǎo)體層上的絕緣 層；布置在第一區(qū)域中的絕緣層上的單晶硅層；至少一個(gè)包括元件的^ 電子器件，該元件包含至少一部分所述單晶珪層；布置在第二區(qū)域中而不 在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第二單晶半導(dǎo)體層， 其中第二單晶半導(dǎo)體層具有和弛豫珪的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括有源區(qū)的III-V泉良光器件，該有源區(qū)包含至少一部分所述第二 單晶半導(dǎo)體層。另一方面，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法。該方法包括提供硅 襯底；在該硅襯底上布置第一單晶半導(dǎo)體層，其中第一單晶半導(dǎo)體層具有 和他豫硅不同的晶格常數(shù)的晶格常數(shù)；在第 一 區(qū)域中的第 一單晶半導(dǎo)體層上布置絕緣層；在第一區(qū)域中的絕緣層上布置單晶硅層；和在第二區(qū)域中 的第一單晶半導(dǎo)體層的至少一部分上布置第二單晶半導(dǎo)體層，其中第一區(qū)域中不存在第二單晶半導(dǎo)體層，和其中第二單晶半導(dǎo)體層具有與他豫硅的晶格常數(shù)不同的晶格常數(shù)。另一方面， 一種半導(dǎo)體結(jié)構(gòu)包括硅襯底；布置在該硅村底上的第一 單晶半導(dǎo)體層，其中第 一單晶半導(dǎo)體層具有和扭豫眭的晶格常數(shù)不同的晶 格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的單晶硅層；和布置在20第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第 二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和他豫硅的晶格常數(shù)不同的 晶格常數(shù)。一方面， 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)包括硅襯底；布置在該硅 襯底上的第 一單晶半導(dǎo)體層，其中第 一單晶半導(dǎo)體層具有和他豫法的晶格 常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的絕緣 層；布置在第一區(qū)域中的絕緣層上的單晶硅層；至少一個(gè)包括有源區(qū)的硅 基光電檢測(cè)器，該有源區(qū)包含至少一部分所述單晶硅層；布置在第二區(qū)域 中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第二單晶半 導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和弛豫硅的晶格常數(shù)不同的晶格常 數(shù)；和至少一個(gè)包括有源區(qū)的非硅光電檢測(cè)器，該有源區(qū)包含至少一部分 所述第二單晶半導(dǎo)體層。另一方面，換:供了一種形成單片集成半導(dǎo)體器件結(jié)構(gòu)的方法。該方法 包括提供硅襯底；在該硅村底上布置第一單晶半導(dǎo)體層，其中第一單晶 半導(dǎo)體層具有和他豫硅不同的晶格常數(shù)的晶格常數(shù)；在第一區(qū)域中的第一 單晶半導(dǎo)體層上布置絕緣層；在第一區(qū)域中的絕緣層上布置單晶硅層；形成至少一個(gè)包括有源區(qū)的珪基光電檢測(cè)器，該有源區(qū)包含至少一部分所述 單晶硅層；在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一 部分上布置第二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和他豫硅的晶 格常數(shù)不同的晶格常數(shù)；和形成至少一個(gè)包括有源區(qū)的非硅光電檢測(cè)器， 該有源區(qū)包含至少 一部分所述第二單晶半導(dǎo)體層。另一方面， 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)包括硅襯底；布置在該 硅襯底上的第一單晶半導(dǎo)體層，其中第一單晶半導(dǎo)體層具有和弛豫硅的晶 格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的單晶 硅層；至少一個(gè)包括有源區(qū)的硅基光電檢測(cè)器，該有源區(qū)包含至少一部分 所述單晶珪層；布置在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層 的至少一部分上的第二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和他豫 硅的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括有源區(qū)的非硅光電檢測(cè) 器，該有源區(qū)包含至少一部分所述第二單晶半導(dǎo)體層。一方面， 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)包括硅襯底；布置在該硅 襯底上的第一單晶半導(dǎo)體層，其中第一單晶半導(dǎo)體層具有和他泉法的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上的絕緣 層；布置在第一區(qū)域中的絕緣層上單晶硅層；至少一個(gè)包括元件的砍基電 子器件，該元件包含至少一部分所述單晶硅層；布置在第二區(qū)域中而不在 第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第二單晶半導(dǎo)體層，其 中第二單晶半導(dǎo)體層具有和弛M的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括元件的III-V族電子器件，該元件包含至少一部分所述第二單晶半 導(dǎo)體層。另一方面，提供了一種形成單片集成半導(dǎo)體器件結(jié)構(gòu)的方法。該方法 包括提供硅襯底；在該硅襯底上布置第一單晶半導(dǎo)體層，其中第一單晶 半導(dǎo)體層具有和他豫硅不同的晶格常數(shù)的晶格常數(shù)；在第一區(qū)域中的第一 單晶半導(dǎo)體層上布置絕緣層；在第一區(qū)域中的絕緣層上布置單晶硅層；形成至少一個(gè)包括元件的硅基電子器件，該元件包含至少一部分所述單晶硅 層；在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上 布置第二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和弛豫法的晶格常數(shù) 不同的晶格常數(shù)；和形成至少一個(gè)包括元件的III-V族電子器件，該元件 包含至少 一部分所述第二單晶半導(dǎo)體層。在另一個(gè)方法中， 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)包括>^襯底；布 置在該硅襯底上的第 一單晶半導(dǎo)體層，其中第 一單晶半導(dǎo)體層具有和弛豫 硅的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的第一單晶半導(dǎo)體層上 的單晶硅層；至少一個(gè)包括元件的硅基電子器件，該元件包含至少一部分 所述單晶硅層；布置在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層 的至少 一部分上的第二單晶半導(dǎo)體層，其中第二單晶半導(dǎo)體層具有和弛豫 硅的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括元件的m-v族電子器件， 該元件包含至少 一部分所述第二單晶半導(dǎo)體層。


附圖沒(méi)有按比例繪制。在附圖中，在各個(gè)圖中說(shuō)明的相同或基^目同 的部分均通it^目同附圖標(biāo)記來(lái)表示。為了清楚，并非每個(gè)部分都在每個(gè)附 圖中進(jìn)行標(biāo)注。附圖中圖l是根據(jù)一個(gè)實(shí)施方案的包含單晶硅和單晶的非硅半導(dǎo)體層的多層 晶片的截面示意圖；圖2A-2C是根據(jù)不同實(shí)施方案的多層晶片的截面示意圖；圖3A-3D是說(shuō)明根據(jù)一個(gè)實(shí)施方案的用于制造多層晶片的工藝的截面圖；圖4A-4H是說(shuō)明根據(jù)一個(gè)實(shí)施方案的用于制造多層晶片的另一個(gè)工藝 的截面示意圖；圖5A-5H是說(shuō)明根據(jù)一個(gè)實(shí)施方案的用于制造多層晶片的另一個(gè)工藝 的截面示意圖；圖6A-6H是說(shuō)明根據(jù)一個(gè)實(shí)施方案的用于制造多層晶片的另 一個(gè)工藝 的截面示意圖；圖7A-7H是說(shuō)明根據(jù)一個(gè)實(shí)施方案的用于制造多層晶片的另 一個(gè)工藝 的截面示意圖；圖8是根據(jù)一個(gè)實(shí)施方案的可以使用多層初始晶片形成的單片集成 半導(dǎo)體結(jié)構(gòu)的截面示意圖；圖9是根據(jù)一個(gè)實(shí)施方案的使用多層初始晶片形成單片集成半導(dǎo)體結(jié) 構(gòu)的方法的流程圖；圖IO是根據(jù)一個(gè)實(shí)施方案的其中硅電子裝置與III-V波良光器件單片 集成的集成器件結(jié)構(gòu)的截面示意圖；圖11是根據(jù)一個(gè)實(shí)施方案的發(fā)光器件結(jié)構(gòu)的截面示意圖；圖12是根據(jù)一個(gè)實(shí)施方案的發(fā)光器件結(jié)構(gòu)的頂部示意圖；圖13A-13C是說(shuō)明根據(jù)一個(gè)實(shí)施方案的在多層晶片上單片集成的發(fā)光 器件結(jié)構(gòu)的制造方法的截面示意圖；圖14是根據(jù)一個(gè)實(shí)施方案的包含與發(fā)光器件和硅光電檢測(cè)器單片集 成的硅電子裝置的集成器件結(jié)構(gòu)的頂部示意圖；圖15A-15B是才艮據(jù)一個(gè)實(shí)施方案的單片集成的光學(xué)互連總線的示意圖；圖16是根據(jù)一個(gè)實(shí)施方案的與硅電子裝置單片集成的發(fā)光器件陣列 的頂視示意圖；圖17是根據(jù)一個(gè)實(shí)施方案的與硅電子裝置和光電檢測(cè)器陣列單片集 成的發(fā)光器件陣列的頂視示意圖；圖18是根據(jù)一個(gè)實(shí)施方案的與硅電子裝置單片集成的發(fā)光器件的二 維陣列的頂視示意圖；圖19^1才艮據(jù)一個(gè)實(shí)施方案的圖18集成器件系統(tǒng)的截面示意圖；圖20是根據(jù)一個(gè)實(shí)施方案的與硅電子裝置單片集成的光電檢測(cè)器和 發(fā)光器件的二維陣列的頂視示意圖；圖21是根據(jù)一個(gè)實(shí)施方案的包含至少一個(gè)硅光電檢測(cè)器和至少一個(gè) 非硅的光電檢測(cè)器的單片集成系統(tǒng)的截面圖；和圖22是根據(jù)一個(gè)實(shí)施方案的包含硅電子裝置和非硅電子裝置的單片 集成系統(tǒng)的截面圖。
具體實(shí)施方式
本發(fā)明中所述的實(shí)施方案提供實(shí)施方法和結(jié)構(gòu)的實(shí)施例，以便于a 單晶層與一個(gè)或多個(gè)單晶半導(dǎo)體層單片集成，該一個(gè)或多個(gè)單晶半導(dǎo)體層 具有不同于弛豫珪的晶格常數(shù)。在某些實(shí)施方案中，硅基器件與具有有源 區(qū)的器件單片集成，該有源區(qū)由 一種或多種具有與艷M不同的晶格常數(shù) 的單晶半導(dǎo)體形成。歧基器件可包括(而不局限于)a電子裝置，諸如n-型金屬氧化物半導(dǎo)體(NMOS )和p-型金屬氧化物半導(dǎo)體(PMOS)場(chǎng) 效應(yīng)晶體管(FET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件和雙極晶體 管。歧基器件也可以包括光電子器件諸如破基光電檢測(cè)器。非硅半導(dǎo)體器 件可包括(而不局限于)III-V波良光器件(例如，發(fā)光二極管(LED) 和激光二極管)、III-V族光電檢測(cè)器和III-V族電子器件諸如III-V族高 電子遷移率晶體管(HEMT)、異質(zhì)結(jié)雙極晶體管(HBT)和金屬半導(dǎo)體 FET (MESFET )。在某些實(shí)施方案中，a單晶層與具有不同于他豫硅的晶格常數(shù)的單 晶半導(dǎo)體層的單片集成能促近良光器件與硅基器件如CMOS電路的集成。24該發(fā)光器件能發(fā)射可見(jiàn)光、紅外和/或紫外光，作為本發(fā)明中所述的技術(shù)并 不限于該方面。由于能夠單片集成這些器件，發(fā)光器件可以與控制和/或驅(qū)動(dòng)發(fā)光器件的硅CMOS電路單片集成。硅CMOS電路也可執(zhí)行計(jì)算功能。 發(fā)光器件可采取發(fā)光器件陣列的形式，如一維陣列或二維陣列。因此，發(fā) 光器件可布置為在線和/或區(qū)域(例如，矩形區(qū)域)上發(fā)光，并且可通過(guò)單 片集成硅CMOS電路來(lái)控制和選擇性地驅(qū)動(dòng)以發(fā)光。光電檢測(cè)器也可以在 有或者沒(méi)有發(fā)光器件的情況下與硅CMOS單片集成。光電檢測(cè)器可以是硅 基光電檢測(cè)器，如果期望的話，可以集成為鄰近發(fā)光器件以檢測(cè)由發(fā)光器 件發(fā)射的光。光電檢測(cè)器的輸出可以提供至硅CMOS電路，這可以至少部 分基于光電檢測(cè)器的輸出改變發(fā)光器件的驅(qū)動(dòng)。這種功能可用于調(diào)節(jié)提供 至發(fā)光器件的驅(qū)動(dòng)功率，和/或當(dāng)檢測(cè)到給定的發(fā)光器件不正確運(yùn)行時(shí)(例 如當(dāng)發(fā)光器件的輸出失效或劣化時(shí))來(lái)激活冗余的發(fā)光器件。發(fā)光器件和硅基電子裝置如CMOS的單片集成可用于形成微型顯示 器、高分辨率打印機(jī)桿和/或區(qū)域、成像桿和/或區(qū)域、具有集成微型顯示 器的芯片上計(jì)算機(jī)和用于歧基電子裝置的光學(xué)互連。在某些實(shí)施方案中，硅基單晶層與具有不同于弛豫硅的晶格常數(shù)的單 晶半導(dǎo)體層的單片集成能夠有助于硅光電檢測(cè)器與非硅光電檢測(cè)器如鍺和/或III-V族光電檢測(cè)器的集成。硅和非硅光電檢測(cè)器的集成能使得高分 辨率成像芯片具有硅和非硅光電檢測(cè)器陣列，進(jìn)一步與硅基電子裝置如 CMOS集成。在某些實(shí)施方案中，^單晶層與具有不同于弛豫硅的晶格常數(shù)的單 晶半導(dǎo)體層的單片集成還能夠有助于砼基電子器件如硅MOSFET和雙極晶體管和非硅半導(dǎo)體電子器件如III-V族HEMT、 HBT和/或MESFET的 集成。這種集成能夠使得利用硅CMOS形成的數(shù)字電路與由III-V族材料 形成的模擬/RF電路集成。所提出的一些實(shí)施方案使用多層初始晶片實(shí)現(xiàn)了硅和非硅材料和器件 的單片集成，該初始晶片包含具有一個(gè)或多個(gè)單晶半導(dǎo)體層的硅基單晶 層，所述一個(gè)或多個(gè)單晶半導(dǎo)體層具有與掩泉眭不同的晶格常數(shù)。而且， 本發(fā)明所提出的某些技術(shù)允許在單晶非硅半導(dǎo)體層上外延沉積非硅材料。 外延生長(zhǎng)的非硅材料可包括用于非硅半導(dǎo)體器件的器件異質(zhì)結(jié)構(gòu)，所述非 硅半導(dǎo)體器件包括諸如III-V族發(fā)光器件(例如，LED和激光二極管)、 III-V族光電檢測(cè)器和III-V族電子器件如III-V族HEMT、 HBT和MESFET。多層初始晶片允許外延生長(zhǎng)的非硅器件材料的表面與M單晶 層U本上共面的，由此有助于硅和非硅器件結(jié)構(gòu)的共處理(例如，光刻、 互連形成及其它后端處理)。圖1說(shuō)明包含單晶硅和單晶非硅半導(dǎo)體層的多層晶片的一個(gè)實(shí)施方 案。多層晶片100包含硅襯底IIO、布置在該硅襯底110上的單晶半導(dǎo)體 層120、布置在該單晶半導(dǎo)體層120上的絕緣層130和布置在絕緣層130 上的單晶硅層140。單晶半導(dǎo)體層120可包括一個(gè)或多個(gè)半導(dǎo)體層。單晶半導(dǎo)體層120中 的至少一個(gè)層可具有和弛豫硅的晶格常數(shù)不同的晶格常數(shù)。單晶半導(dǎo)體層 120可包括一個(gè)或多個(gè)鍺層、 一個(gè)或多個(gè)珪-鍺層和/或一個(gè)或多個(gè)III-V族 半導(dǎo)體層。單晶半導(dǎo)體層120可包括珪-鍺漸變層(graded layer)。硅-鍺 漸變層可具有第一鍺含量(例如，0%的鍺)的底部界面，并且可漸變?yōu)榫?有增加的鍺含量，直至具有第二鍺含量(例如100%的鍺)的頂部界面。 在這樣的硅鍺遞漸變上可布置鍺層，作為層120的一部分。在某些實(shí)施方案中，單晶半導(dǎo)體層120可包含一個(gè)或多個(gè)III-V族半 導(dǎo)體層。III-V族半導(dǎo)體層的例子包括砷化鎵、氮化鎵、磷化銦、砷化銦鎵、 氮化銦鎵、砷化鋁鎵、氮化鋁鎵和/或本領(lǐng)域技術(shù)人員所公知的其它III-V 族半導(dǎo)體層。在某些實(shí)施方案中，該III-V族半導(dǎo)體層可布置在鍺層上。 此外，如上所述，該鍺層可布置在v^鍺漸變層上。在某些實(shí)施方案中，該 III-V族半導(dǎo)體層可布置在硅鍺層上和/或布置在硅鍺漸變層上。在某些實(shí)施方案中，單晶半導(dǎo)體層120可包含相互堆疊且晶格常數(shù)相 互不同的并且不同于他豫硅的晶格常數(shù)的兩個(gè)或多個(gè)單晶半導(dǎo)體層。所述 兩個(gè)或多個(gè)單晶半導(dǎo)體層可包括例如鍺層和磷化銦層、鍺層和氮化鎵層、 砷化鎵層和磷化銦層，和/或砷化鎵層和氮化鎵層。單晶半導(dǎo)體層中的一個(gè) 層可合適作為發(fā)光器件中的有源層，并且其他單晶半導(dǎo)體層可合適作為模 擬和/或RF器件中的溝道層。絕緣層130可包括任意絕,料層如氧化硅、氮化硅、氧氮化硅、本 領(lǐng)域公知的其它絕緣材料和/或其任意組合。在某些實(shí)施方案中，層130是 非絕緣層如半導(dǎo)體和/或金屬層。在其它的一些實(shí)施方案中，可不存在層 130。在這樣的實(shí)施方案中，單晶硅層140可布置在(例如，接觸)單晶半 導(dǎo)體層120上。單晶珪層140可包含私豫硅和/或應(yīng)變珪層。該應(yīng)變珪層可具有任意期 望的應(yīng)變，例如該應(yīng)變硅層可具有約1~2%的拉伸應(yīng)變。作為替4戈，或者 另外地，可在絕緣層130上布置硅省層。多層晶片100可具有任意期望的直徑，作為本發(fā)明所述的才支術(shù)不限于 此方面。在某些實(shí)施方案中，多層晶片的直徑為至少150 mm，至少200 mm 或硅襯底可獲得的其它任意合適的直徑。圖2A-2C是根據(jù)某些實(shí)施方案的多層晶片的截面示意圖。圖2A-2C說(shuō) 明多層晶片201,其具有珪襯底110、布置在硅襯底110上硅-鍺漸變層121、 布置在層121上的一個(gè)或多個(gè)的鍺、硅-鍺和/或III-V族層120、布置在層 120上的絕緣層130和布置在絕緣層130上的單晶珪層140。圖2B說(shuō)明包含布置在絕緣層130上的單晶硅層140的多層晶片202。 絕緣層130布置在一個(gè)或多個(gè)鍺、珪-鍺和/或III-V族層120上，層120布 置在硅襯底110上。圖2C說(shuō)明包含布置在絕緣層130上的單晶珪層140的多層晶片203。 絕緣層130布置在一個(gè)或多個(gè)鍺、硅-鍺和/或III-V族層120上。層120布 置在絕緣層135上，該絕緣層135布置在珪襯底110上。在某些實(shí)施方案 中，可用非絕緣層如半導(dǎo)體和/或金屬來(lái)替代絕緣層130和/或135。在某些實(shí)施方案中，本發(fā)明所述的多層晶片的單晶半導(dǎo)體層120可基 本覆蓋所有的硅襯底110。單晶半導(dǎo)體層120可布置在全部或幾乎全部的 珪襯底110的上。絕緣體130和/或單晶硅層140可也布置在基本全部硅襯 底110上。4吏用如下所述的晶片^^技術(shù)可制造這樣的多層晶片。圖3A-3D是說(shuō)明制造多層晶片如圖2A中說(shuō)明的多層晶片201的方法 的實(shí)例。如圖3A所示，該方法可包括提供可包括硅襯底110的處理晶片。 使用本領(lǐng)域所公知的技術(shù)，可在硅襯底110上外延生長(zhǎng)晶格錯(cuò)配的珪-鍺漸 變層121。例如，可使用化學(xué)氣相沉積(CVD)生長(zhǎng)硅-鍺漸變層121。硅-鍺漸變層121可具有漸變的鍺含量，其在硅-鍺漸變層121的表面上從較低 鍺含量增加至較高的鍺含量。在硅-鍺漸變層121的下部界面處的較低的鍺 含量可以是0%鍺(例如，純硅)，并且可以逐級(jí)方式、連續(xù)方式或其它 方式增加至在硅-鍺漸變層121頂表面處所期望的最^T含量。在某些實(shí)施 方案中，在硅-鍺漸變層頂表面的鍺含量為100%的鍺或任意其它期望的鍺 含量(例如，大于卯％的鍺，大于75%的鍺，大于50%的鍺).該珪-鍺漸變層可進(jìn)行化學(xué)^拋光(CMP)以消除在珪襯底上沉積晶格失配的硅 畫鍺期間引入的網(wǎng)紋^^ (cross hatch roughness)。珪-鍺漸變層121也可 以通過(guò)生長(zhǎng)過(guò)程的中斷而間歇地進(jìn)行CMP，使得減少可在外延生長(zhǎng)期間 形成的網(wǎng)紋Wt，并且因此減少了最終的穿透位錯(cuò)密度。鍺和/或硅-鍺層120可布置在硅-鍺漸變層121上。在某些實(shí)施方案中， 生長(zhǎng)過(guò)程之后可對(duì)鍺層進(jìn)行化學(xué)機(jī)械拋光。在某些實(shí)施方案中，可在鍺和 /或硅-鍺層120 (其包括一個(gè)或多個(gè)III-V族層)上布置一個(gè)或多個(gè)層?；?者，可在硅-,變層121上直接布置一個(gè)或多個(gè)III-V族層。所述一個(gè)或 多個(gè)III-V族層可包含任意數(shù)的III-V族材料(例如，砷化鎵、磷化銦、氮 化鎵、任意三元III-V族和/或其任意組合)。此外，所述一個(gè)或多個(gè)III-V 族層可包括漸變III-V族層，如砷化銦鎵漸變層，或任意其它包括III-V族 半導(dǎo)體的漸變層結(jié)構(gòu)。絕緣層130可布置在鍺和/或硅-鍺層120上。絕緣層130可包括任意類 型的絕緣體，如氧化物(例如二氧化硅)、氮化硅、氧氮化硅或任意其它 合適的絕緣體材料。作為替代，或另外地，可在鍺和/或硅-鍺層120上沉 積非絕緣層?？闪硗鈱?duì)絕緣層130進(jìn)行拋光，例如使用化學(xué)^拋光。圖3B說(shuō)明施主晶片，該施主晶片可以是結(jié)合圖3A所示的處理晶片的 晶片。該施主晶片可以是珪襯底l卯。可使用離子切割工序制備用于晶片 ^和的層轉(zhuǎn)移的硅襯底l卯。作為替代，或者另外地，可4吏用本領(lǐng)域才支 術(shù)人員所公知的掩^和回蝕刻層轉(zhuǎn)移工藝。在離子切割過(guò)程中，離子(例 如，氫離子、氦離子)注入(如箭頭191所示)硅襯底l卯的表面，以在 距離硅襯底表面期望的深度處形成注入離子峰192。在離子峰192上的硅 材料(本發(fā)明稱之為硅層140)可作為用于晶片掩^工藝的轉(zhuǎn)移層。圖3C說(shuō)明進(jìn)一步可以與圖3A的處理晶片進(jìn)行^晶片的施主晶片。 如圖所示，處理晶片的硅層140掩^于施主晶片的絕緣層130?；蛘?，在 晶片#之前，可將絕緣層(例如，氧化層)布置在圖3B所示的施主晶 片的硅層140上。在這樣的實(shí)施方案中，晶片接合工藝可包括氧化層對(duì)氧 化層接合。晶片M之后，可在期望的溫度下對(duì)接合的晶片對(duì)進(jìn)行退火以 引發(fā)層140的裂縫形成和分層。退火也可強(qiáng)化轉(zhuǎn)移層對(duì)處理晶片的接合。 所得多層半導(dǎo)體晶片結(jié)構(gòu)如圖3D所示，其中硅層140布置在圖3A所示的 處理晶片上。由于分層的層140的表面可能是松隨的，因此可隨后例如通 過(guò)化學(xué)機(jī)械拋光來(lái)拋光該表面。28圖4說(shuō)明使用非硅施主襯底制造圖2中所示的多層晶片202的方法。 非硅施主襯底可包括鍺村底或III-V族襯底，如砷化鎵、氮化鎵、磷化銦 或磷化鎵。圖4A說(shuō)明由非硅材料形成的施主襯底180。使用離子切割工藝 中的離子來(lái)注入施主襯底180 (如箭頭181所示)。利用注入能量注入離 子，使得在距離非硅施主襯底180表面的期望深度182處形成峰濃度。材 料層120位于注入峰182上。圖4B說(shuō)明硅處理襯底110，施主襯底180可晶片"^該硅處理襯底 110,如圖4C所示。晶片M之后，可對(duì)晶片^對(duì)進(jìn)行退火以引發(fā)在施 主襯底的注入峰182處的裂縫形成，并由此導(dǎo)致非硅層120轉(zhuǎn)移至硅處理 村底110上，如圖4D所示。退火也可強(qiáng)化層120和珪處理襯底110之間 的#^。然后絕緣層130可沉積在非硅層120上，如圖4E所示?？芍苽浒枰r底l卯的第二施主晶片。任選地，硅襯底l卯可具有 布置在其上的絕緣層(未顯示)；例如，這樣的絕緣層可由氧化硅形成并 可沉積和/或熱生長(zhǎng)。然后珪襯底l卯可進(jìn)行離子注入(由箭頭191表示)， 以注入第二離子切割工藝中使用的離子。注入硅襯底的離子具有合適的注 入能量，從而在距離硅襯底l卯表面的期望深度處產(chǎn)生離子注入峰192。 這樣的工藝進(jìn)而限定硅襯底l卯的硅層140，其將作為轉(zhuǎn)移至包含珪襯底 IIO的處理晶片的層。圖4G說(shuō)明晶片脊^工藝，其中硅襯底l卯的表面 接合于處理晶片的層130。晶片M之后，可對(duì)M對(duì)進(jìn)行退火以引發(fā)在 硅襯底l卯的離子注入J峰192處形成裂縫，并且因此珪層140轉(zhuǎn)移至處理 晶片的層130上，如圖4H所示。所得多層半導(dǎo)體晶片包括圖2B的多層晶 片202的各層。圖5A-5H說(shuō)明制造多層晶片212的替代方法,其以施主晶片作為開(kāi)始， 該施主晶片包括布置在硅襯底上的硅-鍺漸變層上的非硅材料如鍺、硅-鍺 和/或III-V族半導(dǎo)體。圖5A說(shuō)明這樣的施主晶片，其包括其上布置有硅 漸變層121的硅襯底110a。在硅-鍺漸變層121上布置鍺、珪-鍺和/或III-V 族層120a。離子可通過(guò)施主晶片的表面注入以在層120a的期望深度處產(chǎn) 生離子注入峰182。在圖5A中，離子注入峰之上的材料標(biāo)記為層120。除 了用圖5A所示的晶片替代非珪施主襯底180以外，圖5方法中的其余過(guò) 程類似于圖4方法中所描述的那些過(guò)程。圖6A-6H說(shuō)明制造圖2C的多層晶片203的方法，其以非珪襯底180 如鍺或III-V族襯底作為開(kāi)始，并4吏用和圖4類似的方法。除了絕緣層13529布置在圖6A的非珪施主襯底180和/或圖6B的處理晶片110之上以外， 該方法的過(guò)程和圖4描述的過(guò)程類似。圖7A-7H說(shuō)明制造圖2C的多層晶片203的另一種方法，其使用包含 非珪層如鍺、硅-鍺和/或III-V族層120a的初始晶片，其中層120a沉積在 已經(jīng)在硅襯底110a上沉積的珪-鍺漸變層121上。絕緣層135可沉積在非 珪層184和/或處理硅村底110上。圖7工藝的其余過(guò)程和圖6的那些過(guò)程 類似。多層晶片如圖1所示的多層晶片100包括單晶硅半導(dǎo)體層120，該層 具有和他豫硅不同的晶格常數(shù)。這樣的多層晶片可用作起始晶片以單片集 成硅和非硅器件?？稍趩尉Ч鑼?40中和/或上形成硅器件，可在其中已經(jīng) 除去珪層140和絕緣層130從而暴露單晶半導(dǎo)體層120的區(qū)域中形成非硅 器件。在暴露的單晶半導(dǎo)體層120上外延再生長(zhǎng)的高品質(zhì)半導(dǎo)體材料層可 作為材料層用于非硅器件，如III-V族、硅-鍺和/或鍺電子和/或光電子器 件。圖8說(shuō)明根據(jù)一個(gè)實(shí)施方案可使用多層晶片IOO作為初始晶片形成的 半導(dǎo)體結(jié)構(gòu)800。半導(dǎo)體結(jié)構(gòu)800單片集成第一區(qū)域810和笫二區(qū)域820。 第一區(qū)域810可包括布置在絕緣層131上的單晶珪層141,絕緣層131進(jìn) 一步布置在單晶半導(dǎo)體層120上，其中單晶半導(dǎo)體層120具有與艷豫硅不 同的晶格常數(shù)。單晶半導(dǎo)體層120布置在硅襯底110上。半導(dǎo)體結(jié)構(gòu)800還包括第二區(qū)域820，其中第二單晶半導(dǎo)體層(例如， 在所述實(shí)施方案中的層220和222)布置在至少一部分單晶半導(dǎo)體層120 上。在半導(dǎo)體結(jié)構(gòu)的第一區(qū)域中不存在第二單晶半導(dǎo)體層(例如，層220 和222 )。第二單晶半導(dǎo)體層(220和222 )具有與熟豫硅不同的晶格常數(shù)， 并且可以具有和單晶半導(dǎo)體層120不同的組成。單晶半導(dǎo)體層220可布置為與至少一部分第一單晶半導(dǎo)體層120接觸。 如下面將進(jìn)一步討論，這樣的結(jié)構(gòu)可通過(guò)在單晶半導(dǎo)體層120的暴露的區(qū) 域上外延生長(zhǎng)來(lái)形成。在某些實(shí)施方案中，單晶半導(dǎo)體層220可具有與單 晶半導(dǎo)體層120類似的組成，或者作為替代， 一部分或全部單晶半導(dǎo)體層 220可具有與單晶半導(dǎo)體層120不同的組成。而且，根據(jù)預(yù)定的器件應(yīng)用， 可部分或整體摻雜層220。單晶半導(dǎo)體層222可布置在半導(dǎo)體層220上，其中半導(dǎo)體層222可包820中形成的預(yù)定器件的異質(zhì)結(jié)構(gòu)。在某些實(shí)施方案 中，半導(dǎo)體層222可包括一個(gè)或多個(gè)III-V族半導(dǎo)體材料層、硅-鍺和/或鍺 層。在某些實(shí)施方案中，層222可包括珪覆蓋層，該覆蓋層可布置為與III-V 族、硅-鍺和/或鍺材料層接觸。>^蓋層可作為防止III-V族和/或鍺暴露 于用于在該結(jié)構(gòu)上制造器件的任何工藝環(huán)境(例如，硅加工)的包封層。申請(qǐng)人已經(jīng)認(rèn)識(shí)到具有基本共面的硅區(qū)域和非硅器件區(qū)域的益處。硅 區(qū)域和非硅區(qū)域的表面之間的同面性可有助于光刻工藝步驟，這是由于硅 區(qū)域和非硅區(qū)域均可具有基本上相同的高度(例如，硅和非硅半導(dǎo)體表面具有基本上相同的高度)。這樣，可有利于光刻步驟，其中該光刻步驟對(duì) 晶片表面上的顯著高度變化敏感。由于硅區(qū)域和非-硅區(qū)域之間的基本同面 性，也可有利于硅區(qū)域和非-硅區(qū)域中各器件之間的互連制造。如在本發(fā)明 中所用，同面性可取決于所采用的光刻工藝的特征尺寸。在某些實(shí)施方案 中，共面半導(dǎo)體表面小于100納米，小于200納米，或小于400納米。例如， 當(dāng)使用70納米柵極-長(zhǎng)度CMOS所釆用的光刻時(shí)，所述基本共面的表面可 小于200納米(例如，小于100納米，小于50納米)。應(yīng)該理解，在半導(dǎo)體結(jié)構(gòu)800中可引入任意數(shù)目的其它層。例如，通 過(guò)絕緣層230可將包含單晶半導(dǎo)體層220和222的非珪區(qū)域820與單晶硅 區(qū)域141隔離。雖然圖8顯示層230布置為填充單晶^141與單晶半導(dǎo) 體層222和220之間的整個(gè)間隙，但是應(yīng)理解在此所述的技術(shù)部不限于此。使用采用多層晶片如多層晶片IOO作為初始晶片的制造工藝，可形成 本發(fā)明中所述的^^單晶硅區(qū)域和單晶非硅區(qū)域的單片集成結(jié)構(gòu)。圖9說(shuō) 明這種方法的一個(gè)實(shí)施例的流程圖。該方法可包括提供多層晶片(例如， 多層晶片IOO)作為初始晶片(過(guò)程310)。在過(guò)程320中，可實(shí)施前端硅 器件工藝以在單晶硅層140的第一區(qū)域中形成前端硅器件。這種硅器件可 包括電子和/或光電子器件，如硅晶體管(例如，CMOS、雙極晶體管)和 /或光電子器件(例如硅光電檢測(cè)器)。任選地，在第一區(qū)域中制造的前端 硅器件可通過(guò)沉積保護(hù)材料來(lái)涂敷，保護(hù)材料包括但不限于氮化物、氧化 物、氧氮化物、其組合或本領(lǐng)域技術(shù)人員所公知的任意其它適合的材料。在硅單晶層140的第二區(qū)域中，可除去(例如，蝕刻)硅單晶140和 絕緣體層130以使單晶半導(dǎo)體層120暴露(過(guò)程330)。用于除去硅和/或 絕緣體的蝕刻可包括化學(xué)蝕刻或物理蝕刻，并且可以是千蝕刻或濕蝕刻， 在此提出的技術(shù)并不限于該方面。當(dāng)單晶半導(dǎo)體層120在第二區(qū)域中暴露時(shí)，可在該暴露區(qū)域上外延生長(zhǎng)任何期望的半導(dǎo)體材料層，所述暴露區(qū)域作為用于外延生長(zhǎng)工藝的晶種層(過(guò)程340)。可生長(zhǎng)晶格匹配于單晶半 導(dǎo)體層120的半導(dǎo)體材料。在單晶半導(dǎo)體層120上生長(zhǎng)的半導(dǎo)體層可包括 鍺層、硅-鍺層、III-V族層和/或其任意組合。至少一個(gè)這樣的層具有與弛 豫硅的晶格常數(shù)不同的晶格常數(shù)。任選地，在暴露的半導(dǎo)體層120上外延生長(zhǎng)之前，可沉積絕緣材料(例 如，介電材料)以包圍單晶硅層141 (例如，如用于半導(dǎo)體結(jié)構(gòu)800所示) 的側(cè)壁，該單晶硅層141由于第二區(qū)域中的蝕刻而已經(jīng)暴露。這種工藝可 導(dǎo)致圖8中所示的絕緣層230的形成。這種工藝可包括在整個(gè)晶片表面 上沉積逸菱式絕緣層，并蝕刻沉積的M式絕緣層的一部分以4吏區(qū)域820 中的單晶半導(dǎo)體層暴露，而保持區(qū)域820側(cè)壁上的絕緣體完整。應(yīng)理解， 這樣的絕緣側(cè)壁230可由介電材料如氧化物、氮化物、氧氮化物、和/或其 任意組合或其它適合材料形成。當(dāng)在半導(dǎo)體120上外延生長(zhǎng)半導(dǎo)體220和 222時(shí)，側(cè)壁230可有利于其中暴露的單晶半導(dǎo)體層120用作后續(xù)外延生 長(zhǎng)的晶種層的選擇性外延生長(zhǎng)。通過(guò)使用本領(lǐng)域技術(shù)人員所公知的適當(dāng)?shù)?生長(zhǎng)化學(xué)品、溫度和/或壓力，可抑制在絕緣體230上的生長(zhǎng)。如果在硅區(qū) 域810上存在趙覆式絕緣保護(hù)層，則通過(guò)使用選擇性生長(zhǎng)，也可抑制在這 些區(qū)域中半導(dǎo)體的生長(zhǎng)?；蛘?，如果沒(méi)有使用選擇性生長(zhǎng)，則可在硅區(qū)域 810上發(fā)生半導(dǎo)體生長(zhǎng)，并且可實(shí)施生長(zhǎng)后蝕刻以除去在那些區(qū)域中沉積 的任意半導(dǎo)體材料。過(guò)程340的半導(dǎo)體外延生長(zhǎng)可允許生長(zhǎng)包括III-V族、鍺和/或硅-鍺層 的期望的器件層。外延生長(zhǎng)也可結(jié)合所需的摻雜，例如在器件結(jié)構(gòu)中所需 P-型、N-型和4^摻雜。而且，在生長(zhǎng)過(guò)程結(jié)束時(shí)可沉積^A蓋層，以包 封在單晶半導(dǎo)體層120上再生長(zhǎng)的III-V、鍺和/或硅-鍺層(過(guò)程350 )。 M蓋層的引入可有利于外延生長(zhǎng)之后再引入到硅制造設(shè)備中。在某些實(shí) 施方案中，第二區(qū)域中的外延生長(zhǎng)半導(dǎo)體層表面(例如，層222或^蓋 層表面)可以與第一區(qū)域(例如，層141)中的^面基本上共面，如前 所述。在過(guò)程360中，可實(shí)施非硅器件的前端處理以及在第一區(qū)域中硅器件 和在外延生長(zhǎng)第二區(qū)域中非-珪器件的后端處理。后端處理可包括在晶片上 的各器件之間形成互連。應(yīng)理解，可在第一區(qū)域中的硅器件之間、第二區(qū) 域中的非_硅器件之間以及硅與非硅器件之間形成互連。這種工藝與標(biāo)準(zhǔn)的硅制造設(shè)備兼容，另外，在其中硅與非硅區(qū)域具有基本共面的半導(dǎo)體表面 的實(shí)施方案中，可顯著地促進(jìn)后端處理中的光刻和互連工藝。而且，這種工藝可使得在硅CMOS制造設(shè)備中能夠?qū)嵤┱麄€(gè)工藝。由于后端處理技 術(shù)對(duì)于硅CMOS制造設(shè)備可能是更先進(jìn)的，所以該工藝會(huì)是有利的。由于硅CMOS前端處理溫度通常高于使III-V族器件中摻雜劑擴(kuò)散最 小化的溫度，所以所述制造工藝可促進(jìn)硅和非硅(例如III-V族)器件的 單片集成。因此，在某些實(shí)施方案中，當(dāng)實(shí)施硅前端處理時(shí)，在該晶片中可不存在m-v族器件層。然而，ni-v族、鍺和/或硅-鍺掩埋單晶半導(dǎo)體層的熔解溫度可足夠高，以4吏得這些層能夠經(jīng)受硅前端處理。而且，由于 后端處理(例如，互連形成)通常具有比硅前端處理更低的熱衡算，因此任意III-V族器件層可容易經(jīng)受住硅后端處理。這種單片集成半導(dǎo)體結(jié)構(gòu)和用于形成這種結(jié)構(gòu)相關(guān)的方法可用于單片集成硅器件(電子或光電子的)和III-V族和/或鍺器件(電子的和/或光電子的)。圖io說(shuō)明根據(jù)一個(gè)實(shí)施方案的其中硅電子裝置與ni-v族發(fā)光器件(例如LED或激光二極管)單片集成的集成器件結(jié)構(gòu)1000?？芍圃旃杵?件510 (例如硅CMOS、雙極晶體管和/或硅光電檢測(cè)器)以保持在多層晶 片的第一區(qū)域810中，在第二區(qū)域820中的單晶半導(dǎo)體層120上可生長(zhǎng) m-V族發(fā)光器件520。在區(qū)域820中形成的發(fā)光器件可包括摻雜的垂直堆 疊的III-V族層，從而形成p-n或p-i-n結(jié)構(gòu)。層222也可包括有源層(例 如， 一個(gè)或多個(gè)量子阱)和布置在該有源層下方和上方的限制層。層222 的表面可包括M蓋層，如前所述。發(fā)光器件520的層222的頂部可通過(guò) 互連410與硅器件510接觸和電互連。垂直的發(fā)光器件結(jié)構(gòu)的另一側(cè)可通 過(guò)金屬填充的通孔420接觸，其也可與硅器件510 (未顯示)相互連接。 應(yīng)該理解，這僅僅是一種類型的接觸方案并且可采用其它的接觸方案，在 此所述的技術(shù)并不限于此。圖11說(shuō)明根據(jù)一個(gè)實(shí)施方案的發(fā)光器件結(jié)構(gòu)520'的截面圖。發(fā)光器件 結(jié)構(gòu)520，是集成器件結(jié)構(gòu)1000的發(fā)光器件520的一個(gè)示例性實(shí)施例。發(fā) 光器件520'包括單晶半導(dǎo)體層220，其可以是鍺層。層220可以是p+摻雜 的，并且可作為發(fā)光器件的p-側(cè)。布置在半導(dǎo)體層220上的半導(dǎo)體層222 可包括發(fā)光器件限制層(confinementlayer)、覆層(cladding layer)、 有源層和覆蓋層(cap layer)(例如，M蓋層)。層2M可包含p+摻雜33的砷化鎵層1102。在層1102上可布置底部p-型AlInGaP限制層1104。 在底部限制層1104上可布置量子阱有源層1106。量子阱1106可以是未摻 雜的并且由InGaP形成，從而由于周圍限制層的帶隙和/或帶隙偏移 (bandgap offset)而具有帶隙限制。可在有源層1106上布置頂部n-型 AlInGaP限制層1108?？稍谙拗茖?108上布置n+摻雜的砷化鎵層1110。 在層1110上可布置n+摻雜的^蓋層1112。砷化鎵層1102和覆層1104和1108可摻雜約5xl017摻雜劑/cm3的劑 量，覆層1104和1108可以具有約200 nm厚度，有源區(qū)1106可以具有約 22 nm厚度。砷化鎵層1110可用作電流擴(kuò)M，并且可以具有約50 nm厚 度并摻雜約lxlO"摻雜劑/cii^的劑量。硅包封層1112可以具有約80nm 厚度并且摻雜約lxlO"摻雜劑/cinS的劑量?；蛘?，摻雜順序可相反以形成 n-p摻雜的異質(zhì)結(jié)構(gòu)，其中底層是n-摻雜的而表面層是p-摻雜的。發(fā)光器件520'可包括在v^蓋層1112上沉積的硅化物層1114和接觸 金屬層1116?？刹贾媒佑|金屬層1116與互連410接觸。接觸金屬層1116 可仫^lft蓋發(fā)光器件表面的一部分，因此允許;5L^射通過(guò)^^蓋的區(qū)域。 例如，從頂視圖的角度來(lái)觀察，接觸金屬層1116可具有環(huán)形幾何結(jié)構(gòu)。發(fā) 光器件520，可包括由于在鍺層220上沉積的鍺化物層1118和接觸金屬層 1120。在某些實(shí)施方案中，ni-v族異質(zhì)結(jié)構(gòu)和M蓋層在能夠沉積ni-v族和IV族材料的一個(gè)反應(yīng)器系統(tǒng)(例如，MOCVD^JI器)中原位沉積。 例如，使用低壓MOCVD(例如，托馬斯-斯瓦米封閉耦合的淋浴頭反應(yīng)器) 可生長(zhǎng)發(fā)光器件520'的III-V異質(zhì)結(jié)構(gòu)和覆蓋硅層。源物質(zhì)可包括對(duì)于III 族元素的三甲基鎵(TMGa)、三甲基鋁(TMA1)和三甲基銦(TMIn)、 對(duì)于V族元素的PH3和AsH3和對(duì)于珪的SiH4。二甲基鋅(DMZn )和B2H6 可用作p-型摻雜劑源和Si2H6可用作n-型摻雜劑源。載氣可包括氮?dú)?。?在約650'C的溫度和約100托的壓力下進(jìn)行沉積?？稍O(shè)定V/III比率為約83， 用于發(fā)光器件層的沉積。應(yīng)該理解發(fā)光器件520，僅僅是發(fā)光器件的半導(dǎo)體層結(jié)構(gòu)的一個(gè)實(shí)施 例。在某些實(shí)施方案中，發(fā)光器件可包含異質(zhì)結(jié)構(gòu)，而在其它的實(shí)施方案 族，發(fā)光器件可包含均質(zhì)結(jié)構(gòu)。其它III-V材料可用來(lái)形成發(fā)射不同波長(zhǎng) 的光的發(fā)光器件結(jié)構(gòu)，在此所述的技術(shù)不限于此。在發(fā)光器件520，中， AlInGaP層可以是與GaAs晶格匹配的 (AlxGaLX) 。.5In。.5P層(例如，x=0.3 )，其可用作可見(jiàn)光語(yǔ)的紅至綠區(qū)中的高亮度可見(jiàn)光發(fā)光器件的材料。圖12說(shuō)明根據(jù)一個(gè)實(shí)施方案的在多層晶片如多層晶片IOO上單片集成 的發(fā)光器件的頂視圖1200。例如，單片集成器件結(jié)構(gòu)1000的發(fā)光器件520 可以制造為具有頂視圖1200。發(fā)光器件可包括絕緣區(qū)域230 (例如，隔離 溝槽)，其可由任意適合的電絕緣材料如氧化物(例如，氧化硅)、氮化 硅或其組合形成。發(fā)光器件可包括生長(zhǎng)的阱1210,在其內(nèi)部，可在多層初 始晶片(例如，多層晶片100)的單晶半導(dǎo)體層(例如，層220和222)上 外延生長(zhǎng)發(fā)光器件異質(zhì)結(jié)構(gòu)(或均質(zhì)結(jié)構(gòu))。發(fā)光器件可具有發(fā)光區(qū)域 1220，在發(fā)光器件有源區(qū)內(nèi)產(chǎn)生的光可至少部分地從發(fā)光區(qū)域1220發(fā)射。 發(fā)光器件可以任意適合的方式接觸。如頂視圖1200所示，第一金屬接觸 1230可通過(guò)接觸通孔1240接觸發(fā)光器件半導(dǎo)體結(jié)構(gòu)的頂側(cè)，第二金屬接 觸420可通過(guò)接觸通孔1250接觸發(fā)光器件半導(dǎo)體異質(zhì)結(jié)構(gòu)的底側(cè)。發(fā)光器件發(fā)光區(qū)域可具有任意適合的尺寸和形狀。在圖12所示的頂視 圖中，發(fā)光器件發(fā)光區(qū)域是矩形或正方形的，但是也可使用其它的形狀， 在此所述的技術(shù)不限于此。發(fā)光器件半導(dǎo)體區(qū)域的尺寸可由生長(zhǎng)阱(grown well)的尺寸限定。如前所述，生長(zhǎng)阱可如下形成從多層晶片100開(kāi)始， 除去(例如蝕刻)在發(fā)光器件(或其它的非硅器件或材料)可通過(guò)在暴露 的單晶半導(dǎo)體層120上外延生長(zhǎng)而形成的區(qū)域中的單晶半導(dǎo)體層140和絕 緣體層130。因此，發(fā)光器件半導(dǎo)體區(qū)域的尺寸可由用于形成生長(zhǎng)阱的光 刻工藝所限定。在一個(gè)實(shí)施方案中，發(fā)光器件的發(fā)光區(qū)域小于約100x100 Hm2。由于發(fā)光區(qū)域由用以限定生長(zhǎng)阱的光刻工藝的分辨率(例如，CMOS 特征長(zhǎng)度光刻極限)，因此在某些實(shí)施方案中可限定發(fā)光器件發(fā)光區(qū)域小 于約lxl nm2?？上薅ǘ鄠€(gè)生長(zhǎng)阱和因此分隔的發(fā)光器件，其中可通過(guò)隔離溝槽隔離 一個(gè)或多個(gè)發(fā)光器件，如通過(guò)絕緣層230形成的那些。由于在此所述的技 術(shù)不限于此，所以該隔離溝槽可具有任意適合的尺寸。在某些實(shí)施方案中， 包括隔離溝槽和接觸層的^^發(fā)光器件單元的間距小于約100 nm。在某些實(shí)施方案中，當(dāng)沒(méi)有采用發(fā)光器件半導(dǎo)體結(jié)構(gòu)的選擇性外延沉 積時(shí)，在生長(zhǎng)阱的側(cè)壁(例如，絕緣側(cè)壁諸如介電側(cè)壁)附近生長(zhǎng)的材料 可以是多晶的。在這樣的實(shí)施方案中，在阱中的外延生長(zhǎng)之后，可采用蝕 刻工藝以除去在期望的發(fā)光區(qū)(例如，區(qū)域1220)之外的區(qū)域中生長(zhǎng)的多 晶半導(dǎo)體。應(yīng)理解，如果形成發(fā)光器件的陣列，則陣列中的發(fā)光器件可共用相同的底部接觸(例如，接觸420)。而且，如圖12所示，頂接觸(例如，p-接觸)和/或頂接觸通孔可具有環(huán)形結(jié)構(gòu)以促進(jìn)電流擴(kuò)散，同時(shí)還促i^UC 光器件的表面發(fā)光。在某些實(shí)施方案中，當(dāng)陣列中發(fā)光器件的間距較小(例 如，具有小于約20x20 jim2的發(fā)光區(qū)域)時(shí)，可將指狀頂接觸和/或健合墊 輸出端(fan-out to bond-pads ))結(jié)合到發(fā)光器件陣列中。圖13說(shuō)明根據(jù)一個(gè)實(shí)施方案，在多層晶片如多層晶片100上制造單片 集成的發(fā)光器件的方法的實(shí)例。可采用潛在具有不同的異質(zhì)結(jié)構(gòu)和/或接觸 方案的工藝，以在多層晶片上形成其它的非硅材料異質(zhì)結(jié)構(gòu)和/或器件。該工藝可包括提供多層晶片如多層晶片100?？稍诙鄬悠鹗季?00 的單晶硅層140上的多層晶片第一區(qū)域(區(qū)域141)中實(shí)施前端硅器件處 理?？捎霉饪棠z旋涂多層晶片，并在卯1C下預(yù)焙烘30分鐘。然后可用光 刻掩模顯影和圖案化該光刻膠，以暴露其中將形成發(fā)光器件的多層晶片的 區(qū)域。然后，可蝕刻多層晶片的單晶硅層140和絕緣層130，以暴露在指定 用于制造發(fā)光器件陣列的區(qū)域中的下層單晶半導(dǎo)體層120。 4吏用正性光刻 膠作為蝕刻掩模，電子回旋共振反應(yīng)離子蝕刻(ECR-RIE )可用于干蝕刻 單晶硅層140。工藝條件可包括SF6:02 (30:5sccm)的蝕刻化學(xué)品、30亳 托的總壓、400 W的源功率和30 W的偏壓功率。使用相同的蝕刻掩模， 可采用緩沖氧化物蝕刻(BOE)溶液以蝕刻絕緣層130。然后可使用與上述利用正性光刻膠作為蝕刻掩模相類似的ECRRIE 方法來(lái)隔離暴露的單晶半導(dǎo)體層120?？墒褂枚〞r(shí)蝕刻以限定隔離溝槽 1320 (例如， 1 jim深)。與插入發(fā)光器件之下的反向偏壓p-n結(jié)掩^的 溝槽可提供一維陣列的發(fā)光器件之間的電隔離，因此允許發(fā)光器件的兩維 無(wú)源矩陣的操作。然后可在晶片上沉積共形PECVD氧化物(例如，1.2 nm 厚)。氧化物層可提供用于外延的模板和/或用氧化物層1330填充隔離溝 槽1320。具有正性光刻膠作為蝕刻掩模的BOE溶液可用于蝕刻氧化物層 中的生長(zhǎng)阱，從而暴露出用于外延生長(zhǎng)的下層單晶半導(dǎo)體層120。然后可清洗晶片以確保在生長(zhǎng)(例如，MOCVD)之前清除所有光刻 膠殘余物。除了一小時(shí)氧等離子體灰化工藝外，還可使用商品化的光刻膠 剝離劑(例如，F(xiàn)ujifilm的Microstrip 2001 )，以制造用于生長(zhǎng)發(fā)光器 件半導(dǎo)體結(jié)構(gòu)的晶片。圖13A顯示在MOCVD生長(zhǎng)之前的圖案化的晶片200680046672.X說(shuō)明書第19/30頁(yè)的一部分的截面示意圖。如圖13A所示，可用保護(hù)層1310來(lái)保護(hù)硅區(qū)域 141，硅區(qū)域141上可以已經(jīng)制造有前端硅器件，保護(hù)層1310可由任意適 合的材料層如氮化物、氧氮化物和/或氧化物形成。應(yīng)該理解，單晶半導(dǎo)體層120可包含與他豫硅具有不同的晶格常數(shù)的 任意半導(dǎo)體。在某些實(shí)施方案中，單晶半導(dǎo)體層120可包含可用于非硅異 質(zhì)結(jié)構(gòu)生長(zhǎng)的鍺層。在這樣的實(shí)施方案中，可利用鍺的生長(zhǎng)前清洗，該清 洗包括用10:1的DI:HF清洗15秒，隨后用H202清洗15秒，并然后用10:1 的DI:HF清洗15秒。在其中單晶半導(dǎo)體層120包含計(jì)劃用作生長(zhǎng)層的其 它材料的其它實(shí)施方案中，可使用本領(lǐng)域技術(shù)人員公知的其它適合的生長(zhǎng) 前清洗方法。該預(yù)清洗之后，可將圖案化的晶片裝ii^應(yīng)器(例如，MOCVD 反應(yīng)器)用于生長(zhǎng)。在其中選捧生長(zhǎng)條件以促進(jìn)選捧性外延生長(zhǎng)的實(shí)施方案中，在暴露的 單晶半導(dǎo)體層120上可選擇性地生長(zhǎng)單晶層，而在介電表面如生長(zhǎng)阱側(cè)壁 上沒(méi)有發(fā)生明顯的生長(zhǎng)。如果實(shí)施非選擇性生長(zhǎng)，可在任意絕緣層(例如， 介電層)上和在靠近絕緣(例如，介電)側(cè)壁的生長(zhǎng)阱中沉積多晶材料， 同時(shí)可在生長(zhǎng)阱的中心區(qū)內(nèi)外延生長(zhǎng)材料，如圖13B所示。雖然圖13B說(shuō) 明了在下層單晶層120上生長(zhǎng)的特定異質(zhì)結(jié)構(gòu)，但是在此所述的技術(shù)不限 于此，所以應(yīng)該理解也可生長(zhǎng)其它材料和/或異質(zhì)結(jié)構(gòu)。在生長(zhǎng)之后，可使用氧化物硬掩模(例如，3000A厚的PECVD氧 化物)保護(hù)在生長(zhǎng)阱中沉積的單晶外延材料，并且可蝕刻任意的多晶材料。 在其中生長(zhǎng)層包括硅覆蓋層的實(shí)施方案中，可使用SF6/02等離子體干蝕 刻該> ^^層。對(duì)于圖13B中說(shuō)明的異質(zhì)結(jié)構(gòu)，可使用H3P04:H202:H20 (3 :1 :50 )溶液對(duì)頂部GaAs電流擴(kuò)散層和底部GaAs緩沖層進(jìn)行濕式化 學(xué)蝕刻。HC1:H3P04: H20 ( 1:1:1 ) 溶液可用來(lái)蝕刻 AlGalnP/InGaP/AlGalnP堆疊體。在蝕刻完成之后，可使用BOE溶液剝 去該氧化物硬掩模。如圖13C所示，然后可沉積共形氧化物層1340 (例如，3000 A厚的 PECVD氧化物)以隔離發(fā)光器件臺(tái)面(mesa)側(cè)壁。在后續(xù)處理步驟期 間，側(cè)壁絕緣能防止頂部接觸金屬在臺(tái)面?zhèn)缺谔幨拱l(fā)光器件p-n結(jié)短路， 而且也可以防止在發(fā)光器件側(cè)壁處III-V族材料的暴露。然后可在氧化物 中蝕刻頂部和底部接觸通孔(例如，使用BOE溶液)，以暴露用于形成 后續(xù)歐姆接觸的^蓋層和單晶半導(dǎo)體層120?？稍诰腺\散沉積金屬接觸層(例如，500A Ti/ljim Al )，并圖案化(例如，使用DI: BOE (1000:15) 溶液和PAN蝕刻(77%磷酸、20%乙酸、3%硝酸))成為發(fā)光器件的 頂部1350和底部1360接觸。該工藝然后可包括在非硅器件(例如，發(fā)光器件)的生長(zhǎng)和制造期 間除去用于保護(hù)硅前端的保護(hù)層1310。然后可實(shí)施硅后端處理以完成在區(qū) 域141中的硅器件的制造。后端處理可包括在硅和非硅器件之間形成金屬 互連。對(duì)上述工藝可進(jìn)行各種改變，包括但不限于形成用于非硅器件的 其它類型的異質(zhì)結(jié)構(gòu)，如用于非硅電子器件(例如，HEMT、 HBT、 MESFET)和/或光電子器件(光電檢測(cè)器、激光二極管)的異質(zhì)結(jié)構(gòu)，下 面將進(jìn)一步進(jìn)行描述。而且，使用這種方法可形成任意數(shù)量的非硅器件， 并且非硅器件可根據(jù)需要進(jìn)行互連以形成單片集成的硅和非硅器件。圖14說(shuō)明根據(jù)一個(gè)實(shí)施方案的包含與發(fā)光器件1452和珪光電檢測(cè) 器1450單片集成的硅電子裝置1410的集成器件結(jié)構(gòu)的頂視示意圖。這種 集成器件結(jié)構(gòu)可使用多層晶片如多層晶片100來(lái)形成。集成結(jié)構(gòu)可具有在 多層晶片的第一區(qū)域如圖10的區(qū)域810上形成的硅電子和光電子(例如， 硅光電檢測(cè)器1450 )器件?？稍趩尉Ч鑼?例如圖10的層141)上形成硅 電子裝置1410和硅光電檢測(cè)器1450。在的多層晶片的區(qū)域中可形成發(fā)光 器件1452，在所述區(qū)域中初始多層晶片的硅單晶層已經(jīng)除去，由此暴露布 置在單晶硅層下方并具有和私豫硅不同的晶格常數(shù)的單晶半導(dǎo)體層120。 可在具有和他豫硅不同的晶格常數(shù)的暴露的單晶半導(dǎo)體層(例如，圖10 的層120 )上外延生長(zhǎng)器件層，例如發(fā)光器件1452的異質(zhì)結(jié)構(gòu)層，如前所 述。發(fā)光器件1452可以是包括有源區(qū)的LED，該有源區(qū)具有能在期望 的波長(zhǎng)或波長(zhǎng)范圍內(nèi)發(fā)光的材料，如適合的III-V族材料?？梢砸詧D9所 述方法外延生長(zhǎng)發(fā)光器件1452的半導(dǎo)體結(jié)構(gòu)層。圖14中顯示的頂視圖表 示發(fā)光器件1452的頂部接觸半導(dǎo)體層1422。如前所述，頂部接觸半導(dǎo)體 層1422可以是M蓋層，其可通過(guò)外延生長(zhǎng)來(lái)沉積。發(fā)光器件1452的頂 視圖也顯示了絕緣區(qū)域1423，其可包圍發(fā)光器件半導(dǎo)體材料，并將發(fā)光器 件與其上可形成有硅電子裝置和/或光電子裝置的硅層相隔離。發(fā)光器件 1452還可包括可具有環(huán)狀幾何結(jié)構(gòu)的頂部金屬接觸1402。頂部金屬接觸 1402可連接到可包含標(biāo)準(zhǔn)珪互連金屬的互連1401。該互連1401可提供與 硅電子裝置1410的連接。發(fā)光器件1452的底部可通過(guò)互連1403進(jìn)行接觸，38該互連1403可布置為與金屬填充的通孔接觸，所述通孔延伸通過(guò)絕緣層 1423并且接觸發(fā)光器件1452 (如圖10的橫截面所示)的底部半導(dǎo)體層。集成器件結(jié)構(gòu)1400可包括可具有任意適合的光電檢測(cè)器器件結(jié)構(gòu) 的硅光電檢測(cè)器1450。在一個(gè)實(shí)施方案中，硅光電檢測(cè)器是橫向的p-n結(jié) 和/或p-i-n結(jié)。這種結(jié)構(gòu)可通it^選擇區(qū)域中注入p-型和n-型摻雜劑來(lái)形 成。在另一個(gè)實(shí)施方案中，硅光電檢測(cè)器1450是通過(guò)注入p-型和/或n-型 摻雜劑、和/或通iti^擇性外延生長(zhǎng)形成的垂直硅光電檢測(cè)器。硅光電檢測(cè) 器1450的p和n區(qū)(未顯示)可與互連1404和1405接觸，所述互連1404 和1405可提供珪光電檢測(cè)器1450和硅電子裝置1410之間的互連。珪電子裝置1410可包括珪CMOS、硅雙極晶體管、珪-鍺HBT、和 /或相關(guān)的電路元件如二極管、電阻器、電容器和/或感應(yīng)器。硅電子裝置 1410可執(zhí)行各種功能。硅電子裝置可為發(fā)光器件1452提供驅(qū)動(dòng)功率。硅 電子裝置1410也可響應(yīng)于由iMt本發(fā)明中顯示的其它電路如提供距離顯 示信號(hào)的外部電路所提供的信號(hào)來(lái)控制由發(fā)光器件提供的驅(qū)動(dòng)功率。硅電 子裝置1410可接收來(lái)自光電檢測(cè)器1450的可用于調(diào)節(jié)發(fā)光器件1452的控 制的信號(hào)。作為替代或另外地，來(lái)自光電檢測(cè)器1450的信號(hào)可通過(guò)珪電子 裝置中的數(shù)字電路處理并用于除了調(diào)節(jié)發(fā)光器件1452的控制之夕卜的目的。硅光電檢測(cè)器1450可用于實(shí)現(xiàn)各種功能。在一個(gè)實(shí)施方案中，硅光 電檢測(cè)器1450可用于監(jiān)測(cè)發(fā)光器件1452是否運(yùn)行，并且由硅光電檢測(cè)器 提供的信號(hào)可以提供給能相應(yīng)地響應(yīng)的硅電子裝置1410 (例如，如果發(fā)光 器件1410出現(xiàn)故障，可開(kāi)啟備用發(fā)光器件，和/或改變提供給發(fā)光器件1452 的驅(qū)動(dòng)功率)。在另一個(gè)實(shí)施方案中，硅光電檢測(cè)器可用于光互連方案中 和/或用于成像目的，如下進(jìn)一步所述。圖15A-15B說(shuō)明根據(jù)一個(gè)示例實(shí)施方案的單片集成的光學(xué)互連總 線。集成器件系統(tǒng)1500可包含單片集成的硅電子裝置1510和1512,所述 硅電子裝置1510和1512位于多層晶片如圖1中說(shuō)明的多層晶片100的單 獨(dú)區(qū)域中。硅電子裝置1510可與硅電子裝置1512通過(guò)光學(xué)互連總線1580 進(jìn)行連接，及r之亦然，如圖15A所示。光學(xué)互連總線1580可包括與硅電 子裝置1510電連接的光學(xué)iML器1582和與硅電子裝置1512電連接的光學(xué) 收發(fā)器1584。光學(xué)互連總線可包括允許在光學(xué)JJtj良器1582和1584之間光 通信的一個(gè)或多個(gè)波導(dǎo)。光學(xué)fct器1582可包括發(fā)光器件1552，發(fā)光器 件1552可通過(guò)金屬互連由硅電子裝置1510控制。光學(xué)收發(fā)器1582還可包括與硅電子裝置1510互連的硅光電檢測(cè)器1550。光學(xué)收發(fā)器1584可包括 通過(guò)互連與硅電子裝置1512電連接的發(fā)光器件1554。光學(xué)收發(fā)器1584還 可包括通過(guò)金屬互連與硅電子裝置1512電連接的硅光電檢測(cè)器1556?？商峁┮粋€(gè)或多個(gè)波導(dǎo)1583用于光學(xué)iML器1582和1584之間的光 通信。該一個(gè)或多個(gè)波導(dǎo)1583可包括布置為提供從光學(xué)i!UC器1554至硅 光電檢測(cè)器1550的光通信通道的光學(xué)波導(dǎo)1570。光學(xué)波導(dǎo)1572可提供從 發(fā)光器件1552至硅光電檢測(cè)器1556的光通信通道。光學(xué)互連總線1580使得能夠在硅電子設(shè)備1510和1512之間形成光 通信。在操作期間，當(dāng)硅電子裝置1510確定待傳iH^珪電子裝置1512的 信息時(shí)，可為發(fā)光器件1552提供調(diào)制的驅(qū)動(dòng)功率(例如，與待傳送的所需 信息編碼)，從而產(chǎn)生可至少部分穿過(guò)波導(dǎo)1572并可被硅光電檢測(cè)器1556 檢測(cè)的光?？捎色暪怆姍z測(cè)器1556提供輸出電信號(hào)至硅電子裝置1552， 其進(jìn)而可>^漠?dāng)M至數(shù)字域來(lái)處理信號(hào)。以此方式，具有編碼信息(例如， 數(shù)字編碼)的信號(hào)可在多層晶片如多層晶片IOO的不同區(qū)域中的硅電子裝 置之間進(jìn)行光學(xué)通訊。類似地，硅電子裝置1512可調(diào)制提供給發(fā)光器件 1554的驅(qū)動(dòng)功率，以將信號(hào)編碼。發(fā)光器件1554可發(fā)光，該光可至少部 分地沿波導(dǎo)1570移動(dòng)并且能被光電檢測(cè)器1550檢測(cè)。珪檢測(cè)器1550可提 供輸出電信號(hào)至硅電子裝置1510，該硅電子裝置1510可將由硅光電檢測(cè) 器1550提供的模擬電信號(hào)轉(zhuǎn)化為用于進(jìn)一步處理的數(shù)字信號(hào)。當(dāng)與硅電子裝置單片集成時(shí)，這種光學(xué)總線互連可促進(jìn)芯片上i^巨 離間隔的硅電子裝置(例如，硅數(shù)字CMOS電子裝置)之間的通信。雖然 圖15A中說(shuō)明的實(shí)施方案顯示了每個(gè)硅電子裝置區(qū)域(例如1510和1512 ) 具有一個(gè)發(fā)光器件和一個(gè)光電檢測(cè)器，但應(yīng)該理解，多個(gè)發(fā)光器件和/或多 個(gè)硅光電檢測(cè)器可電連接于一個(gè)硅電子裝置模塊(例如，硅電子裝置1510 或1512)。而且，不同的發(fā)光器件可具有不同的發(fā)射波長(zhǎng)，這可能是由于 對(duì)有源區(qū)使用具有不同帶隙的不同材料和/或是由于在有源區(qū)中不同尺寸 的量子阱(例如，由此導(dǎo)致改變的量子P艮域和因此改變的發(fā)射波長(zhǎng))。作 為替代或另外地，可使用時(shí)分和/或頻分復(fù)用設(shè)計(jì)以編碼通過(guò)光學(xué)總線1580 傳送的信息，這應(yīng)該為本領(lǐng)域技術(shù)人員所理解?？稍诙鄬泳鐖D1中iJL明的多層晶片100上制造在圖15A的實(shí)施 方案中說(shuō)明的光學(xué)總線。圖15B說(shuō)明這樣一個(gè)實(shí)施方案的截面圖，其中發(fā) 光器件1552制造為橫向發(fā)光的發(fā)光器件，因此至少某些光是側(cè)向發(fā)射的，其進(jìn)而可通過(guò)波導(dǎo)1572導(dǎo)至硅光電檢測(cè)器1556。光學(xué)波導(dǎo)1572 (和/或1570)可包括波導(dǎo)芯1575。光學(xué)波導(dǎo)還可包 括波導(dǎo)覆層1574和1576。波導(dǎo)芯1575可比波導(dǎo)覆層1574和1576具有更 大的折射率，由此為發(fā)光器件1552方式的光提供光學(xué)限制。波導(dǎo)芯1575 可包含氮化硅和/或氧氮化硅，波導(dǎo)覆層1574和/或1576可包含氧化硅。 或者，波導(dǎo)芯1575可包含硅層，覆層1574和/或1576可包含折射率波導(dǎo) 芯更小的任意材料，例如氧化硅和氧氮化硅和/或氮化硅。在某些實(shí)施方案 中，波導(dǎo)芯1575由單晶硅層例如多層晶片100的單晶珪層140的一部分或 全部來(lái)形成。可沉積和/或生長(zhǎng)(例如，通過(guò)單晶珪層140的熱氧化)覆層 1574和/或1576，這為本領(lǐng)域技術(shù)人員所公知。圖16說(shuō)明根據(jù)一個(gè)實(shí)施方案的與硅電子裝置單片集成的發(fā)光器件 陣列的頂視示意圖；單片集成器件系統(tǒng)1600可包括發(fā)光器件1652、 1654...1656的陣列。發(fā)光器件1652、 1654...1656可分別通過(guò)互連1601、 1604...1606使得其頂部接觸與硅電子裝置1610電連接。發(fā)光器件1652、 1654...1656的底部接觸可電連接于互連1603，其進(jìn)而可連接珪電子裝置、 供給電壓源、或接地，在此所述的技術(shù)不限于此。硅電子裝置1610可用于 控制供給發(fā)光器件1652、 1654...1656的驅(qū)動(dòng)電流，并JLX光器件1652、 1654...1656可至少垂直地發(fā)射一些光。由于可使用光刻法限定發(fā)光器件之間的間距，并且因此發(fā)光器件的 尺寸和/或發(fā)光器件之間的間距可以與所用光刻工藝的分辨率極限一樣小 (例如，小于20微米，小于10微米，小于1微米，小于0,5微米，小于0.25 微米，小于0.1微米)，所以發(fā)光器件的這種陣列(例如，LED)可用作 高分辨率打印機(jī)桿(printer bar)?？墒褂枚鄬映跏季鐖D1的多層晶 片IOO來(lái)制造與硅電子裝置單片集成的發(fā)光器件陣列。發(fā)光器件和硅電子 裝置可4吏用與圖9和10相關(guān)的所述工藝來(lái)集成。圖17說(shuō)明根據(jù)一個(gè)實(shí)施方案的包括發(fā)光器件陣列、光電檢測(cè)器陣列 和硅電子裝置的單片集成系統(tǒng)1700的頂視圖。集成系統(tǒng)1700可使用初始 晶片如多層晶片IOO來(lái)制造，并且可以與圖14中說(shuō)明的實(shí)施方案的結(jié)構(gòu)相 類似，其中發(fā)光器件與硅光電檢測(cè)器和硅電子裝置集成。單片集成系統(tǒng) 1700可包括發(fā)光器件1752、 1754...1756。發(fā)光器件的頂部接觸可通過(guò)互連 1701、 1704...1706與硅電子裝置1710電接觸。發(fā)光器件的底部接觸可電連 接于互連1703，其進(jìn)而可電連接于電源或接地，或者作為替代，可連接硅電子裝置1710。單片集成系統(tǒng)1700可包括硅光電檢測(cè)器1750 、1753…1755。 硅光電檢測(cè)器可具有通過(guò)互連1702、1705...1707電連接于硅電子裝置1710 的終端。硅光電檢測(cè)器的另一個(gè)終端可電連接于互連1708，其進(jìn)而可電連 接于電源、地面或硅電子裝置1710。單片集成系統(tǒng)1700可用作圖像掃描儀，其中發(fā)光器件陣列1752可 通過(guò)控制經(jīng)過(guò)互連1701、 1704...1706由硅電子裝置1710供給的驅(qū)動(dòng)功率 來(lái)發(fā)光。由發(fā)光器件陣列發(fā)射的光照射在將被掃描和/或成像的圖像上，并 JL^射光可由光電檢測(cè)器1750、 1753...1755的陣列來(lái)檢測(cè)。光電檢測(cè)器可 發(fā)射由于檢測(cè)的光所產(chǎn)生的電信號(hào)，其可通過(guò)互連1702、 1705...1707傳輸 至電子裝置1710，電子裝置1710可處理該電信號(hào)并且實(shí)施圖象掃描操:作， 此為本領(lǐng)域技術(shù)人員所公知。因此，發(fā)光器件陣列中單片集成的發(fā)光器件 可用作照亮某個(gè)區(qū)域的局部光源，來(lái)自所述區(qū)域的光>^射可被硅光電檢測(cè) 器(和/或III-V族光電檢測(cè)器)陣列檢測(cè)。通過(guò)移動(dòng)集成的陣列，可僅僅 使用一個(gè)單片集成元件來(lái)掃描表面(例如，成像)。單片集成系統(tǒng)700也可以用作可包含光電檢測(cè)器反饋控制的打印機(jī) 桿(例如，打印引擎)。該打印機(jī)桿可利用發(fā)光器件發(fā)射的光在紙張上放 電，因此允許將色粉選擇性地置于紙張的某些區(qū)域。除了光電檢測(cè)器1750、 1753...1755能檢測(cè)分別由發(fā)光器件1752、 1754...1756發(fā)射的至少一部分光 之外，打印機(jī)桿能以類似于圖16的系統(tǒng)1600的方式操作。光電檢測(cè)器能 夠?qū)蓚鬏斨凉桦娮友b置1710的檢測(cè)的光進(jìn)行響應(yīng)而提供電信號(hào)，其進(jìn)而 可改變對(duì)檢測(cè)的光進(jìn)行響應(yīng)而提供給一個(gè)或多個(gè)發(fā)光器件的驅(qū)動(dòng)電壓。這 樣的反饋控制系統(tǒng)能保證發(fā)光器件正常運(yùn)行并發(fā)射期望量的光，否則，硅 電子裝置1710可改變發(fā)光器件的驅(qū)動(dòng)電壓和/或激活并控制冗余的備用發(fā) 光器件，以替代失效的發(fā)光器件。因此，與發(fā)光器件單片集成的硅光電檢 測(cè)器(和/或III-V光電檢測(cè)器)可允許控制來(lái)自打印機(jī)引擎中的每個(gè)發(fā)光 器件的光輸出。由于在非單片集成設(shè)計(jì)中光通量難于控制，因此這可以是 有利的，并且每個(gè)打印點(diǎn)進(jìn)而可具有不同的暗度水平。使用單片集成的硅 CMOS控制電路和光電檢測(cè)器，可以精確控制每個(gè)發(fā)光器件以發(fā)射所需通 量的光子。雖然圖17的說(shuō)明顯示了發(fā)光器件和光電檢測(cè)器的一個(gè)說(shuō)明性的布 置，但其它的結(jié)構(gòu)也是可能的。而且，如果使用多個(gè)金屬化互連層(這可 適用于CMOS工藝)，則金屬互連層1702、 1705...1707可分別布置在發(fā)光器件1752、 1754...1756上。這種結(jié)構(gòu)可允許封裝密度增加，并且因此增 加發(fā)光器件陣列和/或光電檢測(cè)器矩陣的分辨率。應(yīng)理解，可改變具有發(fā)光器件的一維陣列的實(shí)施方案，從而包括發(fā) 光器件的區(qū)域(例如二維陣列)和/或光電檢測(cè)器陣列(例如，光電檢測(cè)器 的二維陣列)。這種系統(tǒng)可作為打印機(jī)區(qū)域和/或掃描儀區(qū)域，在此所述的 技術(shù)不限于此。圖18說(shuō)明根據(jù)一個(gè)實(shí)施方案的單片集成系統(tǒng)1800的頂視圖，該單 片集成系統(tǒng)1800包含與硅電子裝置單片集成的發(fā)光器件的二維陣列。單片 集成系統(tǒng)1800可如下制造使用初始多層晶片如多層晶片100，并JL良光 器件半導(dǎo)體結(jié)構(gòu)可在多層晶片100的單晶半導(dǎo)體層120上外延生長(zhǎng)。單片 集成系統(tǒng)1800可包括多個(gè)發(fā)光器件的行，每行包括多個(gè)發(fā)光器件。在圖 18說(shuō)明的實(shí)施方案中，第一行包括發(fā)光器件1852、 1854...1856。第二行包 括發(fā)光器件1862、 1864...1866。發(fā)光器件的其他行可連續(xù)布置，其中發(fā)光 器件的末行包括發(fā)光器件1872、 1874...和1876。單片集成系統(tǒng)1800可包括可電連接于發(fā)光器件陣列的硅電子裝置 1810和/或1811。硅電子裝置1810和/或1811可用作發(fā)光器件兩維陣列的 驅(qū)動(dòng)電路和/或多路復(fù)用尋址電路。在一個(gè)實(shí)施方案中，行互連1803、 1804...1805可用作電連接于發(fā)光器件的底部接觸的行互連?；ミB1806、 1807...和1808可用作電連接于發(fā)光器件的頂部接觸的列互連。應(yīng)該理解， 行和列互連可被絕緣層分隔以確保行和列互連沒(méi)有接觸。這種互連結(jié)構(gòu)可 提供二維陣列的發(fā)光器件的行和列尋址。與硅控和/或復(fù)合電路(例如硅電子裝置1810和/或1811)單片集成 的發(fā)光器件二維陣列可用作打印機(jī)區(qū)域和/或作為微型顯示器。發(fā)光器件二 維陣列的每個(gè)發(fā)光器件可用作微型顯示器和/或打印機(jī)區(qū)域中的像素。或 者，多個(gè)發(fā)光器件可與一個(gè)4象素關(guān)聯(lián)。在某些實(shí)施方案中，與一個(gè)像素關(guān) 聯(lián)的多個(gè)發(fā)光器件可發(fā)射不同波長(zhǎng)的光(例如紅色、綠色和藍(lán)色)。光學(xué) 系統(tǒng)可與微型顯示器相關(guān)聯(lián)并布置在發(fā)光器件上以放大微型顯示器的尺 寸，使得其可被人眼所觀察到。由于利用硅光刻工藝能制造非常小的發(fā)光 器件，因此以此方式可制it^低成本的顯示器。小的尺寸可涉及成本，由 于每單位面積的工藝和材料成本會(huì)是相對(duì)固定的，所以縮小顯示器可顯著 降低成本。對(duì)于極高亮度的應(yīng)用如投影顯示器，發(fā)光器件可包含表面發(fā)射 激光(例如垂直空腔表面發(fā)射激光器)。在另外的一些實(shí)施方案中，覆蓋區(qū)域的光電檢測(cè)器陣列(例如，形 成二維陣列)可以與覆蓋區(qū)域的發(fā)光器件(例如，形成二維陣列)相互分 散。因此，使用這樣的單片集成系統(tǒng)能實(shí)施區(qū)域印刷和掃描。能掃描整個(gè) 區(qū)域而無(wú)需移動(dòng)部件，并且能對(duì)全部區(qū)域或頁(yè)面實(shí)施印刷曝光(例如，如 果能將發(fā)光器件陣列制造得足夠大或使用光學(xué)系統(tǒng)進(jìn)行放大)。在其它的一些實(shí)施方案中，單片集成系統(tǒng)包括高分辨率的發(fā)光器件 陣列，其可用作可編程的光刻系統(tǒng)的曝光源。在這樣的系統(tǒng)中，可用光刻膠來(lái)涂敷將處理的晶片，并且可使用包含高分辨率發(fā)光器件陣列的單片集 成系統(tǒng)來(lái)啄光晶片。發(fā)光器件可由集成硅電子裝置驅(qū)動(dòng)，該集成硅電子裝 置可基于至少部分可編程的指令來(lái)激活發(fā)光器件?？删幊痰闹噶羁苫谙薅☉?yīng)該曝光的區(qū)域的掩 #格(mask files )來(lái)獲得，由此限定應(yīng)該激活的 發(fā)光器件。因此，這種單片系統(tǒng)可用作大-特征尺寸電子裝置的可編程"光 刻"系統(tǒng)，而^5l僅受到發(fā)光器件陣列(例如，二維陣列)的間距限制。例如， 由0.25微米的發(fā)光器件形成的發(fā)光器件陣列可用于實(shí)施柵極長(zhǎng)度大于或等 于約0.5微米的硅電路的光刻曝光。在其它的一些實(shí)施方案中，硅電子裝置與二維陣列發(fā)光器件的單片 集成能力允許制造硅微處理器，該硅微處理器與包含多個(gè)發(fā)光器件的微型 顯示器單片集成。微型顯示器可具有高的分辨率，因?yàn)槊總€(gè)發(fā)光器件可具 有J4Ui受限于所用光刻工藝的最小特征尺寸的尺寸。這種系統(tǒng)可用作具 有集成微型顯示器的芯片-上-計(jì)算機(jī)。圖19說(shuō)明單片集成系統(tǒng)1800的橫截面。橫截面1900說(shuō)明單片集成 系統(tǒng)1800的兩個(gè)發(fā)光器件1872和1874的橫截面。箭頭表示來(lái)自發(fā)光器件 的發(fā)光。該橫截面還說(shuō)明行互連1805和列互連(1806和1807)通過(guò)絕緣 層1885而電隔離。絕緣層1885可包^意適合的絕緣材料，包括但不限 于氧化硅、氮化珪和/或氧氮化珪。該橫截面還說(shuō)明了布置在金屬層1805 和珪層141之間的絕緣層1850。如在本發(fā)明中所述的其它實(shí)施方案中，互 連可包含一個(gè)或多個(gè)金屬層，在此所述的技術(shù)不限于此。圖20說(shuō)明根據(jù)一個(gè)實(shí)施方案的單片集成系統(tǒng)2000的頂視圖，該單 片集成系統(tǒng)2000包括發(fā)光器件陣列、光電檢測(cè)器陣列和硅電子裝置.可使 用多層初始晶片如多層晶片100制it單片集成系統(tǒng)2000，并且可在多層晶 片100的單晶硅層140上制造硅電子裝置和光電檢測(cè)器。如前所述，可通 過(guò)在單晶半導(dǎo)體層120上外延生長(zhǎng)異質(zhì)結(jié)構(gòu)層制逸t光器件陣列。44單片集成系統(tǒng)2000可包括像素陣列(例如，二維陣列)，其中每一 個(gè)像素可包含一個(gè)或多個(gè)發(fā)光器件和一個(gè)或多個(gè)光電檢測(cè)器。為了清楚， 在圖20中僅僅顯示了用于一個(gè)4象素的發(fā)光器件和互連，然而應(yīng)理解，可布 置任何數(shù)量的像素以形成像素陣列。在圖20所示的實(shí)施方案中，像素20卯 可包含發(fā)光器件2052-9，然而應(yīng)理解，在像素中可包含任意數(shù)量的發(fā)光器 件。在某些實(shí)施方案中，每個(gè)像素可包含具有不同發(fā)射波長(zhǎng)如紅色、綠色 和藍(lán)色的發(fā)射波長(zhǎng)的發(fā)光器件。像素20卯可還包含一個(gè)或多個(gè)光電檢測(cè)器 如光電檢測(cè)器2063?？商峁┯糜诎l(fā)光器件的行和列尋址互連以及用于光電 檢測(cè)器的行和列尋址互連，由此允許將任意一個(gè)發(fā)光器件和/或任意一個(gè)光 電檢測(cè)器可選擇性地電連接于珪電子裝置2010和/或2011。在系統(tǒng)2000的操作期間，每個(gè)像素內(nèi)部的光電檢測(cè)器可檢測(cè)由像素 內(nèi)部激活的一個(gè)或多個(gè)周圍發(fā)光器件所發(fā)射的至少一部分光。光電檢測(cè)器 可提供輸出信號(hào)，通過(guò)行和列尋址線路經(jīng)過(guò)硅電子裝置2010和/或2011可 接收該輸出信號(hào)。硅電子裝置2010和/或2011可使用光電檢測(cè)器信號(hào)來(lái)確 定發(fā)光器件是否正常運(yùn)行，和/或調(diào)節(jié)提供給一個(gè)或多個(gè)發(fā)光器件的驅(qū)動(dòng)功 率或激活每個(gè)像素內(nèi)部的冗余的備用發(fā)光器件。因此，如果像素內(nèi)部的發(fā) 光器件失效，可激活像素內(nèi)部冗余的發(fā)光器件以替代失效的發(fā)光器件。這 種系統(tǒng)可提供超靜定性并且因此延長(zhǎng)單片集成系統(tǒng)2000的壽命如前所 述，這種集成系統(tǒng)可用作打印機(jī)陣列和/或微型顯示器。微型顯示器可與硅 微處理器電子裝置單片集成，由此使得芯片上計(jì)算機(jī)成為可能。圖21說(shuō)明根據(jù)一個(gè)實(shí)施方案的包括至少一個(gè)硅光電檢測(cè)器和至少 一個(gè)非硅光電檢測(cè)器的單片集成系統(tǒng)2100的截面圖。使用初始多層晶片如 多層晶片100制造單片集成系統(tǒng)2100。在單晶珪層141上可形成至少一個(gè) 硅光電檢測(cè)器2150，使得>^基光電檢測(cè)器2150包括在單晶珪層141中形 成的有源區(qū)。單片集成系統(tǒng)2100可包括至少 一個(gè)包含有源區(qū)的非硅光電檢測(cè)器， 該有源區(qū)包含單晶半導(dǎo)體層222的至少一部分。通過(guò)在和弛豫硅具有不同 晶格常數(shù)的單晶半導(dǎo)體層120上外延生長(zhǎng)III-V族、鍺和/或硅-鍺層或其組 合，可形成光電檢測(cè)器2115。在某些實(shí)施方案中，非硅光電檢測(cè)器2115 包含具有III-V族材料層的有源區(qū)。在一個(gè)實(shí)施方案中，非-硅光電檢測(cè)器 包含具有鍺層和/或硅-鍺層的有源區(qū)。該非-硅光電檢測(cè)器可包含適當(dāng)?shù)膿?雜劑如p-n垂直的摻雜劑分布或p-i-n垂直的摻雜劑分布，這些分布可在層45220和222的外延生長(zhǎng)期間通過(guò)原位摻雜來(lái)形成。在一個(gè)實(shí)施方案中，非 硅光電檢測(cè)器是通過(guò)在層202中的具有橫向限定的區(qū)域注入p摻雜劑和/ 或n摻雜劑來(lái)形成的橫向光電檢測(cè)器。在包含垂直的非硅光電檢測(cè)器的實(shí) 施方案中，金屬填充的通孔2120可提供與形成光電檢測(cè)器2115的半導(dǎo)體 結(jié)構(gòu)底部區(qū)域的接觸?；蛘撸绻?硅光電檢測(cè)器是橫向的光電檢測(cè)器， 表面接觸可用于接觸光電檢測(cè)器的n-側(cè)和p-側(cè)區(qū)域二者。單片集成系統(tǒng)2100還可包括珪電子裝置2110，其可通過(guò)互連2152 接收來(lái)自硅光電檢測(cè)器2150的輸出信號(hào)和/或通過(guò)互連2112來(lái)自非珪光電 檢測(cè)器2115的輸出信號(hào)。根據(jù)預(yù)定應(yīng)用的需要，硅電子裝置2110可處理 所接收的信號(hào)并輸出信號(hào)。如前所述，硅電子裝置可包括可用于處理和/ 或數(shù)字性處理來(lái)從硅和/或非硅光電檢測(cè)器接收的信號(hào)的電子裝置(例如 CMOS,雙極晶體管)。在某些實(shí)施方案中，在多層晶片如多層晶片100上可以單片集成硅 和非硅光電檢測(cè)器的陣列。這種硅和非硅光電檢測(cè)器陣列可用于檢測(cè)在電 磁波鐠的不同波長(zhǎng)范圍內(nèi)的光。在一個(gè)實(shí)施方案中，硅光電檢測(cè)器可具有 與非硅光電檢測(cè)器有源區(qū)中的材料不同的帶隙，因此硅和非硅光電檢測(cè)器 將對(duì)不同的波長(zhǎng)區(qū)域敏感。在某些實(shí)施方案中，在多層晶片上制造的這種 單片集成系統(tǒng)可用于通過(guò)使用單片集成芯片在多波長(zhǎng)范圍內(nèi)提供成#>的 成像應(yīng)用(例如，照相機(jī)芯片)。圖22說(shuō)明根據(jù)一個(gè)實(shí)施方案的包含硅電子裝置和非硅電子裝置的 單片集成系統(tǒng)2200的截面圖。使用初始多層晶片如多層晶片100制造單片 集成系統(tǒng)2200?？稍趩尉Ч鑼?41上制造珪電子裝置2210?？稍趩尉О雽?dǎo) 體層222上制造非硅電子裝置2290。珪電子裝置2210可包括珪MOSFET 如NMOS、 PMOS和其組合，如硅CMOS。珪電子裝置2110可包括珪雙 極晶體管、硅二極管、電阻器、電容器和/或感應(yīng)器。非硅電子裝置22卯可包括III-V族HBT、 HEMT和/或MESFET。 非硅電子裝置22卯可包括鍺和/或珪-鍺基電子器件如鍺和/或硅省FET。 作為替代或另外地，非硅電子裝置可包括硅-HBT。硅電子設(shè)備2210和非 硅電子設(shè)備22卯可通過(guò)互連2215來(lái)互連。在某些實(shí)施方案中，互連2215 可以是用于接觸硅的金屬互連。這種互連與硅電子裝置和非硅電子裝置區(qū) 域均可兼容。在某些實(shí)施方案中，可用^A蓋層ilL菱蓋單晶半導(dǎo)體層222， 以有利于將晶片再次引入硅制造設(shè)備和/或接觸使用硅硅化金屬的非硅器件。如前在圖9的工藝說(shuō)明中所述，在實(shí)施硅電子裝置2210的前端處理 之后，可外延生長(zhǎng)非硅電子裝置材料222 (和220)。在層222 (和220) 的外延生長(zhǎng)之后，通過(guò)在層222的表面生長(zhǎng)硅覆蓋層可將晶片再次引入硅 制造設(shè)備，以有利于硅器件和/或非硅器件的后端處理。在這種后端處理期 間，可形成硅和非硅電子裝置之間的互連2215。可使用單片集成器件系統(tǒng)2200，從而能夠制造具有硅模擬和/或硅數(shù) 字電路的單片集成的III-V族模擬器件。這種器件集成可允許制造單片集 成通信電路，其中III-V族(例如，GaAs、 GaN )功率放大器和/或III-V 族模擬電路可與能夠提供數(shù)字處理能力和可用于改善III-V族器件性能的 硅電路單片集成。在某些實(shí)施方案中，通過(guò)補(bǔ)償III-V族器件之間的性能 變化，單片集成硅電路可改善III-V族器件的性能。III-V族器件的硅補(bǔ)償 可涉及使用珪邏輯電路以補(bǔ)償III-V族器件電性能的變化(variation)(例 如，其可能是由于器件之間的工藝變化導(dǎo)致的變化)。因此，能4吏用本發(fā)明中所述技術(shù)可制造單片集成通信芯片。在典型 RF(或光學(xué)系統(tǒng))中，III-V族器件可用作通信系統(tǒng)的前端，與電磁波相 互作用并且將模擬信號(hào)轉(zhuǎn)譯成數(shù)字信號(hào)。當(dāng)使用III-V族電路和器件時(shí)， 通常將單獨(dú)的芯片引入包含III-V族芯片和硅片的芯片組中。當(dāng)前，通常 使用單獨(dú)的制itl^設(shè)備來(lái)制造III-V族芯片。使用本發(fā)明中所述技術(shù)， III-V族HEMT、 HBT、雙級(jí)晶體管和/或MESFET能與硅CMOS技術(shù)單 片集成，由此使得單芯片通信技術(shù)方案成為可能。通過(guò)產(chǎn)生單芯片技術(shù)方 案，能降低使用的功率并可增加帶寬，因此提高了性能而同時(shí)降低了成本。 在某些實(shí)施方案中，能夠以和目前在III-V族器件制造:i殳備中相同的方式 來(lái)制造III-V族器件。在其它的一些實(shí)施方案中，當(dāng)將硅工藝引入硅制造 設(shè)備時(shí)，珪工藝可用于替代專業(yè)化的III-V族處理。單芯片技術(shù)方案使得芯片上移動(dòng)電話和/或芯片上計(jì)算機(jī)成為可能。 由于本發(fā)明中所述技術(shù)能夠使得在單芯片上單片集成功率放大器、III-V族收發(fā)器電路、微型顯示器和/或硅邏輯電路成為可能，因此可制造完全集成 的芯片上移動(dòng)電話和/或芯片上計(jì)算機(jī)。對(duì)于某些實(shí)施方案，對(duì)于低端應(yīng)用， 可以預(yù)期使用本發(fā)明中所述技術(shù)制造的芯片上移動(dòng)電話和/或芯片上計(jì)算機(jī)可能僅需要約$1-$10的制造費(fèi)用。本發(fā)明的應(yīng)用不限于所描述的或在附圖中i兌明的元件的結(jié)構(gòu)和布置細(xì)節(jié)。本發(fā)明能夠具有其它的實(shí)施方案并以各種方式實(shí)現(xiàn)或?qū)嵤?。而且，的?包含"、"包括"或"具有"、"含有"、"涉及"及其在本發(fā)明中的變體旨 在包含其后所列的事項(xiàng)和其等同物以及另外的事項(xiàng)。本發(fā)明中使用的術(shù)語(yǔ)"布置、處理(disposing)"旨在包括制造層、結(jié)構(gòu)或器件的任意方法。這 樣的方法可包含而不限于沉積(例如，外延生長(zhǎng)、化學(xué)氣相沉積、物理 沉積)和晶片接合。因此，已經(jīng)描述了本發(fā)明的至少一個(gè)實(shí)施方案的幾個(gè)方面，但M 理解本領(lǐng)域技術(shù)人員易于作出各種變更、改變和改進(jìn)。這樣的變更、改變 和改進(jìn)構(gòu)成本公開(kāi)的一部分，并且在本發(fā)明的精神和范圍內(nèi)。因此，上述 說(shuō)明和附圖僅僅是示例性的。48
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括硅襯底；布置在所述硅襯底上的第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體層具有與弛豫硅的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的絕緣層；布置在所述第一區(qū)域中的所述絕緣層上的單晶硅層；和布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的至少一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所述弛豫硅的晶格常數(shù)不同的晶格常數(shù)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層具有 與所述第一單晶層的組成不同的組成。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層布置 為與所述第 一單晶半導(dǎo)體層的所述至少 一部分接觸。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的上 表面與所述單晶硅層的上表面M本上共面的。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層包括 III-V族半導(dǎo)體層。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，還包括在所述III-V族半導(dǎo)體層 上布置的硅層。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中所i^層布置為與所述III-V 族半導(dǎo)體層接觸。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括扭豫硅層。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括應(yīng)變硅層。
10. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中所述絕緣層包括氧化物層。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中所述氧化物層包括氧化硅。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所i^襯底之上并 且在所述第 一單晶半導(dǎo)體層之下的第二絕緣層。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括至少兩個(gè)單晶半導(dǎo)體，所述至少兩個(gè)單晶半導(dǎo)體層彼此疊置并且具有彼此 不同且與他豫硅的晶格常數(shù)不同的晶格常數(shù)。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括鍺層和InP層。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括鍺層和GaN層。
16. 根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包含GaAs和InP層。
17. 根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包含GaAs層和GaN層。
18. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括 鍺層。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述鍺層之下的硅-鍺漸變層。
20. 根據(jù)權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述硅襯底之上和 所述鍺層之下的第二絕緣層。
21. 根據(jù)權(quán)利要求20所述的半導(dǎo)體結(jié)構(gòu)，其中所述鍺層布置為與所述第二 絕緣層接觸。
22. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述硅-鍺層之下的硅-鍺漸變層。
24. 根據(jù)權(quán)利要求22所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所i^襯底之上和 在所述硅-鍺層之下的第二絕緣層。
25. 根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅-鍺層布置為與所述 第二絕緣層接觸。
26. 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括 III-V族半導(dǎo)體層。
27. 根據(jù)權(quán)利要求26所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包括 GaN層。
28. 根據(jù)權(quán)利要求26所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包括 GaAs層。
29. 根據(jù)權(quán)利要求26所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述III-V族半導(dǎo)體層之下的鍺層。
30. 根據(jù)權(quán)利要求26所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述III-V族半導(dǎo)體層之下的硅-鍺層。
31. 根據(jù)權(quán)利要求26所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述III-V族半導(dǎo)體層之下的硅-鍺漸變層。
32. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅襯底具有至少150亳 米的直徑。
33. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所^襯底具有至少200毫 米的直徑。
34. —種形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括 提供硅襯底；在所述硅襯底上布置第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體層 具有與私M的晶格常數(shù)不同的晶格常數(shù)；在第一區(qū)域中的所述第一單晶半導(dǎo)體層上布置絕緣層；在所述第一區(qū)域中的所述絕緣層上布置單晶硅層；和在第二區(qū)域中的所述第一單晶半導(dǎo)體層的至少一部分上布置第二單晶 半導(dǎo)體層，其中在所述第一區(qū)域中不存在所述第二單晶半導(dǎo)體層，并且其中所述第二單晶半導(dǎo)體層具有與他豫硅的晶格常數(shù)不同的晶格常數(shù)。
35. 根據(jù)權(quán)利要求34所述的方法，其中所述第二單晶半導(dǎo)體層具有與所述 第一單晶層的組成不同的組成。
36. 根據(jù)權(quán)利要求34所述的方法，其中在所述絕緣層上布置所述單晶硅層 包括提供包括施主襯底和布置在基本全部所逸逸主襯底上的上覆單晶硅層 的施主晶片，其中所述上覆單晶硅層包含所述第一區(qū)域中的所述單晶硅 層；提供包括所i^襯底的處理晶片，所i^襯底具有布置在其上的所述 第一單晶半導(dǎo)體層；和晶片掩^所述施主晶片和所述處理晶片，其中在晶片M之后形成晶 片的M對(duì)，使得所述單晶硅層和所述第一單晶半導(dǎo)體層布置在所述硅村 底和所述施主襯底之間。
37. 根據(jù)權(quán)利要求36所述的方法，其中在所述第一單晶半導(dǎo)體層上布置所 述絕緣層包括在所述晶片M之前，在所述處理晶片的所述第一單晶半 導(dǎo)體層基本全部上布置上覆絕緣層。
38. 根據(jù)權(quán)利要求36所述的方法，其中在所述第一單晶半導(dǎo)體層上布置所 述絕緣層包括在所述晶片M之前，在所述施主晶片的所述上覆單晶硅 層基本全部上布置上覆絕緣層。
39. 根據(jù)權(quán)利要求37或38所述的方法，還包括在晶片M之后，除去 所述施主襯底以暴露所述上覆單晶珪層。
40. 根據(jù)權(quán)利要求39所述的方法，還包括通過(guò)除去所述第二區(qū)域中的所 述上覆單晶硅層的一部分和所述第二區(qū)域中的所述上覆絕緣層的一部分， 由此暴露所述第二區(qū)域中的所述第 一單晶半導(dǎo)體層，從而限定所述第二區(qū) 域。
41. 根據(jù)權(quán)利要求40所述的方法，其中在所述第二區(qū)域中的所述第一單晶 半導(dǎo)體層的所述至少一部分上布置所述第二單晶半導(dǎo)體層包括在所述第 二區(qū)域中的所述第一單晶半導(dǎo)體層的所述至少一部分上外延沉積所述第 二單晶半導(dǎo)體層。
42. 根據(jù)權(quán)利要求41所述的方法，其中所述第二單晶半導(dǎo)體層的上表面與 所述單晶硅層上表面是基本上共面的。
43. 根據(jù)權(quán)利要求41所述的方法，其中所述第二單晶半導(dǎo)體層包括III-V 族半導(dǎo)體層。
44. 根據(jù)權(quán)利要求43所述的方法，還包括在所述III-V族半導(dǎo)體層上沉積娃層o
45. —種半導(dǎo)體結(jié)構(gòu)，包括 硅襯底；布置在所述硅襯底上的第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體 層具有與弛豫法的晶格常數(shù)不同的晶格常數(shù)；布置在所述第 一 區(qū)域中的所述第 一單晶半導(dǎo)體層上的單晶硅層；和布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與弛 豫硅的晶格常數(shù)不同的晶格常數(shù)。
46. 4艮據(jù)權(quán)利要求45所述的結(jié)構(gòu)，還包括布置在所述單晶硅層和所述第一 單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的層。
47. 根據(jù)權(quán)利要求46所述的結(jié)構(gòu)，其中布置在所述單晶硅層和所述第一單 晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是非絕緣層。
48. 根據(jù)權(quán)利要求46所述的結(jié)構(gòu)，其中布置在所述單晶硅層和所述第一單 晶半導(dǎo)體層之間的在所述第一區(qū)域中的所述層是絕緣層。
49. 根據(jù)權(quán)利要求45所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的至少一部 分具有與所述第一單晶層的組成不同的組成。
50. —種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包括 珪襯底；布置在所述硅襯底上的第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體 層具有與弛豫硅的晶格常數(shù)不同的晶格常數(shù)；布置在第 一 區(qū)域中的所述第 一單晶半導(dǎo)體層上的絕緣層；布置在所述第一區(qū)域中的所述絕緣層上的單晶硅層；至少一個(gè)包括元件的砼基電子器件，所述元件包含至少一部分所述單 晶桂層;布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述他豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少 一個(gè)包括有源區(qū)的III-V族發(fā)光器件，所述有源區(qū)包含至少 一部 分所述第二單晶半導(dǎo)體層。
51. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層具有與所述 第一單晶層的組成不同的組成。
52. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，其中所述至少一個(gè)a電子器件包括金 屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
53. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，其中所述至少一個(gè)III-V族發(fā)光器件包 括發(fā)光二極管。
54. 才艮據(jù)權(quán)利要求50所述的結(jié)構(gòu)，其中所述至少一個(gè)III-V族發(fā)光器件包 括多個(gè)發(fā)光二極管。
55. 根據(jù)權(quán)利要求54所述的結(jié)構(gòu)，其中所述多個(gè)發(fā)光二極管布置為一維陣 列。
56. 根據(jù)權(quán)利要求54所述的結(jié)構(gòu)，其中所述多個(gè)發(fā)光二極管布置為二維陣 列。
57. 根據(jù)權(quán)利要求56所述的結(jié)構(gòu)，其中所述二維陣列覆蓋矩形區(qū)域。
58. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，還包括將至少一個(gè)珪基電子器件和所述 至少一個(gè)III-V族發(fā)光器件連接的電互連。
59. 根據(jù)權(quán)利要求58所述的結(jié)構(gòu)，其中所述至少一個(gè)硅基電子器件配置為 驅(qū)動(dòng)所述至少一個(gè)III-V ;^L光器件。
60. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，還包括至少一個(gè)包含有源區(qū)的珪基光電 檢測(cè)器，所述有源區(qū)包含至少一部分所述單晶硅層。
61. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，還包括布置在所述至少一個(gè)III-V^L 光器件和所述至少一個(gè)硅基光電檢測(cè)器之間的光學(xué)波導(dǎo)，所述光學(xué)波導(dǎo)配置為將由所述至少一個(gè)in-v發(fā)光器件發(fā)射的光引導(dǎo)至所述至少一個(gè)a光電檢測(cè)器。
62. 根據(jù)權(quán)利要求50所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層布置為與所 述第 一單晶半導(dǎo)體層的所述至少 一部分接觸。
63. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的上 表面與所述單晶硅層的上表面是基本上共面的。
64. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層包括 III-V族半導(dǎo)體層。
65. 根據(jù)權(quán)利要求64所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述III-V族半導(dǎo) 體層上的硅層，其中所述硅層布置為與所述III-V族半導(dǎo)體層接觸。
66. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括扭豫硅 層。
67. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括應(yīng)變硅 層。
68. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述硅襯底之上并且在所述第 一單晶半導(dǎo)體層之下的第二絕緣層。
69. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括 至少兩個(gè)單晶半導(dǎo)體，所述至少兩個(gè)單晶半導(dǎo)體彼此疊置并且具有彼此不 同且與他豫硅的晶格常數(shù)不同的晶格常數(shù)。
70. 根據(jù)權(quán)利要求69所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括鍺層和InP層。
71. 根據(jù)權(quán)利要求69所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括鍺層和GaN層。
72. 根據(jù)權(quán)利要求69所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括GaAs層和InP層。
73. 根據(jù)權(quán)利要求69所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體層 包括GaAs層和GaN層。
74. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括 鍺層。
75. 根據(jù)權(quán)利要求74所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述鍺層之下的硅-鍺漸變層。
76. 根據(jù)權(quán)利要求74所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述硅襯底之上并 且在所述鍺層之下的第二絕緣層。
77. 根據(jù)權(quán)利要求27所述的半導(dǎo)體結(jié)構(gòu)，其中所述鍺層布置為與所述第二 絕緣層接觸。
78. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括娃瞧錯(cuò)層o
79. 根據(jù)權(quán)利要求78所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 含布置在所ii^-鍺層之下的硅-鍺漸變層。
80. 根據(jù)權(quán)利要求78所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述硅襯底之上并且在所述硅-鍺層之下的第二絕緣層。
81. 根據(jù)權(quán)利要求80所述的半導(dǎo)體結(jié)構(gòu)，其中所i^-鍺層布置為與所述 第二絕緣層接觸。
82. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括 III-V族半導(dǎo)體層。
83. 根據(jù)權(quán)利要求82所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包括 GaN層。
84. 根據(jù)權(quán)利要求82所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包括 GjiAs層。
85. 根據(jù)權(quán)利要求82所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述III-V族半導(dǎo)體層之下的鍺層。
86. 根據(jù)權(quán)利要求82所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 包括布置在所述III-V族半導(dǎo)體層之下的硅-鍺層。
87. 根據(jù)權(quán)利要求82所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還包 括布置在所述III-V族半導(dǎo)體層之下的珪-鍺漸變層。
88. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅襯底具有至少150毫 米的直徑。
89. 根據(jù)權(quán)利要求50所述的半導(dǎo)體結(jié)構(gòu)，其中所^襯底具有至少200毫 米的直徑。
90. 一種形成單片集成半導(dǎo)體器件結(jié)構(gòu)的方法，所述方法包括 提供硅襯底；在所i^襯底上布置第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體層 具有與掩豫硅的晶格常數(shù)不同的晶格常數(shù)；在第 一 區(qū)域中的所述第 一單晶半導(dǎo)體層上布置絕緣層；在所述第一區(qū)域中的所述絕緣層上布置單晶珪層；形成至少一個(gè)包括元件的硅基電子器件，所^it件包含至少一部分所 述單晶珪層；在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的至少 一部分上布置第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所述 他泉法的晶格常數(shù)不同的晶格常數(shù)；和形成至少一個(gè)包括有源區(qū)的III-V氣良光器件，所述有源區(qū)包含至少 一部分所述第二單晶半導(dǎo)體層。
91. 一種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包含珪襯底；布置在所述硅襯底上的第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體層具有與弛豫硅的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的單晶硅層；至少一個(gè)包括元件的硅基電子器件，所述元件包含至少一部分所述單 晶娃層;布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少 一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述他豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少 一個(gè)包括有源區(qū)的ni-v波吏光器件，所述有源區(qū)包含至少 一部分所述第二單晶半導(dǎo)體層。
92. 根據(jù)權(quán)利要求91所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述單晶珪層和所 述第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的層。
93. 根據(jù)權(quán)利要求92所述的半導(dǎo)體結(jié)構(gòu)，其中布置在所述單晶硅層和所述 第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是非絕緣層。
94. 根據(jù)權(quán)利要求92所述的半導(dǎo)體結(jié)構(gòu)，其中布置在所述單晶硅層和所述 第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是絕緣層。
95. 根據(jù)權(quán)利要求91所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的至 少一部分具有與所述第一單晶層的組成不同的組成。
96. —種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包括 珪襯底；布置在所述硅襯底上的第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體 層具有與私泉法的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的絕緣層；布置在第一區(qū)域中的所述絕緣層上的單晶硅層；至少一個(gè)包括有源區(qū)的歧基光電檢測(cè)器，所述有源區(qū)包含至少一部分 所述單晶硅層；布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述他豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括有源區(qū)的非硅光電檢測(cè)器，所述有源區(qū)包含至少一部分所述第二單晶半導(dǎo)體層。
97. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層具有 與所述第一單晶層的組成不同的組成。
98. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，還包括至少一個(gè)包含元件的g 電子器件，所述元件包含至少一部分所述單晶硅層。
99. 根據(jù)權(quán)利要求98所述的結(jié)構(gòu)，其中所述至少一個(gè)硅基電子器件包括金 屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
100. 根據(jù)權(quán)利要求98所述的半導(dǎo)體結(jié)構(gòu)，還包括將所述至少一個(gè)珪基電子 器件與所述至少 一個(gè)硅基光電檢測(cè)器和所述至少 一個(gè)非硅光電檢測(cè)器連 接的電互連，使得所述至少一個(gè)砼基電子器件配置為接收來(lái)自所述至少一 個(gè)硅基光電檢測(cè)器和所述至少一個(gè)非硅光電檢測(cè)器的光檢測(cè)信號(hào)。
101. 根據(jù)權(quán)利要求96所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層布置為與 所述第 一單晶半導(dǎo)體層的所述至少 一部分接觸。
102. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的 上表面與所述單晶硅層的上表面U本上共面的。
103. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層包 括III-V族半導(dǎo)體層。
104. 根據(jù)權(quán)利要求103所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述III-V族半 導(dǎo)體層上的硅層。
105. 根據(jù)權(quán)利要求104所述的半導(dǎo)體結(jié)構(gòu)，其中所^:層布置為與所述 III-V族半導(dǎo)體層接觸。
106. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶珪層包括他M 層。
107. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶珪層包括應(yīng)變硅 層。
108. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所M襯底之上 并且在所述第 一單晶半導(dǎo)體層之下的笫二絕緣層。
109. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括至少兩個(gè)單晶半導(dǎo)體層，所述至少兩個(gè)單晶半導(dǎo)體層彼此疊置并且具有 彼此不同且與他豫硅的晶格常數(shù)不同的晶格常數(shù)。
110. 根據(jù)權(quán)利要求109所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包括鍺層和InP層。
111. 根據(jù)權(quán)利要求109所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包含鍺層和GaN層。
112. 根據(jù)權(quán)利要求109所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包含GaAs層和InP層。
113. 根據(jù)權(quán)利要求109所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包含GaAs層和GaN層。
114. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括錯(cuò)層。
115. 根據(jù)權(quán)利要求114所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述鍺層之下的硅-鍺漸變層。
116. 根據(jù)權(quán)利要求114所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所i^襯底之上 并且在所述鍺層之下的第二絕緣層。
117. 根據(jù)權(quán)利要求116所述的半導(dǎo)體結(jié)構(gòu)，其中所述鍺層布置為與所述第 二絕緣層接觸。
118. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括娃-錯(cuò)層o
119. 根據(jù)權(quán)利要求118所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述珪-鍺層之下的珪-鍺漸變層。
120. 根據(jù)權(quán)利要求118所述的半導(dǎo)體結(jié)構(gòu)，還包含布置在所i^襯底之上 并iL^所述硅-鍺層之下的第二絕緣層。
121. 根據(jù)權(quán)利要求120所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅-鍺層布置為與所 述第二絕緣層接觸。
122. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括III-V族半導(dǎo)體層。
123. 根據(jù)權(quán)利要求122所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包 括GaN層。
124. 根據(jù)權(quán)利要求122所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包 括GaAs層。
125. 根據(jù)權(quán)利要求122所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述III-V族半導(dǎo)體層之下的鍺層。
126. 根據(jù)權(quán)利要求122所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包含布置在所述III-V族半導(dǎo)體層之下的硅-鍺層。
127. 根據(jù)權(quán)利要求122所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述III-V族半導(dǎo)體層之下的硅-鍺漸變層。
128. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所i^襯底具有至少150 亳米的直徑。
129. 根據(jù)權(quán)利要求96所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅襯底具有至少200 亳米的直徑。
130. —種形成單片集成半導(dǎo)體器件結(jié)構(gòu)的方法，所述方法包括 提供硅襯底；在所i^襯底上布置第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體層 具有與艷豫硅的晶格常數(shù)不同的晶格常數(shù)；在第一區(qū)域中的所述第一單晶半導(dǎo)體層上布置絕緣層；在所述第一區(qū)域中的絕緣層上布置單晶硅層；形成至少 一個(gè)包括有源區(qū)的a光電檢測(cè)器，所述有源區(qū)包含至少一 部分所述單晶珪層；在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的至少 一部分上布置第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所述 弛豫眭的晶格常數(shù)不同的晶格常數(shù)；和形成至少 一個(gè)包括有源區(qū)的非硅光電檢測(cè)器，所述有源區(qū)包含至少一 部分所述第二單晶半導(dǎo)體層。
131. —種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包括 珪襯底；布置在所述硅襯底上的第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體 層具有與弛豫硅的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的單晶硅層；至少 一個(gè)包括有源區(qū)的;^基光電檢測(cè)器，所述有源區(qū)包含至少 一部分所述單晶硅層；布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少 一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述他豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少 一個(gè)包括有源區(qū)的非硅光電檢測(cè)器，所述有源區(qū)包含至少 一部分 所述第二單晶半導(dǎo)體層。
132. 根據(jù)權(quán)利要求131所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述單晶硅層和 所述第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的層。
133. 根據(jù)權(quán)利要求132所述的半導(dǎo)體結(jié)構(gòu)，其中布置在所述單晶硅層和所 述第 一單晶半導(dǎo)體層之間的在所述第一區(qū)域中的所述層是非絕緣層。
134. 根據(jù)權(quán)利要求132所述的半導(dǎo)體結(jié)構(gòu)，其中布置在所述單晶硅層和所 述第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是絕緣層。
135. 根據(jù)權(quán)利要求131所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的 至少 一部分具有與所述第 一單晶層的組成不同的組成。
136. —種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包括 珪襯底；布置在所述硅襯底上的第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體 層具有與弛泉法的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的絕緣層；布置在第一區(qū)域中的所述絕緣層上的單晶硅層；至少一個(gè)包括元件的歧基電子器件，所述元件包含至少一部分所述單 晶娃層;布置在第二區(qū)域中而不在所述第 一 區(qū)域中的所述第 一單晶半導(dǎo)體層的 至少 一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述私豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括元件的III-V族電子器件，所述元件包含至少一部分所 述第二單晶半導(dǎo)體層。
137. 根據(jù)權(quán)利要求136所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層具有與所 述第一單晶層的組成不同的組成。
138. 根據(jù)權(quán)利要求136所述的結(jié)構(gòu)，其中所述至少一個(gè)M電子器件包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
139. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)III-V族電 子器件包括III-V族高電子遷移率晶體管(HEMT)。
140. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)III-V族電 子器件包括III-V族異質(zhì)結(jié)雙極晶體管(HBT )。
141. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，還包括將所述至少一個(gè)硅基電 子器件和所述至少III-V族電子器件連接的電互連。
142. 根據(jù)權(quán)利要求136所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層布置為與 所述第 一單晶半導(dǎo)體層的所述至少 一部分接觸。
143. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的 上表面與所述單晶硅層的上表面是基本上共面的。
144. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層包 括III-V族半導(dǎo)體層。
145. 根據(jù)權(quán)利要求144所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所述III-V族半 導(dǎo)體層上的硅層。
146. 根據(jù)權(quán)利要求145所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅層布置為與所述 III-V族半導(dǎo)體層接觸。
147. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括弛^ 層。
148. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述單晶硅層包括應(yīng)變硅 層。
149. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所^襯底之上 并且在所述第 一單晶半導(dǎo)體層之下的第二絕緣層。
150. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括至少兩個(gè)單晶半導(dǎo)體層，所述兩個(gè)單晶半導(dǎo)體層彼此疊置并且具有彼此 不同且與弛l^的晶格常數(shù)不同的晶格常數(shù)。
151. 根據(jù)權(quán)利要求150所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包括鍺層和InP層。
152. 根據(jù)權(quán)利要求150所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包括鍺層和GaN層。
153. 根據(jù)權(quán)利要求150所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包括GaAs層和InP層。
154. 根據(jù)權(quán)利要求150所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少兩個(gè)單晶半導(dǎo)體 層包括GaAs層和GaN層。
155，根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括鍺層。
156. 根據(jù)權(quán)利要求155所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述鍺層之下的硅-鍺漸變層。
157. 根據(jù)權(quán)利要求155所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所^襯底之上 并且在所述鍺層之下的第二絕緣層。
158. 根據(jù)權(quán)利要求157所述的半導(dǎo)體結(jié)構(gòu)，其中所述鍺層布置為與所述第 二絕緣層接觸。
159. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包括桂-錯(cuò)層o
160. 根據(jù)權(quán)利要求159所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述硅-鍺層之下的硅-鍺漸變層。
161. 根據(jù)權(quán)利要求159所述的半導(dǎo)體結(jié)構(gòu)，還包括布置在所H^襯底之上 并且在所述硅-鍺層之下的第二絕緣層。
162. 根據(jù)權(quán)利要求161所述的半導(dǎo)體結(jié)構(gòu)，其中所^-鍺層布置為與所 述第二絕緣層接觸。
163. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層包 括III-V族半導(dǎo)體層。
164. 根據(jù)權(quán)利要求163所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包 括GaN層。
165. 根據(jù)權(quán)利要求163所述的半導(dǎo)體結(jié)構(gòu)，其中所述III-V族半導(dǎo)體層包 括GaAs層。
166. 根據(jù)權(quán)利要求163所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述III-V族半導(dǎo)體層之下的鍺層。
167. 根據(jù)權(quán)利要求163所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述III-V族半導(dǎo)體層之下的硅-鍺層。
168. 根據(jù)權(quán)利要求163所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一單晶半導(dǎo)體層還 包括布置在所述III-V族半導(dǎo)體層之下的硅-鍺漸變層。
169. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅村底具有至少150 亳米的直徑。
170. 根據(jù)權(quán)利要求136所述的半導(dǎo)體結(jié)構(gòu)，其中所述硅襯底具有至少200 亳米的直徑。
171. —種形成單片集成半導(dǎo)體器件結(jié)構(gòu)的方法，所述方法包括 提供硅襯底；在所i^襯底上布置第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體層 具有與他豫硅的晶格常數(shù)不同的晶格常數(shù)；在第一區(qū)域中的所述第一單晶半導(dǎo)體層上布置絕緣層；在所述第一區(qū)域中的所述絕緣層上布置單晶硅層；形成至少一個(gè)包括元件的歧基電子器件，所述元件包含至少一部分所 述單晶硅層；在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的至少 一部分上布置第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所述 他豫硅的晶格常數(shù)不同的晶格常數(shù)；和形成至少一個(gè)包括元件的III-V族電子器件，所述元件包含至少一部 分所述第二單晶半導(dǎo)體層。
172. —種單片集成的半導(dǎo)體器件結(jié)構(gòu)，包含-. 珪襯底；布置在所述硅襯底上的第 一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體 層具有與他M的晶格常數(shù)不同的晶格常數(shù)；布置在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的單晶硅層；至少一個(gè)包括元件的歧基電子器件，所述元件包含至少一部分所述單布置在第二區(qū)域中而不在所述第一區(qū)域中的所述第一單晶半導(dǎo)體層的 至少一部分上的第二單晶半導(dǎo)體層，其中所述第二單晶半導(dǎo)體層具有與所 述私豫硅的晶格常數(shù)不同的晶格常數(shù)；和至少一個(gè)包括元件的III-V族電子器件，所述元件包含至少一部分所述第二單晶半導(dǎo)體層。
173. 根據(jù)權(quán)利要求172所述的結(jié)構(gòu)，還包括布置在所述單晶珪層和所述第 一單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的層。
174. 根據(jù)權(quán)利要求173所述的結(jié)構(gòu)，其中布置在所述單晶硅層和所述第一 單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是非絕緣層。
175. 根據(jù)權(quán)利要求173所述的結(jié)構(gòu)，其中布置在所述單晶硅層和所述第一 單晶半導(dǎo)體層之間的在所述第 一 區(qū)域中的所述層是絕緣層。
176. 根據(jù)權(quán)利要求172所述的結(jié)構(gòu)，其中所述第二單晶半導(dǎo)體層的至少一 部分具有與所述第 一單晶層的組成不同的組成。
全文摘要
本發(fā)明提供了用于單片集成單晶硅和單晶的非硅材料以及器件的方法和結(jié)構(gòu)。在一個(gè)結(jié)構(gòu)中，一種半導(dǎo)體結(jié)構(gòu)包括硅襯底和布置在所述硅襯底上的第一單晶半導(dǎo)體層，其中所述第一單晶半導(dǎo)體層具有和弛豫硅的晶格常數(shù)不同的晶格常數(shù)。所述半導(dǎo)體結(jié)構(gòu)還包括不知在第一區(qū)域中的所述第一單晶半導(dǎo)體層上的絕緣層、布置在所述第一區(qū)域中的絕緣層上的單晶硅層以及布置在第二區(qū)域中而不在第一區(qū)域中的第一單晶半導(dǎo)體層的至少一部分上的第二單晶半導(dǎo)體層。該第二單晶半導(dǎo)體層具有和弛豫硅的晶格常數(shù)不同的晶格常數(shù)。
文檔編號(hào)H01L31/113GK101326646SQ200680046672
公開(kāi)日2008年12月17日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2005年11月1日
發(fā)明者尤金·A·菲茨杰拉德 申請(qǐng)人:麻省理工學(xué)院