專利名稱：形成間距倍增接點(diǎn)的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及集成電路制造、用于制造計算機(jī)存儲器的技術(shù)和遮蔽技術(shù)。
背景技術(shù)：
由于許多因素，包括現(xiàn)代電子器件中對增強(qiáng)的便攜性、計算能力、存儲器容量和能 效的需求，集成電路的大小正不斷減小。為促進(jìn)此大小的減小，研究延伸到減小集成電 路的組成元件的大小。所述組成元件的實(shí)例包括電容器、電接點(diǎn)、互連線和其它電裝置。 舉例來說，在例如動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、鐵 電式(FE)存儲器、電子可擦除可編程只讀存儲器(EEPROM)、快閃存儲器等的存儲器 電路或裝置中，減小元件尺寸的趨勢是顯然的。
舉例來說，與非(NAND)快閃存儲器芯片通常包含上百萬個稱為存儲器單元的相 同電路元件，其排列在具有相關(guān)聯(lián)的邏輯電路的多個陣列中。每一存儲器單元常規(guī)地存 儲一個位的信息，但是多層單元裝置可每單元存儲一個以上的位。在存儲器單元的最一 般形式中，存儲器單元通常由兩個電裝置組成存儲電容器和存取場效應(yīng)晶體管。每一 存儲器單元是可存儲一個位(二進(jìn)制數(shù)字)的數(shù)據(jù)的可尋址位置。可經(jīng)由所述晶體管將
一位寫入到單元，且通過從參考電極側(cè)感應(yīng)存儲電極上的電荷而讀取所述位。通過減小 組成電裝置、使其連接的導(dǎo)線和在其之間載運(yùn)電荷的導(dǎo)電接點(diǎn)的大小，可減小并入這些 元件的存儲器裝置的大小?？赏ㄟ^將更多存儲器單元配備在存儲器裝置中而增大存儲容 量和電路速度。
元件大小的持續(xù)減小對用于形成元件的技術(shù)提出日益增大的需求。舉例而言，通常 用光刻在襯底上圖案化元件?？墒褂瞄g距的概念來描述這些元件的大小。間距是兩個相 鄰元件中的相同點(diǎn)之間的距離。這些元件通常由鄰近元件之間的空間界定，所述空間可 由例如絕緣體的材料填充。結(jié)果，當(dāng)相鄰元件是重復(fù)或周期性圖案的一部分時(例如可 能在元件陣列中發(fā)生)，可將間距看作所述元件的寬度與使所述元件與相鄰元件隔開的空 間的寬度的和。
某些光阻材料僅回應(yīng)某些波長的光。可使用的一個常見波長范圍位于紫外線(UV) 范圍中。因為許多光阻材料選擇性地回應(yīng)特定波長，所以光刻技術(shù)每一者具有最小間距， 低于所述最小間距，特定光刻技術(shù)便不能可靠地形成元件。此最小間距通常由可用于所述技術(shù)的光的波長來決定。因此，光刻技術(shù)的最小間距可限制元件大小的減小。
間距倍增(或間距加倍或間距減小)可擴(kuò)展光刻技術(shù)的能力以允許形成更密集排列 的元件。在圖1A到IF中說明且在頒發(fā)給勞瑞(Lowrey)等人的第5,328,810號美國專 利中描述了此方法，所述專利的全部揭示內(nèi)容以引用方式并入本文中且構(gòu)成本說明書的 一部分。為方便起見，此處也將簡要概述所述方法。
參看圖1A，首先使用光刻在覆蓋消耗性材料層20和襯底30的光阻劑層中形成線10 的圖案。圖1中所示的層全部以橫截面示意性地展示。如圖1B中所示，接著通過蝕刻步 驟(優(yōu)選為各向異性的)將圖案轉(zhuǎn)移到層20而形成占位符或心軸40。如果所述蝕刻是 各向異性的，則心軸如圖所示具有近似垂直的側(cè)面。如圖1C中所示，可剝離光阻劑線 10且可各向同性地蝕刻心軸40以增大相鄰心軸40之間的距離?；蛘呖稍谵D(zhuǎn)移之前對抗 蝕劑執(zhí)行此各向同性蝕刻(或收縮步驟)。如圖1D中所示，隨后在心軸40上沉積間隔物 材料層50。接著通過以定向(或各向異性)間隔物蝕刻優(yōu)先從水平表面70和80蝕刻間 隔物材料而在心軸40的側(cè)面上形成間隔物60 (意即，從另一材料的側(cè)壁延伸或最初形 成為從另一材料的側(cè)壁延伸的材料)。在圖1E中展示這些間隔物。接著移除剩余心軸40， 在襯底30上僅留下間隔物60。如圖1F中所示，間隔物60—起充當(dāng)用于圖案化的掩膜。 因此，在給定間距原先包括界定一個元件和一個空間的圖案的情況下，相同寬度現(xiàn)在包 括由間隔物60界定的兩個元件和兩個空間。結(jié)果，通過此"間距倍增"技術(shù)有效減小使 用光刻技術(shù)可能實(shí)現(xiàn)的最小元件大小。
雖然在上述實(shí)例中間距實(shí)際上減半，但此間距的減小常規(guī)地稱為間距"加倍"，或更 一般而言稱為間距"倍增"。也就是說，以某一因數(shù)常規(guī)地"倍增"間距實(shí)際上涉及以此 因數(shù)減小間距。實(shí)際上，"間距倍增"通過減小間距而增大元件密度。因此間距具有至少 兩個含義重復(fù)圖案中的相同元件之間的線性間隔；和每段線性距離的元件的密度或數(shù) 目。本文中保留常規(guī)術(shù)語。
掩膜方案或電路設(shè)計的臨界尺寸(CD)是方案的最小元件尺寸或在所述設(shè)計或方案
中存在的最小元件的最小寬度的測量值。由于例如集成電路的不同部分中的臨界尺寸的 幾何復(fù)雜性和不同要求的因素，通常將并非把集成電路的所有元件間距倍增。此外，間 距倍增相對于常規(guī)光刻需要許多額外步驟，所述額外步驟可涉及相當(dāng)大的額外費(fèi)用。然 而，如果將集成電路的某些元件間距倍增，則如果與那些元件介接的連接元件未也間距 倍增，則將是不便的。因此，有利地，經(jīng)配置以彼此接觸的元件具有類似尺寸。此種類 似尺寸可允許集成電路上的更小或更多的有效操作單元，因而增大元件密度且減小芯片大小。
經(jīng)由絕緣材料形成接點(diǎn)以在下伏電路層與上覆電路層之間形成電連接的常規(guī)方法尚 不允許接點(diǎn)元件的密度匹配意圖由那些接點(diǎn)元件連接的元件的密度。因此，需要形成可 匹配意圖由那些接點(diǎn)元件連接的元件的密度的具有減小的尺寸的接點(diǎn)的方法，尤其在已 使用間距倍增以形成待連接的元件的情況下。
此外，需要減小集成電路的大小和增大計算機(jī)芯片上的電裝置陣列的可操作密度。 因此，存在對形成微小元件的改良方法、增大元件密度的改良方法、將生產(chǎn)更有效陣列 的方法和將提供更密集陣列而不損害元件分辨率的技術(shù)的需要。
發(fā)明內(nèi)容
在某些實(shí)施例中，揭示一種在集成電路中制造導(dǎo)電元件的方法。舉例來說，所述方 法可包括使用光刻在掩膜材料中形成多個線，所述線具有間距；在線上施加間隔物材 料；執(zhí)行間隔物蝕刻以產(chǎn)生具有相對于線減小的間距的間隔物圖案，所述間隔物沿著間 隔物軸延伸；向間隔物圖案施加具有開口的光刻掩膜圖案，所述開口具有與伸長的間隔 物軸交叉的伸長軸；蝕刻掉下伏層的未由掩膜圖案或間隔物圖案遮蔽的部分以在下伏層 中產(chǎn)生槽；用導(dǎo)電材料填充所述槽，以產(chǎn)生導(dǎo)電元件；和選擇性地移除遮蔽和間隔物材 料。
在某些實(shí)施例中，本發(fā)明包含一種形成電接點(diǎn)的方法。此種接點(diǎn)可通過提供由多層 遮蔽材料覆蓋的絕緣層而形成。接著可在遮蔽材料中形成一系列可選擇性界定的線，其 中所述線具有圖案。接著可使用間隔物材料對線執(zhí)行間距減小以形成間距減小的遮蔽線， 所述遮蔽線沿間隔物軸伸長。因此可由間距減小的空間隔開每一間距減小的遮蔽線。接 著可施加與遮蔽元件的一部分交叉的第二光阻劑圖案。所述第二圖案可具有窗口，所述 窗口留下未由光阻劑覆蓋的間距減小的遮蔽線和鄰近的間距減小的空間的多個部分。所 述窗口可具有不平行于間距減小的遮蔽線的伸長軸的伸長軸。接著可經(jīng)由(部分地由間
距減小的空間界定的)第三圖案蝕刻絕緣層，以在絕緣層中形成接觸通孔。接觸通孔可 由導(dǎo)電材料填充以形成電接點(diǎn)。
在某些實(shí)施例中，本發(fā)明包含一種形成集成電路的伸長通孔的方法。所述方法可包 括在下伏層上沉積至少一層遮蔽材料。所述方法還可包括使用常規(guī)光刻在遮蔽材料層中 形成第一組線。可形成間距減小的間隔物線，其沿平行于所述第一組線的軸伸長，且間 隔物線可產(chǎn)生第一圖案。也可使用常規(guī)光刻在覆蓋間距減小的線的層中形成第二圖案。 第二圖案可具有開口，且所述開口沿平行于間距減小的線的伸長軸的軸可具有第一寬度。此外，可不使用間距減小技術(shù)而界定所述第一寬度。接著，經(jīng)由由兩個圖案的重疊界定 的經(jīng)組合的圖案來蝕刻絕緣層以在下伏層中形成接觸通孔。
在某些實(shí)施例中，本發(fā)明包含一種制造集成電路的方法。所述方法可包括鋪設(shè)材料 以形成絕緣層、覆蓋所述絕緣層的臨時層和覆蓋所述臨時層的第一可選擇性界定的層。 可在所述層中形成對應(yīng)于第一可選擇性界定的層中的第一圖案的元件?？蓪⒌谝粓D案轉(zhuǎn) 移到臨時層，且可在臨時層中的元件的側(cè)壁上形成間隔物?？梢瞥R時層的元件且留下 對應(yīng)于第二圖案的間隔物。此外，可在間隔物上施加第二可選擇性界定的層，且可在第 二可選擇性界定的層中形成對應(yīng)于第三圖案的元件。接著，可在由第二和第三圖案中的 空間暴露的下伏層中蝕刻孔。在形成孔后，可將導(dǎo)電材料插入孔中，使得導(dǎo)電材料形成 電路元件，每一元件具有長度和寬度，其中所述寬度由第二圖案的分辨率決定，且所述 長度由所述第三圖案的分辨率決定。
在某些實(shí)施例中，本發(fā)明可包含一種計算機(jī)存儲器陣列，其包含 一系列晶體管； 覆蓋所述晶體管的一系列位線；和晶體管與位線之間的一系列接點(diǎn)。所述接點(diǎn)可在一個 尺寸上具有減小的間距且具有可由常規(guī)光刻界定的另一尺寸。
在某些實(shí)施例中，本發(fā)明可包含一種集成電路，其包含具有間距寬度的多個晶體
管；具有間距寬度的多個上覆數(shù)字線；和在晶體管與數(shù)字線之間垂直延伸的多個電接點(diǎn)，
所述接點(diǎn)可具有接近晶體管和數(shù)字線的間距寬度的間距寬度。
通過具體實(shí)施方式
和附圖將更好地理解本發(fā)明，附圖用以說明而不是限制本發(fā)明，
且其中
圖1A到1F為根據(jù)如上所述的現(xiàn)有技術(shù)間距倍增方法形成的掩膜線的示意性橫截面
側(cè)視圖。
圖2為使用交錯的接點(diǎn)以與間距倍增的晶體管陣列形成介接的集成電路的一部分的 示意性橫截面?zhèn)纫晥D。
圖3為展示交錯的接點(diǎn)的布局的沿圖2的集成電路的線3-3獲得的截面的示意性橫 截面平面圖。
圖4為用于形成集成電路的遮蔽和襯底層的示意性橫截面?zhèn)纫晥D。 圖5展示在光刻圖案化上覆抗蝕劑層之后的圖4的結(jié)構(gòu)。 圖6展示在受控各向同性抗蝕劑收縮步驟之后的圖5的結(jié)構(gòu)。 圖7展示在將圖案轉(zhuǎn)移到硬掩膜層之后的圖6的結(jié)構(gòu)。圖8展示在將圖案轉(zhuǎn)移到臨時層(例如，可移除硬掩膜層)之后的圖7的結(jié)構(gòu)。 圖9展示在毯式沉積間隔物材料之后的圖8的結(jié)構(gòu)。 圖IO展示在間隔物蝕刻之后的圖9的結(jié)構(gòu)。
圖ll展示在移除剩余臨時(例如，可移除硬掩膜)層、留下獨(dú)立式間隔物之后的圖 IO的結(jié)構(gòu)。
圖12為用以在形成間隔物之后形成集成電路的多層的示意性橫截面?zhèn)纫晥D。
圖13為沿圖12的部分形成的集成電路的線13-13獲得的示意性橫截面平面圖。
圖14A為在已施加掩膜之后的圖13的集成電路的示意性橫截面平面圖。
圖14B為沿圖14A的部分形成的集成電路的線14B-14B獲得的示意性橫截面?zhèn)纫晥D。
圖15展示在已形成接觸通孔之后的圖14B的結(jié)構(gòu)。
圖16展示在移除間隔物和上覆掩膜材料之后的圖15的結(jié)構(gòu)。
圖17展示在已使用接點(diǎn)材料填充接觸通孔之后的圖16的結(jié)構(gòu)。
圖18A展示在已蝕刻掉溢出接點(diǎn)材料、留下經(jīng)隔離的接點(diǎn)之后的圖17的結(jié)構(gòu)。
圖18B為沿圖18A的線18B-18B獲得的示意性橫截面平面圖。
圖19展示形成在由圖4到18B的工藝形成的接點(diǎn)之上且與其接觸的位線之后的圖 18A的結(jié)構(gòu)。
具體實(shí)施例方式
參看圖2，以橫截面展示集成電路的一部分。在下伏襯底層220中，元件222經(jīng)形 成而向上延伸。在某些實(shí)施例中，元件222逐漸變細(xì)，使得元件222在其上端具有的橫 截面比其在其底端具有的橫截面細(xì)。此逐漸變細(xì)的形狀可能是以橫向蝕刻分量進(jìn)行蝕刻 步驟的結(jié)果，原因在于元件的上部暴露于蝕刻化學(xué)物質(zhì)的時間周期比下部更長。元件222 在進(jìn)入和離開紙面的尺寸上有利地是較長的，使得元件222的臨界尺寸在X尺寸和Y尺 寸上是不同的。晶體管柱狀物(Transistor pillar)(未圖示)優(yōu)選突出于由其它位置處的 元件界定的隆起上。2004年12月13日申請且轉(zhuǎn)讓給微米有限公司(Micron, Inc.)的頒 發(fā)給海勒(Haller)的第11/010,752號美國專利申請案(代理人案號MICRON.288A;微 米參考號2003-1333)、 2004年9月2日申請且轉(zhuǎn)讓給微米有限公司的第10/934,621號美 國專利申請案(代理人案號MICRON.297A;微米參考號2003-1292)、和2004年9月1 日申請且轉(zhuǎn)讓給微米有限公司的第10/933,062號美國專利申請案(代理人案號 MICRON.299A;微米參考號2004-0398)提供用于在集成電路中配置晶體管柱狀物的示范性方法，所述專利申請案以引用方式并入本文中且構(gòu)成本說明書的一部分。此外，舉 例來說，在2004年8月19日申請且轉(zhuǎn)讓給微米有限公司的第10/922,583號美國專利申 請案(代理人案號MICR0N.2卯A;微米參考號2003-1476)中描述用于形成例如元件222 的元件的優(yōu)選方法，所述專利申請案的揭示內(nèi)容以引用方式并入本文中且構(gòu)成本說明書 的一部分。有利地，可使用如(例如)'752、 '621和'062申請案中揭示的使用硬掩膜間隔 物以增大元件密度且減小臨界尺寸的間距倍增工藝來形成元件222。
在某些實(shí)施例中，元件222可具有不同配置。舉例而言，與所說明的元件222的角 相比，元件可具有較不銳利地界定的角。此外，元件222的比例、形狀、間隔、高度、 寬度和輪廓可不問于圖2中的說明。元件222可包含一個或多個晶體管、二極管、電容 器、導(dǎo)線、或非(NOR)邏輯陣列、與非邏輯陣列、柵極、源極、漏極、到上述任一者 的接點(diǎn)等的部分。在某些實(shí)施例中，元件222是由包含半導(dǎo)電材料的襯底材料形成。舉 例而言，所述半導(dǎo)電材料可為硅、硅鍺化合物或III-V材料。在所說明的實(shí)施例中，元件 222由硅形成且界定存儲器陣列的晶體管的有效區(qū)域。
此外，元件222優(yōu)選在其上端具有小于120納米(nm)的寬度223。更優(yōu)選地，寬 度223可小于70nm。更優(yōu)選地，寬度223可為約60 nm。將來，寬度223可為約50nm 或小于50 nm。
元件222由優(yōu)選由絕緣材料填充的溝槽224隔開。所述溝槽224可使用淺溝槽形成 技術(shù)而形成。在上文并入本文中的'752、 '621和'062申請案中描述用于形成溝槽224的優(yōu) 選方法。垂直于所說明的溝槽224的額外的更淺溝槽可沿有效區(qū)域的脊或元件222在不 同晶體管之間提供隔開。
在優(yōu)選實(shí)施例中，溝槽224以二氧化硅的形式來填充。此外，溝槽224優(yōu)選在其上 端具有小于120nm的寬度225。更優(yōu)選地，寬度225小于70nm，且由間距倍增來界定。 甚至更優(yōu)選的是，寬度225可為約50nm或小于50nm。通常，如上所述，溝槽寬度225 將大于元件寬度223，這是因為蝕刻工藝對元件222的影響。優(yōu)選地，寬度225與填充 溝槽224的材料經(jīng)共同設(shè)計以阻止元件222之間的電相互作用。
如本說明書中所使用，術(shù)語"圖案"可指代陣列或一系列形狀，如果從上方觀察， 則形狀在表面上將是可見的。圖案可指代對應(yīng)于形成于一個或多個層中的元件的橫截面 或陰影的形狀的集合。圖案通常并非元件本身，而是對應(yīng)于元件的大小和排列的設(shè)計。 圖案可由來源于多個上覆層或并排層的圖案的組合來界定。圖案可起源于一個例如光可 界定層的層中，且接著轉(zhuǎn)移到例如臨時層或硬掩膜層的另一層。據(jù)稱，圖案轉(zhuǎn)移到下層，即使(例如，通過以上說明的元件收縮步驟)改變元件大小和間隔時也如此。相反，新 圖案由間距倍增來界定，借此第二圖案中的兩個元件替代第一圖案的一個元件。
一個層中的圖案可來源于另一先前層或上覆層中的一個或一個以上圖案。可認(rèn)為一 個圖案來源于另一圖案，即使所得層中的元件并不完全類似于產(chǎn)生原圖案的那些元件時 也如此。
形成于特定層中的元件的排列可產(chǎn)生圖案。陣列也可產(chǎn)生圖案。陣列是形成于重復(fù) 圖案中的電組件或元件的集合，所述陣列可橫跨集成電路的多個層。如上所述，多個單 元可形成與非快閃存儲器電路的存儲器陣列或(例如)邏輯陣列。
進(jìn)一步參看圖2，上覆層級240覆蓋(下文論述的)層級230和層級220。有利地， 層級240可具有小于0.65 pm的厚度241 。層級240可具有在50 nm與200 nm之間的厚 度241。在某些實(shí)施例中，層級240具有約150nm的厚度241。
上覆層級240包括導(dǎo)線242。在某些實(shí)施例中，如圖所示，所述線242具有矩形橫 截面。有利地，線242在延伸入和延伸出頁面的尺寸上是較長的，使得線242的臨界尺 寸可根據(jù)所示的橫截面決定。有利地，線242可使用間距倍增工藝形成，所述間距倍增 工藝使用硬掩膜間隔物以增大線密度且減小臨界尺寸。在某些實(shí)施例中，線242可具有 不同配置。舉例而言，線可具有與所說明的線242的角相比界定得較不銳利的角。此外， 線242的比例、形狀、間隔、高度、寬度和輪廓可不同于圖2中的說明。在某些實(shí)施例 中，線242是由金屬形成。舉例而言，導(dǎo)電材料可為銅、鋁、銅或鋁的導(dǎo)電合金等。在 優(yōu)選實(shí)施例中，線242是存儲器陣列的數(shù)字線或位線。在優(yōu)選實(shí)施例中，線242是與非 快閃存儲器或DRAM陣列的一部分。
此外，線242優(yōu)選具有小于120 nm的寬度243且是由間距倍增界定的。更優(yōu)選的是， 寬度243可小于70nm。甚至更優(yōu)選的是，寬度243可為約50 nm或小于50 nm。
線242由優(yōu)選由絕緣材料填充的間隙244隔開，所述絕緣材料可為(例如)低k電 介質(zhì)。舉例而言，間隙244可由介電材料填充。在常規(guī)金屬化中，首先形成線242且在 后續(xù)步驟中填充間隙244，然而，在波紋金屬化(damascene metallization)中，首先在絕 緣體中的溝槽之間界定間隙244，且填充溝槽以界定線242。在任一情況下，可使用間距 倍增而形成層級240中的圖案。因此，間隙244優(yōu)選具有小于120nm的寬度245。更優(yōu) 選的是，寬度245可小于70nm。甚至更優(yōu)選的是，寬度245可為約50 nm。優(yōu)選地，寬 度245與界定或填充間隙244的材料經(jīng)共同設(shè)計，以阻止線244之間的電相互作用。
進(jìn)一步參看圖2，中間層級230位于下伏襯底層級220與上覆層級240之間。有利地，中間層級230可具有小于1 pm的厚度231。在優(yōu)選實(shí)施例中，層230具有在約0.50 pm到約0.65 nm的范圍內(nèi)的厚度231。
中間層230包含接點(diǎn)232和絕緣材料234。絕緣體234有時稱為"層級間電介質(zhì)" 或ILD。 ILD通常用于使下伏元件(例如晶體管的源極區(qū)域或元件222)與上覆導(dǎo)電元件 (例如位線或線242)隔開。形成穿過ILD而延伸的接點(diǎn)，所述接點(diǎn)使特定下伏元件與特 定上覆導(dǎo)電元件連接。術(shù)語"層級間介電質(zhì)"可意謂ILD自身并非一個層級而僅位于兩 個導(dǎo)電層級之間。然而，為方便起見，本揭示內(nèi)容將中間層級230稱為"層級"。
在某些實(shí)施例中，接點(diǎn)232逐漸變細(xì)，使得接點(diǎn)232在其下端具有的橫截面比元件 232在其上端具有的橫截面細(xì)。此逐漸變細(xì)的形狀可由干式蝕刻工藝產(chǎn)生，其中將ILD234 的上部暴露于蝕刻劑的時間周期比下部更長，從而有利地提供用于上覆線242的較寬定 位區(qū)域，同時在下端保持較窄寬度以避免因未對準(zhǔn)而接觸無關(guān)結(jié)構(gòu)。
在圖2中，已使用常規(guī)光刻界定接點(diǎn)232。己使接點(diǎn)232交錯(見圖3)，因為接點(diǎn) 232的間距寬度不同于元件222的間距寬度。因此，由常規(guī)光刻形成的接點(diǎn)可用于接觸 間距倍增的元件。因為如上所述的可由蝕刻步驟產(chǎn)生的錐體效應(yīng)且因為常規(guī)光刻允許一 個掩膜界定元件的兩個尺寸，因此可實(shí)現(xiàn)這種效果。這些效應(yīng)與經(jīng)交錯的幾何結(jié)構(gòu)(使 不同的兩組或兩群元件相對于彼此偏移)相結(jié)合允許接點(diǎn)232提供適當(dāng)接觸而不會短路。 (圖3說明交錯的幾何結(jié)構(gòu))。在圖2的橫截面中，并非所有五個元件222鄰接對應(yīng)接點(diǎn) 232。實(shí)際上，因為接點(diǎn)232被間隔得如此寬，以致接點(diǎn)232僅接觸五個所說明的元件 222中的三者。如圖3所說明，剩余兩個元件222由接點(diǎn)232接觸，如果以不同平面而 獲得橫截面，則所述接點(diǎn)232將是可見的。
接點(diǎn)232可具有不同配置。舉例而言，與所說明的接點(diǎn)232的角相比，元件可具有 較不銳利地界定的角。此外，接點(diǎn)232的比例、形狀、間隔、高度、寬度和輪廓可不同 于圖2中的說明。接點(diǎn)232可由(例如)多晶硅、金屬或多晶硅與金屬或金屬硅化物的 組合形成。
此外，接點(diǎn)232在其下端具有小于120nm的寬度233。優(yōu)選地，所述寬度233對應(yīng) 于元件222的寬度223 (即約50 nm)。因此，如所說明的，當(dāng)接點(diǎn)232與元件222對準(zhǔn) 時，其寬度在其彼此接觸的位置是相同的，而不管元件222經(jīng)間距倍增且接點(diǎn)232由常 規(guī)光刻界定的事實(shí)。
接點(diǎn)232每一者在其上端具有約70 nm的寬度237。因此寬度237并非大得以至于 接觸線242中的一者以上。然而，接點(diǎn)232比線242寬，使得即使當(dāng)完全對準(zhǔn)時，接點(diǎn)232在靠近層級230與層級240之間的界面的任一側(cè)上延伸超出線242約10nm。當(dāng)接點(diǎn) 232比例如線242 (如此處所示)的線更寬時，難以排列接點(diǎn)以便與每一線242和元件 222介接。如果(例如)向所說明的配置再添加兩個接點(diǎn)232 (因而在剩余兩個線242與 元件222之間建立電接觸)，則那些接點(diǎn)將存在與現(xiàn)有接點(diǎn)232的較寬部分重疊的風(fēng)險。 因此，如所說明的，未經(jīng)間距倍增的一系列接點(diǎn)232僅可接觸每隔一個的間距倍增的下 伏元件。
一種可允許每一線242使用接點(diǎn)232接觸對應(yīng)元件222的方法是使接點(diǎn)232交錯。 圖3說明此經(jīng)交錯的接點(diǎn)配置。圖3說明沿如圖2中所示的靠近層級230的頂部的平面 獲得的接點(diǎn)232的橫截面。使用虛線展示元件222以指示其隱藏于絕緣材料234下方。 也隱藏于絕緣材料234下方的是與元件222交替的溝槽224。在所說明的排列中，接點(diǎn) 232的臨界尺寸中的寬度237比其非臨界尺寸中的長度339短。或者，由常規(guī)光刻形成 的接點(diǎn)也可是圓形且在其經(jīng)適當(dāng)交錯且對準(zhǔn)時仍適當(dāng)?shù)仄鹱饔?。圖3展示如何使接點(diǎn)232 交錯以便接觸鄰近下伏元件222。此是因為上部接點(diǎn)寬度237比下伏元件寬度223寬， 如圖所示。
使用經(jīng)由常規(guī)光刻技術(shù)形成的經(jīng)交錯的接點(diǎn)的一個劣勢是集成電路中的此配置需要 大量空間。如圖3展示，使接點(diǎn)232交錯會減小與接點(diǎn)經(jīng)設(shè)計而與之連接的元件和線相 比的接點(diǎn)密度。因此，在圖3中，接點(diǎn)232接觸下伏元件222所需的空間大于接點(diǎn)232 無須交錯時將需要的空間。確切地說，雖然集成電路專用于接點(diǎn)232的區(qū)域可具有近似 于接點(diǎn)232的長度339的尺寸，但接點(diǎn)交錯要求此尺寸近似于單個接點(diǎn)232的長度339 的兩倍。因為集成電路通常具有含有多個接點(diǎn)的多個區(qū)域，所以交錯的接點(diǎn)在減小元件 密度或增大集成電路的電路小片面積時可具有巨大的累積效應(yīng)。
參看圖4，提供部分形成的集成電路100。在各種遮蔽層120到150下方提供襯底110。 如下文所論述，將蝕刻所述層120到150以形成用于圖案化襯底110以形成各種元件的 掩膜。
覆蓋襯底110的層120到150的材料優(yōu)選基于本文中所論述的各種圖案形成和圖案 轉(zhuǎn)移步驟的化學(xué)物質(zhì)和工藝條件的考慮而選擇。因為在最上方可選擇地界定的層120 (其 優(yōu)選可由光刻工藝界定)與襯底110之間的層優(yōu)選將作用以將來源于所述可選擇地界定 的層120的圖案轉(zhuǎn)移到襯底IIO，所以可選擇地界定的層120與襯底IIO之間的層優(yōu)選經(jīng) 選擇使得其相對于其它經(jīng)暴露的材料可被選擇性地蝕刻。當(dāng)一種材料的蝕刻速率大于周 圍(例如下伏或上覆)材料的蝕刻速率至少約5倍、優(yōu)選約IO倍且最優(yōu)選至少約40倍時，認(rèn)為此材料被選擇性地或優(yōu)先地蝕刻。
在所說明的實(shí)施例中，可選擇地界定的層120覆蓋第一硬掩膜或蝕刻終止層130， 層130覆蓋臨時層140,層140覆蓋第二硬掩膜或蝕刻終止層150,層150覆蓋待經(jīng)由掩 膜處理(例如蝕刻)的襯底110。視需要，用于處理襯底IIO的掩膜可形成于第二硬掩膜 層150中。對于所說明的實(shí)施例而言，襯底110包括用于形成接點(diǎn)的上部層級間介電(ILD) 層，且也可包括上部蝕刻終止層或化學(xué)機(jī)械研磨(CMP)終止層。然而，在所說明的實(shí) 施例中，硬掩膜150可在回蝕導(dǎo)電填充物期間充當(dāng)CMP終止物。
在轉(zhuǎn)移圖案的常用方法中，掩膜和下伏襯底均暴露于蝕刻劑，所述蝕刻劑優(yōu)先蝕刻 掉襯底材料。然而，蝕刻劑也損耗掩膜材料(盡管是以較低速率)。因此，在轉(zhuǎn)移圖案過 程中，在圖案轉(zhuǎn)移完成之前，掩膜可被蝕刻劑損耗。在襯底110包含待蝕刻的多個不同 材料的情況下，將加劇這些困難。在這種情況下，可使用額外掩膜層(未圖示)或更具 有選擇性的材料以防止在圖案轉(zhuǎn)移完成之前損耗掩膜圖案。
因為基于化學(xué)物質(zhì)和工藝條件的要求來選擇各層，所以在某些實(shí)施例中可省略一個 或一個以上層。舉例而言，在其中襯底110相對簡單(例如襯底110是單層材料的情況 下且蝕刻深度是中等深度的情況下)的實(shí)施例中，可省略額外掩膜層(未圖示)。在此種 情況下，第二硬掩膜層150可為用于將圖案轉(zhuǎn)移到襯底110的足夠的掩膜。在所說明的 實(shí)施例中，掩膜層150有利地起保護(hù)作用，在上覆層的蝕刻期間防止下伏層受到有害的 降解。類似地，對于尤其簡單的襯底110而言，可省略例如第二硬掩膜層150自身的各 種其它層，且上覆掩膜層可足以用于所要的圖案轉(zhuǎn)移。較高數(shù)目的掩膜層有助于將圖案 轉(zhuǎn)移到難以蝕刻的襯底，例如包含多個材料或多層材料的襯底或用于形成小且縱橫比較 高的元件的襯底。
參看圖4,可選擇地界定的層120優(yōu)選由光阻劑(包括此項技術(shù)中已知的任一光阻 劑)形成。舉例而言，光阻劑可為與13.7納米(nm)、 157 nm、 193 nm、 248 nm或365 nm 波長系統(tǒng)、193nm波長浸沒系統(tǒng)或電子束光刻系統(tǒng)相容的任一光阻劑。優(yōu)選光阻材料的 實(shí)例包括氟化氬(ArF)敏感光阻劑(意即，適用于ArF光源的光阻劑)和氟化氪(KrF) 敏感光阻劑(意即，適用于KrF光源的光阻劑)。ArF光阻劑優(yōu)選用于利用相對較短波長 的光(例如193 nm)的光刻系統(tǒng)。KrF光阻劑優(yōu)選用于較長波長的光刻系統(tǒng)(例如248 nm 系統(tǒng))。在其它實(shí)施例中，層120和任一后續(xù)抗蝕劑層可由可通過納米壓印光刻來圖案化 的抗蝕劑形成，例如通過使用模具或機(jī)械力來圖案化抗蝕劑。
光阻劑通常通過經(jīng)由主掩膜暴露于輻射且接著顯影而圖案化。在負(fù)光阻劑的情況下，輻射(例如光)集中于待保留的光阻劑部分上，例如集中于待形成線(例如線124 (見 圖5))的區(qū)域上。通常，輻射激活感光化合物(例如光致酸產(chǎn)生劑(PAG))，其(例如) 通過導(dǎo)致光阻劑聚合而降低光阻劑的溶解度。可使用包括正光阻劑或負(fù)光阻劑的任一可 界定的材料來應(yīng)用優(yōu)選實(shí)施例。
第一硬掩膜層130的材料優(yōu)選包含無機(jī)材料，且示范性材料包括二氧化硅(Si02)、 硅或例如富含硅的氮氧化硅的介電抗反射涂層(DARC)。在所說明的實(shí)施例中，第一硬 掩膜層130是介電抗反射涂層(DARC)。因此，硬掩膜層130在光刻期間可用作中間硬 掩膜且用以減小反射。臨時層140優(yōu)選由非晶碳形成，其提供相對于優(yōu)選硬掩膜材料非 常高的蝕刻選擇性。更優(yōu)選的是，非晶碳呈透明碳的形式，其對光高度透明且其通過對 用于光對準(zhǔn)的波長的光透明而提供此對準(zhǔn)的進(jìn)一步的提高。用于形成高度透明碳的沉積 技術(shù)可在A.赫爾姆伯德(A. Helmbold)、D.曼斯勒(D. Meissner)的《固體薄膜》(Thin Solid Films)的283 (1996) 196-203中找到，其全部揭示內(nèi)容以引用方式并入本文中且構(gòu)成 本說明書的一部分。
對于第一硬掩膜層130使用DARC材料尤其有利于形成具有接近光刻技術(shù)的分辨率 限度的間距的圖案。DARC可通過將光反射減到最小而增強(qiáng)分辨率，因而增大光刻可用 以界定圖案邊緣的精度。視需要，除第一硬掩膜層130外或替代第一硬掩膜層130,可 類似地使用有機(jī)底部抗反射涂層(BARC)(未圖示)以控制光反射。在第一硬掩膜層130 與層120之間可添加可選的旋涂式抗反射涂層。
第二硬掩膜層150優(yōu)選包含介電抗反射涂層(DARC)(例如氮氧化硅)、硅或氧化鋁 (A1203)。此外，類似于臨時層140,由于非晶碳相對于許多材料的優(yōu)良的蝕刻選擇性， 額外掩膜層(未圖示)優(yōu)選由非晶碳形成。
除了為各層選擇適當(dāng)材料外，層120到150的厚度優(yōu)選根據(jù)與本文中所述的蝕刻化 學(xué)物質(zhì)和工藝條件的相容性來選擇。舉例而言，當(dāng)通過選擇性地蝕刻下伏層而將圖案從 上覆層轉(zhuǎn)移到下伏層時，在某種程度上移除來自兩個層的材料。因此，上層優(yōu)選是足夠 厚的，使得其在圖案轉(zhuǎn)移過程中未被損耗。硬掩膜層有利地是薄的，使得其轉(zhuǎn)移或移除 可為短暫的，從而使周圍材料經(jīng)受較小損耗。
在所說明的實(shí)施例中，可選擇地界定的層120是厚度優(yōu)選在約50到300 nm之間且 更優(yōu)選在約200到250 nm之間的光可界定的層。第一硬掩膜層130的厚度優(yōu)選在約10 到50 nm之間且更優(yōu)選在約15到30nm之間。臨時層140的厚度優(yōu)選在約100到200 nm 之間且更優(yōu)選在約100到150 nm之間。視相對于下伏層的選擇性而定，第二硬掩膜層150的厚度優(yōu)選在約20到80 nm之間且更優(yōu)選約50 nm。
可由所屬領(lǐng)域的技術(shù)人員已知的各種方法形成本文中所論述的各層。舉例而言，例 如化學(xué)氣相沉積的各種氣相沉積工藝可用于形成硬掩膜層。優(yōu)選地，使用低溫化學(xué)氣相 沉積工藝在掩膜層上沉積硬掩膜層或任何其它材料(例如間隔物材料)，其中所述掩膜層 由非晶硅形成。此種低溫沉積工藝有利地防止非晶碳層的化學(xué)或物理破裂?？墒褂眯?式涂覆工藝來形成光可界定的層。此外，可使用烴化合物或此種化合物的混合物作為碳 的前驅(qū)體通過化學(xué)氣相沉積來形成非晶碳層。示范性前驅(qū)體包括丙烯、丙炔、丙烷、丁 烷、丁烯、丁二烯和乙炔。在2003年6月3日頒發(fā)給費(fèi)爾貝恩(Fairbairn)等人的第6,573,030 Bl號美國專利中描述了一種用于形成非晶碳層的適當(dāng)方法，所述專利的全部揭示內(nèi)容以 引用方式并入本文中且構(gòu)成本說明書的一部分。此外，可摻雜非晶碳。在尹(Yin)等人 的第10/652,174號美國專利申請案中描述了一種用于形成經(jīng)摻雜的非晶碳的適當(dāng)方法， 所述申請案的全部揭示內(nèi)容以引用方式并入本文中且構(gòu)成本說明書的一部分。
如上所述，在所說明的實(shí)施例中，形成由多層遮蔽材料覆蓋的絕緣層。襯底110包 括所述絕緣層，且掩膜層120到150形成于所述絕緣層上。在某些實(shí)施例中，層150可 為主掩膜層，層140可為臨時層，且層120可為光阻劑層。在所說明的實(shí)施例中，層150 是蝕刻終止層或CMP終止層。
在根據(jù)優(yōu)選實(shí)施例且參看圖4到11的方法的第一階段中，通過間距倍增形成間隔物 圖案。
參看圖5，包含由可界定的材料元件124定界的空間122的圖案形成于可界定層120 中。所述空間122可由(例如)光刻形成，其中，可選擇界定層120經(jīng)由主掩膜暴露于 輻射且接著顯影。在顯影后，剩余可界定材料(所說明的實(shí)施例中的光阻劑)形成例如 所說明的線124 (以橫截面來展示)等掩膜元件。
所得線124的間距等于線124的寬度與相鄰空間122的寬度的和。為了將使用線124 和空間122的此圖案形成的元件的臨界尺寸減到最小，間距優(yōu)選處于或接近用于圖案化 可界定層120的光刻技術(shù)的極限。舉例而言，對于利用248 nm光的光刻而言，線124的 間距可為約100nm。因此，間距可處于光刻技術(shù)的最小間距，且以下論述的間隔物圖案 可有利地具有低于光刻技術(shù)的最小間距的間距。
如圖5所說明，預(yù)備步驟可包含形成一系列的光阻劑線。因此，光刻可用于在掩膜 材料中形成多個線。常規(guī)光刻可形成間距不小于可由光子界定的間距的線。然而，后續(xù) 間距倍增將形成間距小于可由常規(guī)光刻界定的間距的線。如圖6中所示，視需要可首先將空間122擴(kuò)大或縮小到所要尺寸。舉例而言，可通 過蝕刻光阻劑線124來擴(kuò)大空間122以形成經(jīng)修改的空間122a和線124a。優(yōu)選使用例如 硫氧化物等離子(例如包含S02、 02、 N2和Ar的等離子)的各向同性蝕刻來蝕刻光阻劑 線124。如果使用"各向同性"蝕刻，則蝕刻從所有方向降解已暴露的表面。因此，與 在圖6中己示意性描繪的情況相比，線124a的角實(shí)際上可能較不銳利且經(jīng)良好界定。通 過下文中對圖9到11的論述將了解，蝕刻的程度優(yōu)選經(jīng)選擇以使得線124a的寬度大體 上等于稍后形成的間隔物H5之間的所要間隔。有利地，此蝕刻允許線124a比原本使用 用于圖案化光可界定層120的光刻技術(shù)可能形成的線124a更窄。此外，蝕刻可使線124a 的邊緣平滑，因而改進(jìn)所述線的均勻性。在某些實(shí)施例中，可通過將線124擴(kuò)大到所要 大小來縮小線124a之間的空間。舉例而言，可在線124上沉積額外材料或可使線124發(fā) 生化學(xué)反應(yīng)以形成具有較大體積的材料以增大線124的大小。
優(yōu)選將(經(jīng)修改的)光可界定的層120a中的圖案轉(zhuǎn)移到臨時層140以允許沉積間隔 物材料層170 (圖9)。臨時層140優(yōu)選由可經(jīng)受下文論述的間隔物材料沉積和蝕刻的工 藝條件的材料形成。在間隔物材料的沉積與可界定的層120相容的其它實(shí)施例中，可省 略臨時層140，且可將間隔物材料直接沉積于光可界定的層120自身的光界定元件124 或經(jīng)修改的光界定元件124a上。
在所說明的實(shí)施例中，除具有高于光阻劑的抗熱性外，形成臨時層140的材料優(yōu)選 經(jīng)選擇使得其可相對于間隔物175 (圖10)和下伏蝕刻終止層150的材料而選擇性移除。 如上所述，層140優(yōu)選由非晶碳形成。
如圖7中所示，優(yōu)選首先將經(jīng)修改的可界定的層120a中的圖案轉(zhuǎn)移到硬掩膜層130。 此轉(zhuǎn)移優(yōu)選使用各向異性蝕刻來完成，例如使用碳氟化合物等離子的蝕刻。優(yōu)選的碳氟 化合物等離子蝕刻劑化學(xué)物質(zhì)包括用于蝕刻優(yōu)選DARC材料的CF4、 CFH3、 CF2H2和 CF3H。
在所說明的實(shí)施例中，圖案形成于上覆層中且稍后轉(zhuǎn)移到下伏層。在圖7中，在層 120a和層130己被蝕刻指出，所說明的所述層的壁是垂直的。蝕刻工藝中的變化可改變 上覆層中的圖案對應(yīng)于下伏層中形成的圖案的精度。雖然將圖案在層之間的轉(zhuǎn)移大概示 意性地說明為具有垂直壁的精確工藝，但在實(shí)際上可能難以達(dá)成此精度。因此，圖案轉(zhuǎn) 移意欲涵蓋下伏與上覆圖案之間的大體對應(yīng)。類似地，圖案轉(zhuǎn)移意謂涵蓋對最初界定圖 案的元件的修改(例如通過放大或收縮所述元件)，其中此修改不改變間距。
如圖8中所示，接著將可界定的層120中的圖案轉(zhuǎn)移到臨時層140。如果臨時層140由基于碳的材料形成，則此轉(zhuǎn)移優(yōu)選使用含S02的等離子(例如含有S02、 02和Ar的等 離子)來完成。有利地，含S02的等離子可以這樣的速率蝕刻優(yōu)選臨時層140的碳一一 所述速率大于蝕刻硬掩膜層130和/或蝕刻終止層150的速率20倍，且更優(yōu)選大于其40 倍。在頒發(fā)給阿巴切夫(Abatchev)等人的2004年8月31日申請的題為"臨界尺寸控 制"(Critical Dimension Control)的第10/931,772號美國專利申請案(代理人案號 MICRON.286A;微米參考號2003-1348)中描述了一種適當(dāng)?shù)暮琒02的等離子，所述專 利申請案的全部揭示內(nèi)容以引用方式并入本文中且構(gòu)成本說明書的一部分。含S02的等 離子可同時蝕刻臨時層140且也移除剩余的可界定的層120a。所得線124b構(gòu)成占位符或 心軸，將沿所述占位符或心軸形成間隔物175 (圖IO)的圖案。
可使用各種替代技術(shù)和方法在層之間轉(zhuǎn)移圖案。舉例而言，替代或除使用收縮步驟 修改可界定的層120中的原始元件外，可在無預(yù)先修改的情況下將圖案轉(zhuǎn)移到臨時層140 中。接著可執(zhí)行后續(xù)收縮步驟以修改臨時層140中的元件。
接著，如圖9中所示，優(yōu)選毯覆式沉積間隔物材料層170，使得其與包括硬掩膜層 130、硬掩膜150和臨時層140的側(cè)壁的經(jīng)暴露表面的元件一致。視需要，可在沉積層 170之前移除硬掩膜層130。間隔物材料可為可充當(dāng)用于將圖案轉(zhuǎn)移到下伏襯底110的掩 膜或以其它方式可允許經(jīng)由正形成的掩膜處理下伏結(jié)構(gòu)的任一材料。間隔物材料優(yōu)選1) 可以良好階梯覆蓋率而沉積；2)可在與臨時層140相容的溫度下而沉積；和3)可相對 于臨時層140和臨時層140之下的任何層而選擇性地蝕刻。優(yōu)選材料包括氧化硅和氮化 硅。優(yōu)選通過化學(xué)氣相沉積或原子層沉積來沉積間隔物材料。層170優(yōu)選沉積到約20到 60nm之間的厚度，且更優(yōu)選沉積到約20到50nm之間的厚度。優(yōu)選地，階梯覆蓋率為 約80%或更高，且更優(yōu)選約90免或更高。
如圖IO中所示，接著間隔物層170經(jīng)受各向異性蝕刻以從部分形成的集成電路100 的水平表面180中移除間隔物材料?？墒褂糜糜谘趸镩g隔物材料的HBr/Cl等離子執(zhí)行 此蝕刻(也稱為間隔物蝕刻)。Cl2/HBr可用于蝕刻硅。蝕刻包括物理成分且優(yōu)選也可包 括化學(xué)成分，且可為(例如)例如02、 HBr蝕刻的反應(yīng)性離子蝕刻(R正)。(例如)以 約300到1000 W的最大功率和約50到250 W的最小功率、在約7到60 mTorr的壓力下 使用流出約0到50 sccm的Ch和約0到200 sccm的HBr的LAM TCP9400可執(zhí)行此蝕 刻。AME5000裝置也可完成類似蝕刻，雖然可能需要不同的配方和設(shè)置。在執(zhí)行間隔物 蝕刻后，其可留下具有相對于線而有效減小的間距的伸長間隔物的圖案。
參看圖11，接著移除硬掩膜層130 (如果仍存在)和臨時層140以留下獨(dú)立式間隔物175。(例如)使用例如使用S02的蝕刻的含硫等離子蝕刻來選擇性地移除臨時層140。 可用于如所述地移除臨時層140的其它示范性蝕刻包括02等離子蝕刻或下游微波碳條。 以此方式，移除一個圖案的元件以留下由間隔物形成的另一圖案。
因此，在某些實(shí)施例中，已使用間隔物材料執(zhí)行間距減小以形成遮蔽元件。以此方 式形成的遮蔽元件可具有小于光阻劑線的間距且可包含間距減小的遮蔽線，所述遮蔽線 由間距減小的空間隔開。因此，已實(shí)現(xiàn)間距倍增。
在所說明的實(shí)施例中，間隔物175的間距約為最初由光刻形成的光阻劑線124和空 間122 (圖5)的間距的一半。有利地，可形成具有約100nm或更小間距的間隔物175。 因為間隔物175形成于元件或線124b的側(cè)壁上，所以間隔物175通常圍繞周邊而形成， 遵照可界定的層120中的元件或線124a的圖案的輪廓。因此，如圖13中所示，間隔物 175通常形成封閉回路。
圖12說明中間層級330。所述中間層級330可稱為ILD，但為方便起見，其自身將 被描述為層級。層級330可由絕緣材料334形成，絕緣材料334具有上文關(guān)于圖2的絕 緣材料234描述的特性。此外，層級330可對應(yīng)于在圖4到11中所示的襯底110的上部。 下伏層320可由上文關(guān)于圖2的層220描述的材料形成。舉例而言，圖12展示對應(yīng)于圖 2中展示的元件222的多個元件322。溝槽324隔開元件322,如同溝槽224隔開元件222 一樣。間隔物175優(yōu)選具有約50nm的寬度379。具有寬度377的空間隔開間隔物175。 寬度377優(yōu)選為約50nm。
間隔物175被展示為覆蓋層級330。優(yōu)選根據(jù)關(guān)于圖4到11描述的方法和配置形成 間隔物。然而，在圖12的實(shí)施例中，已完成在圖11中未說明的額外步驟；已將間隔物 圖案轉(zhuǎn)移到下伏硬掩膜層150中。圖12說明可使間隔物175有利地對準(zhǔn)以使其之間的空 間直接覆蓋元件322。因此，絕緣層由一個或一個以上遮蔽材料層覆蓋。在此實(shí)施例中， 間隔物175和對應(yīng)硬掩膜材料150包含遮蔽材料。間隔物175由硬掩膜材料150支撐， 硬掩膜材料150可具有關(guān)于圖4到11中的層150所描述的特性。
圖13說明沿圖12的線13-13獲得的橫截面平面圖?？煽吹浇^緣材料334在間隔物 175之下且支撐間隔物175。間隔物175可形成掩膜或圖案，其允許蝕刻步驟作用于除由 間隔物175阻擋的表面之外的所有已暴露表面。示意性地且未必按比例地說明間隔物 175。舉例而言，間隔物可具有長度381。所述長度381比任一特定間隔物175的寬度379 或間隔物175之間的寬度377長。因此，間隔物175優(yōu)選形成更伸長得多的回路，所述 回路具有的比例不同于圖13中可展示的比例。間隔物175可延伸跨越存儲器陣列的整個占據(jù)面積。間隔物175也可由所要結(jié)構(gòu)分段。
圖14A說明類似于圖13的平面圖的平面圖，不同之處在于已沉積(例如使用旋涂式 工藝)且圖案化第二掩膜480以部分覆蓋間隔物175。為方便起見，已使用陰影線說明 第二掩膜480和間隔物175，盡管在14A的視圖中，第二掩膜480和間隔物175未展示 為單個平面中的橫截面(見圖14B)。第二掩膜480界定窗口 482，所述窗口 482可用于 界定如下文所解釋的一系列接觸通孔。然而，在某些實(shí)施例中，伸長間隔物優(yōu)選擴(kuò)展陣 列的長度。此外，在某些實(shí)施例中，例如窗口 482的窗口可沿存儲器陣列的長度重復(fù)若 干次。盡管在以下論述的圖中僅說明一個系列的接點(diǎn)，但根據(jù)所揭示的實(shí)施例的第二掩 膜將優(yōu)選包括用于同時蝕刻整個陣列的多個系列的接觸通孔的多個窗口。
如圖14A中所說明的，第二掩膜480和間隔物175均屏蔽下伏絕緣材料334。以此 方式，第二掩膜480和間隔物175—起起作用以從兩個重疊圖案有效地形成經(jīng)組合的圖 案或掩膜。第二掩膜480中的窗口 482具有長度483和寬度481。長度483長得足以(優(yōu) 選在整個陣列上)橫跨間隔物的經(jīng)間距倍增的尺寸上的多個間隔物。在圖14A的視圖中， 經(jīng)間距倍增的尺寸是在頁上左右延伸的水平尺寸。然而，窗口 482的寬度481并非寬得 足以完全暴露如圖13中所示的包含間隔物175的伸長回路中的任一者。優(yōu)選地，寬度 481是寬得足以通過常規(guī)光刻而可以光刻方式界定。優(yōu)選地，窗口 482的寬度481和寬 度483兩者均沒有臨界尺寸短。在優(yōu)選實(shí)施例中，窗口 482可使用常規(guī)(而不是間距倍 增)技術(shù)而完全界定。因此，可使用非間距減小的光刻來界定窗口 482的寬度481。舉 例而言，在優(yōu)選實(shí)施例中，寬度481在約100nm到約200nm的范圍內(nèi)。
第二掩膜480可由可選擇地界定的層形成，所述可選擇地界定的層具有關(guān)于圖4的 可選擇地界定的層120而描述的特性。舉例而言，第二掩膜480優(yōu)選由光阻劑形成。
用于形成例如圖14A中所示的第二掩膜480的掩膜的某些有利方法包括在例如間隔 物175的下伏遮蔽元件的一部分上施加交叉光阻劑圖案。當(dāng)一個圖案的伸長尺寸未與第 二圖案的伸長尺寸對準(zhǔn)或平行時，所述第一圖案與所述第二圖案"交叉"。舉例而言，因 為寬度483比寬度481長，所以可認(rèn)為第二掩膜480的圖案在寬度483的尺寸上是"伸 長的"。然而，因為圖13的間隔物"回路"175在長度381 (圖13)的尺寸上是較長的， 所以第二掩膜480的圖案與由間隔物175形成的圖案交叉。有利地，如此處所示通過窗 口 482，所說明的交叉圖案留下未由光阻劑覆蓋的間距減小的遮蔽元件和鄰近間距減小 的空間的多個部分。此外，在窗口 482內(nèi)，間隔物175之間的間距減小的空間使得下伏 層334被暴露。因此，可將第二掩膜480描述為施加于間隔物175的光刻掩膜圖案。可將窗口 482描述為第二掩膜480中的具有與間隔物175的圖案交叉的伸長尺寸483的開 口。窗口 482的伸長尺寸與間隔物"交叉"，因為其不平行于間隔物175的伸長尺寸。有 利地，窗口 482的伸長尺寸可平行于間隔物175的臨界尺寸或間距減小的尺寸。優(yōu)選地， 窗口 482的伸長尺寸垂直于間隔物175的伸長尺寸。
在某些有利實(shí)施例中，可首先使用例如用于平坦化和抗反射的BARC-的平坦化材料 涂覆圖13中展示的間隔物圖案。舉例而言，平坦化材料可填充間隔物之間的空間、形成 覆蓋間隔物頂部的平坦表面。接著此硬掩膜(未圖示)可具有在其上面形成的掩膜，所 述掩膜具有與第二掩膜480的圖案相同的圖案。如果形成硬掩膜層，則可需要額外蝕刻 步驟以在時間來臨時移除硬掩膜材料。因此，如圖所示，可使用可選擇地界定的層480 直接形成圖14A的圖案，或可將第二掩膜圖案轉(zhuǎn)移到插入的硬掩膜層以獲得圖14A的圖 案。
圖14B說明沿圖14A中所示的線14B-14B獲得的橫截面。第二掩膜480中的窗口 482允許暴露間隔物175和某些下伏絕緣材料334。也說明窗口 482的長度483。此視圖 也說明如何組合由第二掩膜480和間隔物175形成的圖案以形成來源于兩個上覆圖案的 下伏圖案(圖15)。
可將第二掩膜480和間隔物175的經(jīng)組合的圖案轉(zhuǎn)移到下伏硬掩膜層。因此，第二 掩膜480和間隔物175可用于屏蔽下伏硬掩膜層的若干部分。如果蝕刻掉硬掩膜層的未 屏蔽部分，則已將經(jīng)組合的圖案有效地轉(zhuǎn)移到單個下伏硬掩膜層，使得在蝕刻襯底之前， 可移除第二掩膜480和間隔物175。此配置的一個優(yōu)勢為在蝕刻期間減小通孔的有效縱 橫比。
圖15為展示已在絕緣層334中形成的通孔584的橫截面圖。第二掩膜480和間隔物 175已保護(hù)絕緣材料334的部分免受蝕刻劑材料損害，從而允許通孔584通過絕緣材料 334向下延伸直到通孔584到達(dá)元件322。蝕刻優(yōu)選是定向蝕刻或各向異性蝕刻，使得通 孔584的側(cè)壁是垂直的。絕緣材料334可包含(例如)BPSG、 TEOS或Si02。優(yōu)選地， 用于形成通孔584的蝕刻劑材料是選擇性的且終止于元件322上。
通孔584優(yōu)選經(jīng)配置以容納例如金屬的導(dǎo)電材料。此外，通孔584優(yōu)選經(jīng)定位以允 許形成導(dǎo)電接點(diǎn)，所述導(dǎo)電接點(diǎn)使例如由元件322表示的晶體管源極區(qū)的下伏元件與上 覆層級中的其它組件(例如位線)連接。因此，在已于下伏層級320中形成元件322后， 可在中間層級330中有利地形成通孔584。中間層級可由任一絕緣材料形成。
在所說明的實(shí)施例中，在移除間隔物和第二掩膜480之前，在層級330中形成通孔584。然而，在某些實(shí)施例中，在蝕刻之前，可將第二圖案轉(zhuǎn)移到硬掩膜層。此外，在蝕 刻之前，可將兩個圖案合并到下伏硬掩膜上。因此，可移除優(yōu)選第二掩膜和間隔物的抗 蝕劑且可使用硬掩膜來圖案化通孔蝕刻。
圖16為呈交替圖案的通孔584和絕緣材料334的橫截面圖。已移除間隔物175和第 二掩膜480。因此，當(dāng)從上方觀看時，如通過圖18B將更好地了解的，通孔584在絕緣 材料334中形成伸長槽或腔。所述槽在大體平行于現(xiàn)己被移除的伸長間隔物的圖案的尺 寸上是伸長的。槽在所述尺寸上是伸長的，因為使用常規(guī)光刻來界定所述尺寸。在每一 槽的底部處是元件322，所述元件322在已填充通孔584之前通過對應(yīng)通孔584而暴露。
視所涉及的化學(xué)物質(zhì)而定，在通孔蝕刻期間或之后，可移除間隔物175和第二掩膜 480。舉例而言，可使用常規(guī)剝離劑或基于氧的等離子來剝離光阻劑?？赏ㄟ^選擇性蝕刻 和/或化學(xué)機(jī)械研磨(CMP)來移除剩余遮蔽材料。在某些實(shí)施例中，在同一步驟中移除 光阻劑和其它遮蔽材料是有利的?？墒褂每捎蒀MP蝕刻或干式蝕刻平坦化的導(dǎo)電材料來 填充通孔。如果使用CMP,則硬掩膜層150可充當(dāng)CMP終止物。
圖17說明在已使用接點(diǎn)材料732填充通孔584之后的圖16中所示的結(jié)構(gòu)。優(yōu)選地， 接點(diǎn)材料732完全填充通孔584。接點(diǎn)材料732通常溢出通孔584以在中間層級330上 形成余量層740。接點(diǎn)材料732可為任一導(dǎo)電材料。在優(yōu)選實(shí)施例中，接點(diǎn)材料732是 經(jīng)摻雜的多晶硅。在某些實(shí)施例中，接點(diǎn)材料可為例如鎢、銅或鋁的導(dǎo)電金屬或例如合 金、金屬硅化物等的金屬化合物。接點(diǎn)材料通常包括多層。舉例而言，鈦粘著層、金屬 氮化物屏障層和金屬填充物層可均組合地使用。視材料而定，可使用各種方法中的任一 者沉積此襯墊和填充物導(dǎo)電材料。此種方法包括CVD、 ALD、 PVD、電鍍和例如選擇性 CVD的相關(guān)選擇性工藝。
圖18A說明在已蝕刻掉溢出接點(diǎn)材料740之后的多個接點(diǎn)732的橫截面圖。接點(diǎn)732 有利地以一對一對準(zhǔn)的方式與元件322對準(zhǔn)。因為已使用間隔物工藝形成接點(diǎn)732，所 以其臨界尺寸與元件322的臨界尺寸相容。
圖18B說明接點(diǎn)732的橫截面平面圖。如此圖展示，接點(diǎn)732有利地在一行中彼此 平行而形成。在上文所述的伸長槽或腔中形成接點(diǎn)732。因此，可將接點(diǎn)732描述為伸 長導(dǎo)電元件。如根據(jù)上文所闡述的細(xì)節(jié)而顯而易見的，每一接點(diǎn)732的寬度833有利地 由使用間隔物175 (圖12)形成的間隔物圖案的分辨率而部分地決定。此外，每一接點(diǎn) 732的長度881有利地由使用例如光阻劑的常規(guī)可選擇地界定的材料形成的圖案的分辨 率而部分地決定。圖19說明以橫截面展示的集成電路的一部分。在層級320和840中，集成電路的所 說明的特性類似于上文參看圖2描述的特性。然而，如下文中進(jìn)一步描述，與圖2的接 點(diǎn)232不同的是，接點(diǎn)732匹配于元件322和上覆位線或數(shù)字線842的間距。
參看圖19，在下伏襯底層320中，元件322和溝槽324有利地具有關(guān)于圖2和圖12 到圖17的元件222和322而描述的特性。
進(jìn)一步參看圖19,上覆層840可包括位線或數(shù)字線842。所述線842優(yōu)選具有圖2 的線242的特性。類似地，線842的寬度843和間隙844的寬度845具有圖2中所描述 的寬度243和寬度245的特性。此外，厚度841可具有上文中描述的且在圖2中說明的 厚度241的特性。
進(jìn)一步參看圖19，中間層級330位于下伏層級320與上覆層級840之間。有利地， 中間層級330可具有小于I pm的厚度831。優(yōu)選地，層級330具有在100 nm與700 nm 的間的厚度831。在優(yōu)選實(shí)施例中，層級330具有約500nm的厚度831。
中間層級330包括接點(diǎn)732和絕緣材料834。與圖2中說明的實(shí)施例形成對照的是， 接點(diǎn)732優(yōu)選不逐漸變細(xì)，而在其下端具有的寬度與其在其上端具有的寬度大約相同。 此外，圖19的接點(diǎn)732是較細(xì)的。舉例而言，接點(diǎn)732的上端的寬度837小于寬度237。 實(shí)際上，上端的寬度837與接點(diǎn)732的下端的寬度833大約相同。接點(diǎn)732在與所展示 的橫截面的平面交叉的尺寸上是較長的，使得橫截面說明接點(diǎn)732的臨界尺寸。
有利地，使用間距倍增工藝形成接點(diǎn)732，所述間距倍增工藝使用間隔物技術(shù)以增 大一個尺寸上的元件密度。因此，接點(diǎn)732具有與元件322的間距寬度相同的間距寬度。 在圖19的橫截面中，所有五個所說明的元件322均鄰接對應(yīng)的接點(diǎn)732。實(shí)際上，接點(diǎn) 732具有與元件322和上覆位線或數(shù)字線842的間隔類似的間隔。
在某些實(shí)施例中，接點(diǎn)732可具有不同配置。舉例而言，與所說明的接點(diǎn)732的角 相比，元件可具有較不銳利地界定的角。此外，接點(diǎn)732的比例、形狀、間隔、高度、 寬度和輪廓可不同于圖19中的說明。
在優(yōu)選實(shí)施例中，接點(diǎn)732是多晶硅插塞。在有利的實(shí)施例中，接點(diǎn)732連接存儲 器陣列的元件；然而，此種接點(diǎn)可將任一電裝置或組件的若千部分連接到任一其它電裝 置或組件。
此外，接點(diǎn)732優(yōu)選在其下端具有小于120 rnn的寬度833。更優(yōu)選的是，寬度833 小于70 nm。甚至更優(yōu)選的是，寬度833為約50 nra。將來，寬度833可減小到小于50 nm。 如上所述，接點(diǎn)732優(yōu)選在一個尺寸上己被間距倍增，但在另一尺寸上，已經(jīng)由光刻而界定的接點(diǎn)大小732是更伸長的。此外，如上文中所闡述，此種接點(diǎn)優(yōu)選經(jīng)由以下 步驟形成界定經(jīng)間距倍增的圖案；通過常規(guī)光刻工藝形成窗口；在經(jīng)間距倍增的圖案 上重疊窗口；和通過源自重疊的經(jīng)組合的掩膜來蝕刻接觸通孔。
此外，本文中所論述的原理和優(yōu)勢適用于各種情形，其中，組合具有不同臨界尺寸 的兩個或兩個以上的掩膜圖案以形成例如接點(diǎn)的電路元件。
因此，所屬領(lǐng)域的技術(shù)人員將了解，可在不背離本發(fā)明的范圍的情況下對上述方法 和結(jié)構(gòu)進(jìn)行各種其它省略、添加和修改。所有此種修改和改變意欲屬于由隨附權(quán)利要求 書界定的本發(fā)明的范圍。
權(quán)利要求
1.一種在集成電路中制造導(dǎo)電元件的方法，所述方法包括使用光刻法在掩膜材料中形成多條線，所述線具有間距；在所述線上施加間隔物材料；執(zhí)行間隔物蝕刻以產(chǎn)生相對于所述線具有減小的間距的間隔物圖案，所述間隔物沿著間隔物軸延伸；向所述間隔物圖案施加具有開口的光刻掩膜圖案，所述開口具有伸長的軸，所述伸長的軸與所述伸長的間隔物軸交叉；蝕刻掉下伏層中未被所述掩膜圖案或所述間隔物圖案遮蔽的部分，以在所述下伏層中形成槽，用導(dǎo)電材料填充所述槽以形成所述導(dǎo)電元件；以及選擇性地移除所述遮蔽和間隔物材料。
2. 根據(jù)權(quán)利要求1所述的方法，其中蝕刻掉包括致使所述槽在大體上平行于所述間隔 物軸的尺寸上伸長，且其中所述導(dǎo)電元件相應(yīng)地沿著平行于所述間隔物軸的軸伸 長。
3. 根據(jù)權(quán)利要求1所述的方法，其中使用光刻法在所述掩膜材料中形成所述多條線包 括在光阻劑中形成第一多個線；以及 將所述第一多個線的圖案轉(zhuǎn)移到所述掩膜材料中。
4. 根據(jù)權(quán)利要求1所述的方法，其中填充所述槽包括在存儲器陣列中界定位線接點(diǎn)。
5. 根據(jù)權(quán)利要求1所述的方法，其中填充所述槽包括在與非快閃存儲器中界定接點(diǎn)。
6. 根據(jù)權(quán)利要求l所述的方法，其中使用光刻法包括在光阻劑中界定圖案，并將所述 圖案轉(zhuǎn)移到包括硬掩膜的所述掩膜材料。
7. 根據(jù)權(quán)利要求6所述的方法，其中使用光刻法包括在光阻劑中界定圖案，并將所述 圖案轉(zhuǎn)移到包括介電抗反射涂層的所述硬掩膜。
8. 根據(jù)權(quán)利要求6所述的方法，其中使用光刻法包括在光阻劑中界定圖案，并將所述 圖案轉(zhuǎn)移到包括富含硅的氮氧化硅的所述硬掩膜。
9. 根據(jù)權(quán)利要求l所述的方法，其中使用光刻法包括在光阻劑中界定圖案，并將所述 圖案轉(zhuǎn)移到包括非晶碳的所述掩膜材料。
10. 根據(jù)權(quán)利要求l所述的方法，其中向所述間隔物圖案施加包括提供所述具有多于一 個開口的光刻掩膜圖案，從而導(dǎo)致形成多行槽。
11. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括在施加所述間隔物材料之前修改所述多 個線。
12. 根據(jù)權(quán)利要求l所述的方法，其中蝕刻掉部分包括在將槽的圖案轉(zhuǎn)移到所述下伏層 之前蝕刻掉碳層的若干部分。
13. 根據(jù)權(quán)利要求12所述的方法，其中將所述槽的所述圖案轉(zhuǎn)移到所述下伏層包括轉(zhuǎn) 移到絕緣材料。
14. 根據(jù)權(quán)利要求l所述的方法，其中向所述間隔物圖案施加包括給所述開口提供沿其 伸長的軸至少200納米的長度。
15. 根據(jù)權(quán)利要求l所述的方法，其中填充所述槽包括形成所述導(dǎo)電元件以作為存儲器 陣列中的位線接點(diǎn)。
16. 根據(jù)權(quán)利要求l所述的方法，其中填充所述槽包括形成所述導(dǎo)電元件以作為經(jīng)配置 以用于與非快閃存儲器的電接點(diǎn)。
17. 根據(jù)權(quán)利要求l所述的方法，其中填充所述槽包括形成所述導(dǎo)電元件以作為形成在 存儲器陣列內(nèi)的電接點(diǎn)。
18. 根據(jù)權(quán)利要求1所述的方法，其中蝕刻掉部分包括使得來自所述光刻掩膜圖案的光 阻劑與所述間隔物圖案重疊。
19. 根據(jù)權(quán)利要求1所述的方法，其中填充所述槽包括以小于70納米的臨界尺寸形成 所述導(dǎo)電元件。
20. 根據(jù)權(quán)利要求1所述的方法，其中向所述間隔物圖案施加進(jìn)一步包括向所述光刻掩 膜圖案提供所述開口，所述開口具有不與所述伸長的間隔物軸交叉的非交叉軸，所 述開口沿其非交叉軸具有至少150納米的寬度。
21. —種計算機(jī)存儲器陣列，其包括一系列晶體管；一系列位線，其覆蓋所述晶體管；以及一系列接點(diǎn)，其位于所述晶體管與位線之間，所述接點(diǎn)在一個尺寸上具有減小的 間距，且具有可由常規(guī)光刻來界定的另一尺寸。
22. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述晶體管具有小于約70納米的 臨界尺寸。
23. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述晶體管具有約50納米的臨界 尺寸。
24. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述位線具有小于約70納米的臨 界尺寸。
25. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述位線具有約50納米的臨界尺 寸。
26. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有小于70納米的臨界 尺寸。
27. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有約50納米的臨界尺 寸。
28. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有約與所述晶體管的 所述臨界尺寸相同的臨界尺寸。
29. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有約與所述位線的所 述臨界尺寸相同的臨界尺寸。
30. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)包括多個對準(zhǔn)的接點(diǎn)列。
31. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有大于100納米的非 臨界尺寸。
32. 根據(jù)權(quán)利要求21所述的計算機(jī)存儲器陣列，其中所述接點(diǎn)具有約200納米的非臨 界尺寸。
33. —種集成電路，其包括多個晶體管，其具有間距寬度； 多個上覆數(shù)字線，其具有間距寬度；以及多個電接點(diǎn)，其在所述晶體管與數(shù)字線之間垂直延伸，所述接點(diǎn)具有近似于所述 晶體管和數(shù)字線的所述間距寬度的間距寬度。
34. 根據(jù)權(quán)利要求33所述的集成電路，其中所述電接點(diǎn)具有一個間距減小的尺寸和一 個間距未減小的尺寸。
35. 根據(jù)權(quán)利要求33所述的集成電路，其中所述電接點(diǎn)排列成多個行。
全文摘要
本發(fā)明揭示形成用于集成電路中的導(dǎo)電和/或半導(dǎo)電元件的方法?？膳c間距減小技術(shù)組合使用各種圖案轉(zhuǎn)移和蝕刻步驟，以產(chǎn)生密集堆積的元件。所述元件可在一個方向上具有減小的間距而在另一方向上具有較寬的間距。舉例來說，可與間距減小技術(shù)組合使用常規(guī)光刻步驟，以形成例如位線接點(diǎn)的伸長、間距減小的元件。
文檔編號H01L21/033GK101292327SQ200680039419
公開日2008年10月22日 申請日期2006年8月28日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者盧安·C·特蘭 申請人:美光科技公司