專利名稱：用低電壓晶體管實(shí)現(xiàn)的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域；更具體地說，本發(fā)明涉及必須管理差分電壓(differentiated voltage)的電子設(shè)備。
背景技術(shù)：
電子設(shè)備，例如半導(dǎo)體集成電路(IC)，依賴于包括在其中的半導(dǎo)體器件的端子兩端產(chǎn)生的電壓差的實(shí)體，可以被分為不同的種類。通常，這些電壓差可以高于或者可以不高于IC的電源電壓。
更具體地，“標(biāo)準(zhǔn)的”數(shù)字IC-例如，屬于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)類的邏輯電路-必須控制通常等于或低于電源電壓的電壓。所述IC可以用以能夠承受(在其端子兩端)由電源電壓限定上限(在絕對值上)的電壓差的方式設(shè)計(jì)的低電壓晶體管實(shí)現(xiàn)。實(shí)際上，由那些晶體管經(jīng)受的低電壓允許它們在任何條件下正確地起作用(沒有中斷)。例如，低電壓金屬氧化物半導(dǎo)體(MOS)晶體管被以這種方式設(shè)計(jì)，以避免當(dāng)對其端子施加低電壓差時(例如，在柵極端子和源極端子之間)出現(xiàn)柵極氧化物損壞或者不期望有的結(jié)擊穿。
相反地，存在多種必須管理絕對值高于電源電壓的電壓的IC-例如，非易失性存儲器。特別地，在非易失性存儲器中，需要高電壓通過激活已知的物理現(xiàn)象例如溝道熱電子(CHE)注入和Fowler-Nordheim隧道效應(yīng)(FNT)來修改在它們的單元中存儲的數(shù)據(jù)-例如，以便編程和/或擦除這些單元。用在這樣的IC中的晶體管需要能夠承受在其端子兩端的高電壓差，而沒有破壞或者不出現(xiàn)故障；例如，有必要防止引起柵極氧化物損壞或者結(jié)擊穿，或者防止引發(fā)不期望的CHE注入或者FNT。
結(jié)果，例如參考MOS IC的情況，需要以這種方式設(shè)計(jì)，制造和集成(利用特別的(ad-hoc)制造工藝步驟)高電壓MOS晶體管，以避免出現(xiàn)柵極氧化物損壞或者不期望的結(jié)擊穿，即使當(dāng)高電壓差被施加到其端子(并且尤其是在柵極端子和源極端子之間)時。特別地，高電壓MOS晶體管具有比通常用于標(biāo)準(zhǔn)低電壓MOS晶體管的柵極氧化物層更厚的柵極氧化物層。實(shí)際上，柵極氧化物層越厚，由它承受的電壓越高，并且沒有不期望的損壞。
然而，使用高電壓晶體管的必要性限制了用于制造IC的技術(shù)。更具體地，即使由于制造技術(shù)的發(fā)展，使得晶體管尺寸可按比例縮小，允許大大減小低電壓晶體管的尺寸，但在不使承受所需電壓的能力處于危險中的情況下高電壓晶體管的柵極氧化物層也不可以變薄。從而，不可能縮小高電壓晶體管的尺寸，并因此難以獲得由那些包括高電壓晶體管的IC占用的硅面積的期望的減小。
而且，同時使用低電壓和高電壓晶體管增加了工藝步驟和掩模的數(shù)量(例如用于區(qū)別高電壓和低電壓晶體管的氧化物厚度)；這對存儲器件的制造工藝有不利的影響。

發(fā)明內(nèi)容
總體上來說，本發(fā)明基于用輔助電壓來控制包含在電子設(shè)備中的器件的思想。
特別地，本發(fā)明提供了一種在獨(dú)立權(quán)利要求中闡明的解決辦法。本發(fā)明的有利實(shí)施例在從屬權(quán)利要求中進(jìn)行了描述。
更具體地，本發(fā)明的方面提供了一種電子設(shè)備。該電子設(shè)備包括供應(yīng)塊，用于提供多個操作電壓、一個或多個操作電路以及分配總線，用于分配至少部分操作電壓到每一操作電路。每一操作電路包括一組器件，用于由分配的操作電壓的一組輸入電壓產(chǎn)生一組輸出電壓。所述輸入和輸出電壓跨越有效范圍。每一器件能夠在其每對端子之間至多承受低于該有效范圍的安全電壓。這些器件由分配的操作電壓的一組輔助電壓控制，其跨越該有效范圍內(nèi)的輔助范圍，因此施加給其每對端子的電壓之間的差低于該安全電壓。
在本發(fā)明的優(yōu)選實(shí)施例中，每一器件是絕緣柵場效應(yīng)晶體管。
有利地，所述操作電壓彼此均勻地隔開。
通常，每對相鄰的操作電壓之間的差值至多等于電子設(shè)備的電源電壓。
在本發(fā)明的實(shí)施例中，該供應(yīng)塊包括一個或多個電荷泵(charge pump)，用于生成操作電壓。
在這種情況下，操作電路包括電荷泵本身。
在本發(fā)明的實(shí)施例中，操作電路包括電壓調(diào)節(jié)器。
在本發(fā)明的實(shí)施例中，操作電路包括電壓傳輸電路。
通常，該電子設(shè)備是非易失性存儲器。
在這種情況下，操作電路包括行選擇器和列選擇器。
根據(jù)本發(fā)明的實(shí)施例，該電子設(shè)備是NAND存儲器。
根據(jù)本發(fā)明的替代實(shí)施例，該電子設(shè)備是NOR存儲器。
優(yōu)選地，該電子設(shè)備集成到半導(dǎo)體材料的芯片中。
本發(fā)明的另一方面提出了一種包括一個或多個電子設(shè)備的系統(tǒng)。
本發(fā)明的另一方面提出了一種相應(yīng)的方法。


本發(fā)明的特性化特征在所附權(quán)利要求中闡明。然而，本發(fā)明本身及其進(jìn)一步的特征和優(yōu)點(diǎn)將參考下面的詳細(xì)描述被最好地理解，所述下面的詳細(xì)描述完全借助非限制性的表示給出，以結(jié)合附圖進(jìn)行理解，其中圖1示出了現(xiàn)有技術(shù)中已知的一般非易失性存儲器的示意方塊圖；圖2示出了根據(jù)本發(fā)明的實(shí)施例的非易失性存儲器的示意方塊圖；以及圖3示出了根據(jù)本發(fā)明的實(shí)施例的圖2的非易失性存儲器的示例性電路；圖4示出了根據(jù)本發(fā)明的第一實(shí)施例的正電荷泵的示意圖；圖5A，5B和5C示出了圖4的電荷泵在其三個操作階段期間的多個電路節(jié)點(diǎn)的電壓值；圖6A-6F示出了連接到圖4的電荷泵的節(jié)點(diǎn)上的施壓電路(forcing circuit)的電路結(jié)構(gòu)；圖7示出了根據(jù)本發(fā)明的第二實(shí)施例的包括在泵中的電壓調(diào)節(jié)器的電路結(jié)構(gòu)；圖8示出了根據(jù)本發(fā)明的第三實(shí)施例的包括在泵中的電壓調(diào)節(jié)器的電路結(jié)構(gòu)；圖9示出了根據(jù)本發(fā)明的第四實(shí)施例的負(fù)電荷泵的示意圖；圖10A，10B和10C示出了圖9的電荷泵在其三個操作階段期間的多個電路節(jié)點(diǎn)的電壓值；以及圖11A-11F示出了連接到圖9的電荷泵的節(jié)點(diǎn)上的施壓電路的電路結(jié)構(gòu)；圖12是根據(jù)本發(fā)明的實(shí)施例的適于接收6伏的第一電壓和-3伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖13是根據(jù)本發(fā)明的實(shí)施例的適于接收9伏的第一電壓和-3伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖14是根據(jù)本發(fā)明的實(shí)施例的適于接收6伏的第一電壓和-6伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖15是根據(jù)本發(fā)明的實(shí)施例的適于接收9伏的第一電壓和-6伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖16是根據(jù)本發(fā)明的實(shí)施例的適于接收12伏的第一電壓和-9伏的第二電壓的電壓傳輸電路的電子電路示意圖；以及圖17是根據(jù)本發(fā)明的實(shí)施例的能在其輸入處接收通用電壓值對的通用兩輸入電壓傳輸電路的電子電路示意圖。
具體實(shí)施例方式
參考附圖，圖1中示出了非易失性存儲器100，例如快閃E2PROM。該存儲器100包括存儲器單元Mc的矩陣105。典型地，每個存儲器單元Mc由浮柵NMOS晶體管構(gòu)成。在擦除狀態(tài)中，存儲器單元Mc具有低閾值電壓(常規(guī)地與邏輯值“1”關(guān)聯(lián))。存儲器單元Mc通過注入電荷到其浮置柵極被編程；在編程狀態(tài)中，存儲器單元Mc具有高閾值電壓(常規(guī)地與邏輯值“0”關(guān)聯(lián))。因此，當(dāng)選擇的存儲器單元Mc被偏置用于讀取時，如果被擦除，該存儲器單元Mc就為導(dǎo)電性的，或者如果被編程，該存儲器單元Mc就為非導(dǎo)電性的。
存儲器單元Mc排列成行和列。存儲器100包括用于矩陣105的每列的位線BL，和用于矩陣的每行的字線WL。存儲器100具有所謂的NOR結(jié)構(gòu)，其中相同列的存儲器單元Mc都并行連接。特別地，每一列的存儲器單元Mc都具有連接到相應(yīng)的位線BL的漏極端子，同時每一行的存儲器單元Mc都具有連接到相應(yīng)的字線WL的柵極端子。每一存儲器單元Mc的源極端子接收參考電壓GND(或者接地電壓)。所有的存儲器單元Mc必須被同時擦除。相反地，存儲器100同時讀取/編程字(例如，16位的)。每一個字的位存儲在與單獨(dú)的字線WL關(guān)聯(lián)的存儲器單元Mc中。
類似的考慮應(yīng)用于其它存儲器結(jié)構(gòu)，例如所謂的NAND結(jié)構(gòu)；在這種情況下，相同列的存儲器單元組互相串聯(lián)，以形成相應(yīng)的串，然后這些串并行連接到相同的位線。
存儲器100進(jìn)一步包括電源管理單元(PMU)110。PMU 100從存儲器100外部接收接地電壓GND和電源電壓Vdd(例如，相對于接地電壓GND具有3伏的值)。PMU 100提供不同的操作電壓-在圖1示出的實(shí)例中，接地電壓GND，電源電壓Vdd和兩個升高電壓(boosted voltage)Vhr和Vhc-其用于對存儲器100執(zhí)行常規(guī)操作(例如，讀取，編程，擦除和校驗(yàn))。PMU 110從接地電壓GND和電源電壓Vdd產(chǎn)生升高電壓Vhr，Vhc。升高電壓Vhr，Vhc的絕對值可以高于電源電壓Vdd，例如，范圍從-9伏變化到12伏。為此，PMU包括電荷泵塊115。另外，PMU可以包括電壓調(diào)節(jié)器塊120。電荷泵塊115包括一個或多個電荷泵(圖中未示出)，其適于從電源電壓Vdd和接地電壓GND產(chǎn)生升高電壓Vhr，Vhc。如果電壓調(diào)節(jié)器塊120包括在PMU中，那么升高電壓Vhr，Vhc被提供給電壓調(diào)節(jié)器塊120，其將它們維持在穩(wěn)定的電平。
而且，存儲器100接收用于存取存儲字的存儲器單元Mc的選擇頁面的地址碼ADD。地址碼ADD由邏輯信號(GND-Vdd)構(gòu)成，該邏輯信號(GND-Vdd)由一組位形成(例如8-32)。
所需字線WL的選擇借助接收電源電壓Vdd，接地電壓GND和升高電壓Vhr的行解碼器選擇器塊125執(zhí)行。行解碼器選擇器塊125進(jìn)一步接收一部分地址碼ADD，也就是，行地址RADD，并因此啟動了單獨(dú)的字線WL。特別地，行解碼器選擇器塊125將選擇的字線WL偏置到升高電壓Vhr，同時其它字線WL被驅(qū)動到接地電壓GND。升高電壓Vhr所采取的值依賴于對選擇的存儲器單元Mc執(zhí)行的操作(讀取，編程，擦除或者校驗(yàn))。例如，在讀取操作期間，使升高電壓Vhr達(dá)到稍微高于電源電壓Vdd的值(例如，從3變化到5伏)，而在編程操作期間，使升高電壓Vhr達(dá)到比電源電壓高得多的值(例如，從5伏變化到15伏)。
代替地，所需位線的選擇借助接收電源電壓Vdd和接地電壓GND的列解碼器選擇器塊130執(zhí)行。列解碼器選擇器塊130接收另一部分地址碼ADD，也就是，列地址CADD，并因此啟動了一組選擇的位線BL。特別地，列解碼器選擇器塊130將選擇的位線BL連接到讀取/編程(R/P)電路135；代替地，其它位線BL與R/P電路135保持絕緣。R/P電路135包括所有的部件(例如，讀出放大器，比較器，參考電流/電壓生成器，脈沖生成器，程序載入電路等等)，其通常是將所需的邏輯值編程到選擇的存儲器單元Mc中以及讀取當(dāng)前存儲在其中的邏輯值所需的。為了實(shí)現(xiàn)所述操作，R/P電路135接收電源電壓Vdd，接地電壓GND和升高電壓Vhc。更具體地，升高電壓Vhc被提供(通過列解碼器選擇器塊135)給所有選擇的位線BL。升高電壓Vhc所采取的值依賴于對選擇的存儲器單元Mc執(zhí)行的操作(讀取，編程，擦除或者校驗(yàn))。例如，在編程操作期間，使升高電壓Vhc達(dá)到比電源電壓Vdd高的值(例如5伏)，而在讀取操作期間，使升高電壓Vhc達(dá)到低值(例如1伏)。
正如可以看到的，每一電路塊115-130必須控制跨越相應(yīng)的有效范圍(從最低的控制電壓到最高的控制電壓)的輸入和輸出電壓，其可以高于電源電壓Vdd。
例如，如果在編程操作期間升高電壓Vhr必須采取15伏的值，并且升高電壓Vhc必須采取5伏的值，那么由電荷泵塊115和行解碼器選擇器塊125的控制電壓跨越的有效范圍等于15伏(也就是從接地電壓GND到升高電壓Vhr)，同時列解碼器選擇器塊130和R/P電路135的有效范圍為5伏(也就是從接地電壓GND到升高電壓Vhc)。
因此，在一些操作條件下，可能發(fā)生的是它們的部件(例如MOS晶體管)在其一對端子處接收超過電源電壓Vdd的電壓差(例如，對于包含在電荷泵塊115中的MOS晶體管，其具有提供升高電壓Vhr的端子和接收接地電壓GND的另一端子)。
這些部件必須利用高電壓MOS晶體管實(shí)現(xiàn)，其能夠在不經(jīng)歷任何破壞或者故障(以及上面描述的缺陷)的情況下承受需要的電壓。
圖2示出了根據(jù)本發(fā)明的實(shí)施例的非易失性存儲器200。與圖1中示出的那些相應(yīng)的元件用相同的參考標(biāo)記表示，并且為了簡明起見，省略了其解釋；而與圖1中示出的那些相應(yīng)的具有不同結(jié)構(gòu)的元件用附加點(diǎn)來區(qū)別。
更具體地，存儲器200包括可以生成多個操作電壓Vhi’(i＝1到n)的PMU110’，其通過分配總線205被分配在存儲器200中。PMU 110’由電源電壓Vdd和接地電壓GND生成操作電壓Vhi’。
如上，操作電壓Vhi’包括電源電壓Vdd，接地電壓GND和升高電壓Vhr，Vhc。根據(jù)本發(fā)明的實(shí)施例，操作電壓Vhi’進(jìn)一步包括輔助電壓(其用途將在下面變得明顯)，其被分配在存儲器200中使用的其它電壓(也就是，GND、Vdd，Vhr，Vhc)內(nèi)。特別地，操作電壓Vhi’被設(shè)置以形成有序序列，并且每一個操作電壓Vhi’比前面的操作電壓Vh(i-1)’高至多等于電源電壓Vdd的量(也就是，每一對相鄰的操作電壓Vhi’，Vh(i+1)’之間的差不高于Vdd)。優(yōu)選地，操作電壓Vhi’均勻地分布在該序列中。
如上，PMU 110’包括電荷泵塊115’，和優(yōu)選地，電壓調(diào)節(jié)器120’塊。電荷泵塊115’包括一個或多個電荷泵(圖中未示出)，其適于由電源電壓Vdd和接地電壓GND生成操作電壓Vhi’。如果PMU包括電壓調(diào)節(jié)器120’塊，那么操作電壓Vhi’被提供給電壓調(diào)節(jié)器塊120’，其將它們維持在穩(wěn)定的電平。
另外，電荷泵塊115’接收一組相應(yīng)的輔助電壓(表示為CP_Va)，其從由電荷泵塊115’本身生成的相同的操作電壓Vhi’獲得。輔助電壓CP_Va跨越在由電荷泵塊115’的輸入和輸出電壓所跨越的有效范圍(也就是，從接地電壓GND到生成的最高操作電壓Vhi’)內(nèi)的輔助范圍。無論如何，由電荷泵塊115’控制的-也就是由輸入電壓，輸出電壓和輔助電壓形成的-所有電壓的集合形成了有序序列，其中每一對連續(xù)電壓之間的差總是至多等于電源電壓Vdd。
電壓調(diào)節(jié)器塊120’接收由電荷泵塊115’生成的操作電壓Vhi’作為輸入，并因此輸出相應(yīng)的穩(wěn)定的操作電壓Vhi’。同樣在這種情況下，電壓調(diào)節(jié)器塊120’接收一組相應(yīng)的輔助電壓(表示為REG_Va)，其從由調(diào)節(jié)器塊120’本身輸出的相同的操作電壓Vhi’獲得。同樣地，輔助電壓REG_Va跨越在相應(yīng)的有效范圍內(nèi)的輔助范圍，并且所有由電壓調(diào)節(jié)器塊120’控制的電壓的集合形成有序序列，其中每一對連續(xù)電壓之間的差總是至多等于電源電壓Vdd。
由電壓調(diào)節(jié)器塊120’輸出的操作電壓Vhi’借助于分配總線205被提供給存儲器200的其余部分。
存儲器200進(jìn)一步包括用于字線WL的選擇的行解碼器選擇器塊125’；行解碼器選擇器塊125’接收(作為輸入，從分配總線205)電源電壓Vdd，接地電壓GND和升高電壓Vhr，并提供接地電壓GND(到未選擇的字線WL)和升高電壓Vhr(到選擇的字線WL)作為輸出。行解碼器選擇器塊125’進(jìn)一步接收(從分配總線205)一組相應(yīng)的輔助電壓(表示為R_Va)，其跨越在行解碼器選擇器塊125’本身的有效范圍內(nèi)的輔助范圍。如上所述，由行解碼器選擇器塊125’控制的所有電壓的集合形成了有序序列，其中每一對連續(xù)電壓之間的差總是至多等于電源電壓Vdd。
存儲器200進(jìn)一步包括列解碼器選擇器塊130’，用于位線BL的選擇，其耦接在適于執(zhí)行讀取和編程操作的R/P電路135’上。
R/P電路135’接收(作為輸入，從分配總線205)電源電壓Vdd，接地電壓GND和升高電壓Vhc，并提供升高電壓Vhc到列解碼器選擇器塊130’作為輸出。R/P電路135’進(jìn)一步接收(從分配總線205)一組相應(yīng)的輔助電壓(表示為RP_Va)，其跨越在R/P電路135’本身的有效范圍內(nèi)的輔助范圍。至于其它電路塊，由R/P電路135’控制的所有電壓的集合形成了有序序列，其中每一對連續(xù)電壓之間的差總是至多等于電源電壓Vdd。
最后，列解碼器選擇器塊130’接收(作為輸入，從R/P電路135’)升高電壓Vhc和(從分配總線205)電源電壓Vdd以及接地電壓GND。因此，列解碼器選擇器塊130’提供升高電壓Vhc到選擇的位線BL作為輸出。列解碼器選擇器塊130’進(jìn)一步接收(作為輸入，從分配總線205)一組相應(yīng)的輔助電壓(表示為C_Va)，其跨越在列解碼器選擇器塊130’本身的有效范圍內(nèi)的輔助范圍。至于其它電路塊，由列解碼器選擇器塊130’控制的所有電壓的集合形成有序序列，其中每一對連續(xù)電壓之間的差總是至多等于電源電壓Vdd。
現(xiàn)在參考圖3，示意性地示出了根據(jù)本發(fā)明的示例性實(shí)施例的存儲器200的通用電路塊300；更具體地，電路塊300可以是前面參考圖2描述的電路塊中的一個。
根據(jù)爭論中(at issue)的實(shí)例，由分配總線205分配的操作電壓Vhi’是八個Vh1’、Vh2’、...、Vh8’，并且第一操作電壓Vh1’是該序列的最低電壓(例如等于接地電壓GND)。而且，根據(jù)這個實(shí)例，每一對鄰近的操作電壓Vhi’，Vh(i+1)’之間的差等于Vdd。
電路塊300接收操作電壓Vh1’，Vh2’，Vh6’作為輸入，并且提供操作電壓Vh2’，Vh6’作為輸出。由電路塊300的輸入和輸出電壓跨越的相應(yīng)的有效范圍是從Vh1’到Vh6’，也就是，等于6Vdd。
電路塊300進(jìn)一步接收一組相應(yīng)的輔助電壓Vh3’，Vh4’，和Vh5’，跨越從Vh3’到Vh5’的相應(yīng)的輔助范圍，也就是，等于3Vdd。
電路塊300包括多個低電壓晶體管LVT(圖中只示出了一個)，例如，MOS晶體管；每一低電壓晶體管LVT能夠維持(跨越其端子)由電源電壓Vdd限定上限(在絕對值上)的電壓差。
正如可以看到的，由電路塊300的輸入和輸出電壓跨越的有效范圍高于電源電壓Vdd。這意味著不可能直接使用低電壓晶體管LVT實(shí)現(xiàn)電路塊300。例如，不可能通過單一的低電壓晶體管LVT，將接收操作電壓Vh1’的輸入端子連接到提供操作電壓Vh6的輸出端子。實(shí)際上，后者晶體管LVT具有經(jīng)受遠(yuǎn)遠(yuǎn)高于電源電壓Vdd的電壓差的一對端子。這將會引起低電壓晶體管LVT的柵極氧化物損壞或者不期望的結(jié)擊穿的發(fā)生。
然而，由于輔助電壓Vh3’，Vh4’，Vh5’的存在，可以控制形成電路塊300的低電壓晶體管LVT，以這樣的方式使得有效范圍分布在一個以上的低電壓晶體管LVT中。采用這種方式，可以使施加到所述低電壓晶體管LTV的每一對端子的電壓之間的差不高于電源電壓Vdd。
由于本發(fā)明提供的解決辦法，非易失性存儲器件可以只使用低電壓晶體管來實(shí)現(xiàn)。
實(shí)際上，由于輔助電壓的存在，沒有必要設(shè)計(jì)和集成專用的高電壓晶體管。
而且，通過只使用低電壓晶體管，相對于使用高電壓晶體管的情況，易于減少由存儲器占用的硅面積。
在使用單一類型的晶體管實(shí)現(xiàn)存儲器的可能性的情況下，以及在不必區(qū)分高電壓和低電壓晶體管之間的氧化物厚度的情況下，可以減少存儲器制造工藝的處理步驟和掩模的數(shù)量。
當(dāng)然，為了滿足局部和特殊的需要，本領(lǐng)域技術(shù)人員可以將多種修改和變型應(yīng)用于上述解決辦法。特別地，雖然在特別參考其優(yōu)選實(shí)施例的特定程度上描述了本發(fā)明，但是，應(yīng)當(dāng)理解，形式和細(xì)節(jié)上的多種省略，替代和改變以及其它實(shí)施例是可以的；而且，明確意圖是結(jié)合本發(fā)明的任何公開實(shí)施例描述的特定元件和/或方法步驟可以按照設(shè)計(jì)選擇的一般情況并入任何其它實(shí)施例中。
例如，如果電子設(shè)備具有另一種結(jié)構(gòu)或者包括等效的操作電路(下至單獨(dú)一個)，那么可以應(yīng)用類似的考慮。
操作電壓，有效范圍和輔助范圍的數(shù)字實(shí)例只是說明性的，并且它們不能以限制的方式來解釋。
而且，沒有什么可以阻止以不同的方式(甚至直接從電子設(shè)備的外部)產(chǎn)生操作電壓。
應(yīng)當(dāng)注意，操作電壓可以以任意其它方式(并且借助專用線)被分配給不同的操作電路。
如果低電壓MOS晶體管被其它類型的低電壓晶體管(例如低電壓雙極晶體管)，或者等效電子器件代替，那么可以應(yīng)用類似的考慮。
當(dāng)對于所有對，每一對鄰近的操作電壓之間的差不相同時，本發(fā)明的概念也是適用的。
即使在本說明中，已經(jīng)將低電壓晶體管描述為能夠跨越其端子對維持由電源電壓限定上限的電壓差，但是對于能夠維持高于電源電壓(但仍然低于有效范圍)的電壓差的低電壓晶體管，可以應(yīng)用類似的考慮。
在不脫離本發(fā)明的原則的情況下，操作電壓可以由等效PMU(下至單個電荷泵，甚至沒有調(diào)節(jié)器)以任意其它方式產(chǎn)生。
雖然參考了快閃類型的非易失性存儲器，但是本發(fā)明的概念也可以應(yīng)用于其它存儲器類型，例如多級快閃存儲器，相變存儲器和易失性存儲器；例如，在靜態(tài)RAM(SRAM)和動態(tài)RAM(DRAM)中，高電壓(高于電源電壓)可以用于偏置存儲器的單元，用這樣的方式來改善讀取操作的速度。
無論如何，沒有什么可以阻止相同的解決辦法應(yīng)用于任意其它電子設(shè)備(例如微處理器和微控制器)。
所提出的電子設(shè)備可以作為裸管芯、以封裝、或者以任何其它形式來提供。
下文中，將描述根據(jù)本發(fā)明的可能的實(shí)施例的兩種類型的電荷泵-都只使用低電壓晶體管實(shí)現(xiàn)并且都可以被包括在電荷泵塊115’中-也就是正電荷泵和負(fù)電荷泵。
正電荷泵尤其參考圖4，示意性地示出了根據(jù)本發(fā)明的實(shí)施例的正電荷泵400。電荷泵400的目的是為了從電源電壓Vdd和接地電壓GND開始生成操作電壓Vhi’。更具體地，電荷泵400包括級聯(lián)，在這里考慮的實(shí)例中是三級。應(yīng)當(dāng)注意，這里描述的電荷泵是示例性的，在該意義上級的數(shù)量(并因此電容器的數(shù)量)只是指示性的。實(shí)際上，本發(fā)明的教導(dǎo)也可以指具有不同數(shù)量的電容器(并因此，在輸出節(jié)點(diǎn)具有不同電壓值)的正電荷泵。
通用級包括電容器，如三個電容器C1，C2，C3。這三個電容器借助兩個開關(guān)S1，S2串聯(lián)連接。
電荷泵還包括多個施壓電路410，420，430，440，450，460，其適于在電荷泵的多個節(jié)點(diǎn)N1，N2，N3，N4，N5，N6上強(qiáng)加電壓，以這樣的方式來正確地給電容器C1，C2和C3充電，和邏輯塊470，其適于生成控制信號，其目的在下面的描述中將進(jìn)行解釋。
更具體地，電容器C1包括連接到施壓電路410的輸出端子的第一極板(對應(yīng)于節(jié)點(diǎn)N1)，以及連接到開關(guān)S1的第一端子的第二極板(對應(yīng)于節(jié)點(diǎn)N2)。而且，節(jié)點(diǎn)N1進(jìn)一步連接到施壓電路430的輸入端子，以及節(jié)點(diǎn)N2進(jìn)一步連接到施壓電路420的輸出端子。
開關(guān)S1包括P溝道MOS(下文中，PMOS)晶體管，其具有第一和第二端子(漏極/源極端子)，控制端子(柵極端子)以及體端子(bulk terminal)。由于MOS晶體管是具有對稱結(jié)構(gòu)的半導(dǎo)體器件，并且漏極和源極端子是可以互相交換的，因此為了簡單起見，在該說明中漏極和源極端子將不作清楚地區(qū)分，并且將僅參考通用的“第一”和“第二”端子。開關(guān)S1的PMOS晶體管的柵極端子，也就是開關(guān)控制端子，連接到邏輯塊470的第一輸出端子(節(jié)點(diǎn)L1)，體端子連接到節(jié)點(diǎn)N2，并且形成開關(guān)S1的第二端子的第二端子連接到電容器C2的第一極板(對應(yīng)于節(jié)點(diǎn)N3)。而且，節(jié)點(diǎn)N3連接到施壓電路430的輸出端子。
電容器C2具有連接到開關(guān)S2的第一端子的第二極板(對應(yīng)于節(jié)點(diǎn)N4)。節(jié)點(diǎn)N4進(jìn)一步連接到施壓電路440的輸出節(jié)點(diǎn)。
開關(guān)S2包括P溝道MOS晶體管，其具有連接到節(jié)點(diǎn)N2的控制端子(柵極端子)，連接到節(jié)點(diǎn)N4的體端子，形成開關(guān)的第一端子的第一端子，以及形成開關(guān)S2的第二端子的第二端子，其連接到電容器C3的第一極板(對應(yīng)于節(jié)點(diǎn)N5)。而且，節(jié)點(diǎn)N5進(jìn)一步連接到施壓電路450的輸出端子。
電容器C3具有連接到施壓電路460的輸出端子的第二極板，對應(yīng)于節(jié)點(diǎn)N6。節(jié)點(diǎn)N6，形成電荷泵的輸出節(jié)點(diǎn)，進(jìn)一步連接到負(fù)載，其被概略顯示為偶極子L。例如，如果存儲器200的PMU 110’包括電壓調(diào)節(jié)器塊120’，那么負(fù)載L可以對應(yīng)于后者塊的輸入。可替代地，負(fù)載L可以對應(yīng)于包括在存儲器200中的該多個操作電路的輸入。根據(jù)本發(fā)明的實(shí)施例，電荷泵400接收電源電壓Vdd和接地電壓GND作為輸入；而且，在電荷泵400的節(jié)點(diǎn)N1-N6處采取的電壓對應(yīng)于操作電壓Vhi’(或者其中的一組)，其通過分配總線205分配在存儲器200中。在爭論中的實(shí)例中，其中電荷泵400具有四級，操作電壓Vhi’是六個，每一個對應(yīng)于特定節(jié)點(diǎn)的電壓。泵400中的級數(shù)越高，操作電壓Vhi’的數(shù)量越高。根據(jù)本發(fā)明的替代實(shí)施例，可以相對于電荷泵400的節(jié)點(diǎn)的數(shù)量增加操作電壓Vhi’的數(shù)量。例如，每一節(jié)點(diǎn)N1-N6的電壓可以被提供給對應(yīng)的分壓器電路(未示出)，其因此輸出兩個或更多個操作電壓Vhi’。
邏輯塊470進(jìn)一步包括連接到施壓電路420，430，440，450和460的輸入端子的第二輸出端子(節(jié)點(diǎn)L2)，和連接到施壓電路410的輸入端子的第三輸出端子(節(jié)點(diǎn)L3)。
施壓電路430和440具有相應(yīng)的另一輸入端子，其連接到節(jié)點(diǎn)N2；施壓電路450具有三個另外的輸入端子，其分別連接到節(jié)點(diǎn)N4，N2和N3；施壓電路460具有兩個另外的輸入端子，其分別連接到節(jié)點(diǎn)N2和N4。
為了更好地解釋電荷泵400的操作，現(xiàn)在將參考圖5A，5B和5C，其示出電荷泵400在三個不同的操作階段的簡化的等效電路預(yù)充電階段(圖5A)，電荷共享階段(圖5B)和升壓階段(圖5C)。更具體地，在電荷泵操作中，這三個階段被重復(fù)執(zhí)行。
第一預(yù)充電階段用于將電容器C1，C2和C3中的每一個充電到電源電壓Vdd(在該實(shí)例中等于3伏)。特別地，在這個階段期間，開關(guān)S1和S2是打開的，并且因此每一個電容器C1，C2和C3與另兩個是隔離的。施壓電路對相應(yīng)的節(jié)點(diǎn)起作用，以將電容器的第一極板偏置到等于接地電壓GND的電壓，并將電容器的第二極板偏置到電源電壓Vdd。因此，施壓電路410將節(jié)點(diǎn)N1偏置到接地電壓GND；施壓電路420將節(jié)點(diǎn)N2偏置到電源電壓Vdd，在實(shí)例中為3伏；施壓電路430將節(jié)點(diǎn)N3偏置到接地電壓GND；施壓電路440將節(jié)點(diǎn)N4偏置到3伏的電壓；施壓電路450將節(jié)點(diǎn)N5偏置到接地電壓GND；并且施壓電路460將節(jié)點(diǎn)N6偏置到3伏的電壓。
在預(yù)充電階段后，每一電容器C1，C2，C3存儲了依賴于相應(yīng)的電容值和跨越其極板施加的電壓差的電荷。例如，假設(shè)所有的電容器C1，C2和C3具有相同的電容值，并且由于在預(yù)充電階段中，因由電荷泵的特殊布局保證的所有電容器的串聯(lián)連接，等于電源電壓Vdd的電壓差跨越電容器C1，C2，C3的每一個的極板被施加，每一電容器基本上存儲了等量的電荷。
在第二電荷共享操作階段中，開關(guān)S1和S2被閉合，以串聯(lián)連接電容器C1，C2，C3。由于串聯(lián)連接，以前存儲在每一電容器C1，C2，C3中的電荷與存儲在鄰近的電容器中的電荷被共享。而且，與在這個階段期間修改其電壓值的節(jié)點(diǎn)關(guān)聯(lián)的施壓電路與相應(yīng)的節(jié)點(diǎn)斷開，在這里，“斷開”意味著缺少低電阻抗路徑，該低電阻抗路徑是通向提供電源電壓Vdd的端子或提供接地電壓GND的端子的。
因此，存儲的電荷沿著該串聯(lián)連接被重新分配。這包括在泵400的每一節(jié)點(diǎn)處的電壓的改變。更具體地，當(dāng)節(jié)點(diǎn)N1保持在接地電壓GND，并且節(jié)點(diǎn)N2保持在3伏時，在節(jié)點(diǎn)N3的電壓變成等于3伏，在節(jié)點(diǎn)N4的電壓變成等于6伏，在節(jié)點(diǎn)N5的電壓變成等于6伏，以及在節(jié)點(diǎn)N6的電壓變成等于9伏。
在第三升壓階段中，開關(guān)S1和S2保持在前一個階段中的閉合，并且施壓電路410使節(jié)點(diǎn)N1從接地電壓GND達(dá)到3伏的電壓。由于所有的節(jié)點(diǎn)都通過電容的串聯(lián)連接被連接，因此在每一個節(jié)點(diǎn)N2，N3，N4，N5，N6的電壓增加了3伏；在節(jié)點(diǎn)N2(現(xiàn)在與節(jié)點(diǎn)N3短路)的電壓變成等于6伏，在節(jié)點(diǎn)N4(與節(jié)點(diǎn)N5短路)的電壓變成等于9伏，并且在節(jié)點(diǎn)N6的電壓變成等于12伏。
因此，在這里考慮的本發(fā)明的實(shí)施例中，電荷泵400控制跨越等于12伏的相應(yīng)有效范圍的電壓。
如前面所討論的，預(yù)充電階段，電荷共享階段以及升壓階段被連續(xù)重復(fù)執(zhí)行。以這種方式，提供給負(fù)載L的輸出電壓(也就是節(jié)點(diǎn)N6的電壓)在3伏(預(yù)充電階段)，9伏(電荷共享階段)以及12伏(升壓階段)的值之間振蕩。由負(fù)載L不可避免地消耗存儲在電容器C1，C2和C3的串聯(lián)連接中的電荷在升壓階段期間由施壓電路410來補(bǔ)償，其持續(xù)地重復(fù)提供電荷給串聯(lián)的電容器。
參考回圖4，5A，5B和5C，示出了電荷泵400的每一節(jié)點(diǎn)在三個階段的每一個期間的電壓取值。
現(xiàn)在將描述根據(jù)本發(fā)明的可能的實(shí)施例的施壓電路410到460的詳細(xì)結(jié)構(gòu)。
參考圖6A，施壓電路410包括邏輯反相器I(例如CMOS反相器)，其接收電源電壓Vdd和接地電壓GND作為電壓提供。反相器I包括連接到與邏輯塊470的輸出相連的節(jié)點(diǎn)L3的輸入端子，和連接到節(jié)點(diǎn)N1的輸出端子。
在預(yù)充電和電荷共享階段期間，由邏輯塊470提供給反相器I的輸入信號采取3伏的電壓，因此反相器輸出信號采取0伏的電壓(也就是，接地電壓GND)。在升壓階段期間，由邏輯塊470提供的輸入信號采取接地電壓GND。因此，輸出信號采取3伏的電壓。
應(yīng)當(dāng)理解，用這種方式，節(jié)點(diǎn)N1采取在前面描述的并在圖5A，5B和5C中示出的電壓值。
參考圖6B，施壓電路420包括NMOS晶體管MB1，該NMOS晶體管MB1具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出(節(jié)點(diǎn)L2)的柵極端子，以及連接到另一NMOS晶體管MB2的第一端子并且形成電路節(jié)點(diǎn)B1的第二端子。NMOS晶體管MB2進(jìn)一步包括連接到提供電源電壓Vdd的端子的柵極端子，以及連接到PMOS晶體管MB3的第一端子并且形成電路節(jié)點(diǎn)B2的第二端子。PMOS晶體管MB3進(jìn)一步包括連接到提供電源電壓Vdd的端子的柵極端子，連接到節(jié)點(diǎn)N2的第二端子，以及連接到節(jié)點(diǎn)N2的體端子。施壓電路420進(jìn)一步包括PMOS晶體管MB4，其具有連接到節(jié)點(diǎn)N2的第一端子，連接到提供電源電壓Vdd的端子的第二端子，連接到節(jié)點(diǎn)B2的柵極端子，以及連接到節(jié)點(diǎn)N2的體端子。在下面的描述中，以及在本說明書的剩余部分中，為簡明起見，假設(shè)NMOS和PMOS晶體管的閾值都等于1伏(也就是NMOS晶體管為+1伏，PMOS晶體管為-1伏)；然而這并不旨在作為對本發(fā)明的限制。
在預(yù)充電階段期間，邏輯塊470提供等于3伏的電壓給NMOS晶體管MB1的柵極端子，激活它，并由此將節(jié)點(diǎn)B1的電壓下拉到接地電壓GND。由于NMOS晶體管MB2的柵極端子的電壓等于3伏，因此后者晶體管導(dǎo)通，并且由此節(jié)點(diǎn)B2的電壓(以及PMOS晶體管MB4的柵極端子的電壓)被拉到接地電壓GND。因此，PMOS晶體管MB4導(dǎo)通，節(jié)點(diǎn)N2采取3伏的電壓，正如電荷泵400的正確運(yùn)行所要求的。在預(yù)充電階段期間，PMOS晶體管MB3關(guān)斷，因?yàn)槠涞谝欢俗雍偷诙俗拥碾妷喝≈刀疾桓哂?伏。
在電荷共享階段期間，邏輯塊470給NMOS晶體管MB1的柵極端子提供接地電壓GND，從而關(guān)斷它。節(jié)點(diǎn)B1保持浮置在接地電壓GND。在電荷共享階段期間，節(jié)點(diǎn)N2保持在3伏，并且由此PMOS晶體管MB4保持導(dǎo)通。晶體管MB2和MB3保持前一階段的相同狀態(tài)(分別為導(dǎo)通和關(guān)斷)。
在升壓階段期間，節(jié)點(diǎn)N2取等于6伏的電壓值，能夠?qū)MOS晶體管MB3導(dǎo)通，這又將提供6伏電壓給節(jié)點(diǎn)B2。因此，PMOS晶體管MB4關(guān)斷。同時，NMOS晶體管MB1的柵極端子保持在接地電壓，使該晶體管保持關(guān)斷。由于即使在這個階段NMOS晶體管MB2仍使其柵極端子在3伏的電壓，因此其保持導(dǎo)通并且將節(jié)點(diǎn)B1的電壓值設(shè)置為2伏(也就是，在其柵極端子的電壓減去閾值電壓值)。
可以看到，在三個操作階段的每一個期間，施壓電路420的每一個節(jié)點(diǎn)的電壓取值都是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏(也就是，電源電壓Vdd的值)。
參考圖6C，施壓電路430包括PMOS晶體管MC1，其具有連接到節(jié)點(diǎn)N3的第一端子，連接到提供電源電壓Vdd的端子的柵極端子，連接到節(jié)點(diǎn)N2的體端子，以及連接到PMOS晶體管MC2的第一端子、形成了電路節(jié)點(diǎn)C1的第二端子。PMOS晶體管MC2進(jìn)一步包括連接到節(jié)點(diǎn)C1的體端子，互相連接、形成了電路節(jié)點(diǎn)C2的柵極端子和第二端子。以這種方式，NMOS晶體管MC2被設(shè)置成所謂的二極管結(jié)構(gòu)。節(jié)點(diǎn)C2連接到第一端子和另一PMOS晶體管MC3的體端子，該P(yáng)MOS晶體管MC3進(jìn)一步包括互相連接并且形成電路節(jié)點(diǎn)C3的柵極端子和第二端子。即使在這種情況下，PMOS晶體管仍被設(shè)置成二極管結(jié)構(gòu)。類似地，節(jié)點(diǎn)C3連接到另一PMOS晶體管MC4的第一端子和體端子，該P(yáng)MOS晶體管MC4進(jìn)一步包括互相連接、形成了電路節(jié)點(diǎn)C4的柵極端子和第二端子。即使在這種情況下，PMOS晶體管仍被設(shè)置成二極管結(jié)構(gòu)。節(jié)點(diǎn)C4進(jìn)一步連接到PMOS晶體管MC6的第一端子和NMOS晶體管MC7的柵極端子。PMOS晶體管MC6進(jìn)一步包括連接到節(jié)點(diǎn)N1的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。NMOS晶體管MC7進(jìn)一步包括連接到NMOS晶體管MC5的第二端子、形成了電路節(jié)點(diǎn)C5的第一端子，連接到節(jié)點(diǎn)C5的體端子，以及連接到節(jié)點(diǎn)N3的第二端子。NMOS晶體管MC5進(jìn)一步包括連接到提供接地電壓GND的端子的第一端子，和連接到邏輯塊470的輸出節(jié)點(diǎn)(節(jié)點(diǎn)L2)的柵極端子。
在預(yù)充電階段期間，邏輯塊470提供等于3伏的電壓給NMOS晶體管MC5的柵極端子，激活它；因此，節(jié)點(diǎn)C5的電壓被拉到接地電壓GND。這意味著NMOS晶體管MC7導(dǎo)通，因?yàn)槠鋿艠O電壓被PMOS晶體管MC6驅(qū)動到3伏，該P(yáng)MOS晶體管MC6具有處于接地電壓GND的柵極端子，和處于等于3伏的電壓的第二端子。因此，對于NMOS晶體管MC5和MC7都導(dǎo)通的事實(shí)，節(jié)點(diǎn)N3采取接地電壓GND，正如電荷泵400的正確運(yùn)行所要求的。在預(yù)充電階段期間，PMOS晶體管MC1，MC2，MC3和MC4關(guān)斷，并且節(jié)點(diǎn)C1，C2，C3處于浮置。而且，PMOS晶體管MC1的體端子被驅(qū)動到3伏的電壓值。
在電荷共享階段期間，邏輯塊470給NMOS晶體管MC5的柵極端子提供接地電壓GND，從而將其關(guān)斷。由于PMOS晶體管MC6保持導(dǎo)通(具有處于3伏電壓的第二端子和處于接地電壓GND的柵極端子)，因此NMOS晶體管MC7的柵極端子保持在3伏的電壓。這意味著NMOS晶體管MC7保持導(dǎo)通，并且節(jié)點(diǎn)C5取等于2伏的電壓值(在其柵極端子的電壓減去閾值電壓值)。在該共享階段期間，節(jié)點(diǎn)N3取3伏的電壓值，使PMOS晶體管MC1保持關(guān)斷(其柵極端子具有等于3伏的電壓值)。在預(yù)充電階段中，PMOS晶體管MC2，MC3，MC4也保持關(guān)斷，并且節(jié)點(diǎn)C1，C2和C3處于浮置。
在升壓階段期間，節(jié)點(diǎn)N3取等于6伏的電壓值，并且PMOS晶體管MC6的柵極端子取等于3伏的電壓值(使其關(guān)斷)，同時邏輯塊470仍然提供接地電壓GND給NMOS晶體管MC5的柵極端子，并且PMOS晶體管MC1的體端子被驅(qū)動到6伏的電壓值，能夠?qū)MOS晶體管MC1導(dǎo)通，其將節(jié)點(diǎn)C1的電壓拉到6伏。因此，這三個二極管結(jié)構(gòu)的PMOS晶體管MC2，MC3和MC4導(dǎo)通，允許給節(jié)點(diǎn)C4提供3伏的電壓值(其不能由PMOS晶體管MC6來提供，PMOS晶體管MC6在這個階段被關(guān)斷)。更具體地，PMOS晶體管MC2，MC3和MC4的每一個用作具有1伏的閾值電壓值的二極管，并因此節(jié)點(diǎn)C2取5伏的電壓值，節(jié)點(diǎn)C3取4伏的電壓值，并且節(jié)點(diǎn)C4取3伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路430的每一個節(jié)點(diǎn)采取的電壓值也如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考圖6D，施壓電路440包括NMOS晶體管MD1，其具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出節(jié)點(diǎn)(節(jié)點(diǎn)L2)的柵極端子，以及連接到另一NMOS晶體管MD2的第一端子、形成電路節(jié)點(diǎn)D1的第二端子。NMOS晶體管MD2進(jìn)一步包括連接到提供電源電壓Vdd的端子的柵極端子，以及連接到NMOS晶體管MD3的第一端子、形成電路節(jié)點(diǎn)D2的第二端子。NMOS晶體管MD3進(jìn)一步包括連接到節(jié)點(diǎn)N2的柵極端子，連接到節(jié)點(diǎn)D2的體端子，以及連接到PMOS晶體管MD4的第一端子、形成電路節(jié)點(diǎn)D3的第二端子。PMOS晶體管MD4進(jìn)一步包括連接到節(jié)點(diǎn)N2的柵極端子，連接到節(jié)點(diǎn)N4的第二端子，以及連接到節(jié)點(diǎn)N4的體端子。施壓電路420進(jìn)一步包括PMOS晶體管MD5，其具有連接到節(jié)點(diǎn)N4的第一端子，連接到節(jié)點(diǎn)N2的第二端子，連接到節(jié)點(diǎn)D3的柵極端子，以及連接到節(jié)點(diǎn)N4的體端子。
在預(yù)充電階段期間，邏輯塊470提供等于3伏的電壓給NMOS晶體管MD1的柵極端子，激活它，并由此將節(jié)點(diǎn)D1的電壓拉到接地電壓GND。由于NMOS晶體管MD2的柵極端子的電壓等于3伏，因此后者晶體管被導(dǎo)通，并且由此節(jié)點(diǎn)D2的電壓也被拉到接地電壓GND。再次由于節(jié)點(diǎn)N2的3伏的電壓值，NMOS晶體管MD3被導(dǎo)通，并且由此后者晶體管提供接地電壓GND給節(jié)點(diǎn)D3。接地電壓GND又被提供給導(dǎo)通的PMOS晶體管MD5的柵極端子。以這種方式，節(jié)點(diǎn)N4被驅(qū)動到節(jié)點(diǎn)N2的電壓，也就是3伏。PMOS晶體管MD4在預(yù)充電階段期間保持關(guān)斷，因?yàn)槠鋿艠O端子具有這樣的電壓值(3伏)，該電壓值既不低于它的第一端子的電壓值(0伏)，也不低于它的第二端子的電壓值(3伏)。
在電荷共享階段期間，邏輯塊470給NMOS晶體管MD1的柵極端子提供接地電壓GND，從而將其關(guān)斷。節(jié)點(diǎn)D1保持浮置在零電壓。在該電荷共享階段期間，節(jié)點(diǎn)N4取6伏的電壓值，同時節(jié)點(diǎn)N2保持在3伏的電壓值。這意味著PMOS晶體管MD4導(dǎo)通，提供6伏的電壓值給節(jié)點(diǎn)D3，以這樣的方式PMOS晶體管MD5被關(guān)斷。而且，NMOS晶體管MD2和MD3保持導(dǎo)通，并且節(jié)點(diǎn)D2取2伏的電壓值(在其柵極端子的電壓減去閾值電壓值)。
在升壓階段期間，節(jié)點(diǎn)N4取等于9伏的電壓值，節(jié)點(diǎn)N2取6伏的電壓值，同時邏輯塊470繼續(xù)提供接地電壓GND給NMOS晶體管MD1的柵極端子，該NMOS晶體管MD1保持關(guān)斷。由于這些電壓值，PMOS晶體管MD4保持導(dǎo)通，它的第二端子的電壓高于它的柵極端子的電壓，使PMOS晶體管MD5保持關(guān)斷。根據(jù)節(jié)點(diǎn)N2的6伏的電壓值，NMOS晶體管MD3保持導(dǎo)通，并且節(jié)點(diǎn)D2因此取5伏的電壓值。而且，在升壓階段期間，NMOS晶體管MD2也保持導(dǎo)通，在節(jié)點(diǎn)D1提供2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路440的每一個節(jié)點(diǎn)采取的電壓值也如此，以允許使用低電壓晶體管。實(shí)際上，在每一晶體管中，跨越其端子的電壓差至多等于3伏。
參考圖6E，施壓電路450包括PMOS晶體管ME1，其具有連接到節(jié)點(diǎn)N5的第一端子，連接到節(jié)點(diǎn)N2的柵極端子，連接到節(jié)點(diǎn)N4的體端子，以及連接到PMOS晶體管ME2的第一端子、形成了電路節(jié)點(diǎn)E1的第二端子。PMOS晶體管ME2進(jìn)一步包括連接到節(jié)點(diǎn)E1的體端子，以及互相連接、形成了電路節(jié)點(diǎn)E2的柵極端子和第二端子。以這種方式，NMOS晶體管ME2被設(shè)置成二極管結(jié)構(gòu)。節(jié)點(diǎn)E2連接到另一PMOS晶體管ME3的第一端子和體端子，該P(yáng)MOS晶體管ME3進(jìn)一步包括互相連接并且形成了電路節(jié)點(diǎn)E3的柵極端子和第二端子。即使在這種情況下，PMOS晶體管仍被設(shè)置成二極管結(jié)構(gòu)。類似地，節(jié)點(diǎn)E3連接到另一PMOS晶體管ME4的第一端子和體端子，該P(yáng)MOS晶體管ME4進(jìn)一步包括互相連接、形成了電路節(jié)點(diǎn)E4的柵極端子和第二端子。即使在這種情況下，PMOS晶體管仍被設(shè)置成二極管結(jié)構(gòu)。節(jié)點(diǎn)E4進(jìn)一步連接到PMOS晶體管ME5的第一端子和NMOS晶體管ME6的柵極端子。PMOS晶體管ME5進(jìn)一步包括連接到節(jié)點(diǎn)N3的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。NMOS晶體管ME6進(jìn)一步包括連接到NMOS晶體管ME7的第二端子、形成了電路節(jié)點(diǎn)E5的第一端子，連接到節(jié)點(diǎn)E5的體端子，以及連接到節(jié)點(diǎn)N5的第二端子。NMOS晶體管ME7進(jìn)一步包括連接到NMOS晶體管ME8的第二端子的第一端子，以及連接到提供電源電壓Vdd的端子的柵極端子。NMOS晶體管ME8進(jìn)一步包括連接到邏輯塊470的輸出(節(jié)點(diǎn)L2)的柵極端子和連接到提供接地電壓GND的端子的第一端子。
在預(yù)充電階段期間，邏輯塊470提供等于3伏的電壓給NMOS晶體管ME8的柵極端子，激活它；因此，節(jié)點(diǎn)E6的電壓被拉到接地電壓GND。NMOS晶體管ME7被導(dǎo)通，因?yàn)槠鋿艠O電壓等于3伏，并且因此節(jié)點(diǎn)E5的電壓也被拉到接地電壓GND。這意味著NMOS晶體管ME6被導(dǎo)通，因?yàn)槠鋿艠O電壓被PMOS晶體管ME5驅(qū)動到3伏，該P(yáng)MOS晶體管ME5具有處于接地電壓GND的柵極端子，和處于3伏的電壓的第二端子。因此，對于NMOS晶體管ME6，ME7和ME8導(dǎo)通的事實(shí)，節(jié)點(diǎn)N5采取接地電壓GND，正如電荷泵400的正確運(yùn)行所要求的。在預(yù)充電階段期間，PMOS晶體管ME1，ME2，ME3和ME4被關(guān)斷，并且節(jié)點(diǎn)E1，E2，E3浮置。而且，PMOS晶體管ME1的體端子被驅(qū)動到3伏的電壓值。
在電荷共享階段期間，邏輯塊470給NMOS晶體管ME8的柵極端子提供接地電壓GND，從而將其關(guān)斷。MOS晶體管ME7保持導(dǎo)通，提供2伏的電壓給節(jié)點(diǎn)E6。而且，節(jié)點(diǎn)N3取3伏的電壓值，將PMOS晶體管ME5關(guān)斷，并且節(jié)點(diǎn)N5取等于6伏的電壓值，能夠?qū)MOS晶體管ME1導(dǎo)通(其體端子被驅(qū)動到9伏的電壓值)，其將節(jié)點(diǎn)E1的電壓拉到6伏。因此，這三個二極管結(jié)構(gòu)的PMOS晶體管ME2，ME3和ME4導(dǎo)通，允許提供3伏的電壓值給節(jié)點(diǎn)E4(其不能由PMOS晶體管ME5提供，PMOS晶體管ME5在這個階段被關(guān)斷)。更具體地，PMOS晶體管ME2，ME3和ME4的每一個用作具有1伏的閾值電壓值的二極管，并因此節(jié)點(diǎn)E2取5伏的電壓值，節(jié)點(diǎn)E3取4伏的電壓值，并且節(jié)點(diǎn)E4取3伏的電壓值。這意味著NMOS晶體管ME6保持導(dǎo)通，并且節(jié)點(diǎn)E5取等于2伏的電壓值(在其柵極端子電壓減去閾值電壓值)。
在升壓階段期間，節(jié)點(diǎn)N5取9伏的電壓值，并且PMOS晶體管ME5的柵極端子取等于6伏的電壓值(保持關(guān)斷)，同時邏輯塊470仍然提供接地電壓GND給NMOS晶體管ME8的柵極端子，并且PMOS晶體管ME1的體端子被驅(qū)動到9伏的電壓值。MOS晶體管ME7保持導(dǎo)通，再次提供2伏的電壓給節(jié)點(diǎn)E6。能夠保持PMOS晶體管ME1導(dǎo)通的9伏的電壓意味著節(jié)點(diǎn)C1的電壓取9伏的值。因此，這三個二極管結(jié)構(gòu)的PMOS晶體管ME2，ME3和ME4允許給節(jié)點(diǎn)E4提供6伏的電壓值(其不能由PMOS晶體管ME5提供，PMOS晶體管ME5即使在該階段也是關(guān)斷的)。更具體地，節(jié)點(diǎn)E2取8伏的電壓值，節(jié)點(diǎn)E3取7伏的電壓值，并且節(jié)點(diǎn)E4取6伏的電壓值。這又將保持NMOS晶體管ME6導(dǎo)通，并且節(jié)點(diǎn)E5取等于2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路450的每一個節(jié)點(diǎn)采取的電壓值也如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差都處于3伏的極限，并且沒有超過。
現(xiàn)在參考圖6F，施壓電路460包括NMOS晶體管MF1，其具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出(節(jié)點(diǎn)L2)的柵極端子，以及連接到另一NMOS晶體管MF2的第一端子、形成電路節(jié)點(diǎn)F1的第二端子。NMOS晶體管MF2進(jìn)一步包括連接到提供電源電壓Vdd的端子的柵極端子，和連接到NMOS晶體管MF3的第一端子、形成了電路節(jié)點(diǎn)F2的第二端子。NMOS晶體管MF3進(jìn)一步包括連接到節(jié)點(diǎn)N2的柵極端子，連接到節(jié)點(diǎn)F2的體端子，以及連接到NMOS晶體管MF4的第一端子、形成了電路節(jié)點(diǎn)F3的第二端子。NMOS晶體管MF4進(jìn)一步包括連接到節(jié)點(diǎn)N4的柵極端子，連接到節(jié)點(diǎn)F3的體端子，以及連接到PMOS晶體管MF6的第一端子的第二端子。PMOS晶體管MF6進(jìn)一步包括連接到節(jié)點(diǎn)N4的柵極端子，連接到節(jié)點(diǎn)N6的第二端子，以及連接到節(jié)點(diǎn)N6的體端子。施壓電路460進(jìn)一步包括PMOS晶體管MF5，其具有連接到節(jié)點(diǎn)N6的第一端子，連接到節(jié)點(diǎn)N4的第二端子，連接到節(jié)點(diǎn)F4的柵極端子，以及連接到節(jié)點(diǎn)N6的體端子。
在預(yù)充電階段期間，邏輯塊470提供等于3伏的電壓給NMOS晶體管MF1的柵極端子，激活它，并且由此將節(jié)點(diǎn)F1的電壓拉到接地電壓GND。由于NMOS晶體管MF2的柵極端子的電壓等于3伏，因此后者晶體管導(dǎo)通，并且由此節(jié)點(diǎn)F2的電壓也被拉到接地電壓GND。再次由于節(jié)點(diǎn)N2的3伏的電壓值，NMOS晶體管MF3被導(dǎo)通，并且由此后者晶體管給節(jié)點(diǎn)F3提供接地電壓GND。由于它的柵極端子的電壓值等于3伏，NMOS晶體管MF4也被導(dǎo)通。因此，NMOS晶體管MF4提供接地電壓GND給節(jié)點(diǎn)F4。接地電壓GND又被提供給導(dǎo)通的PMOS晶體管MF5的柵極端子。以這種方式，節(jié)點(diǎn)N6被驅(qū)動到節(jié)點(diǎn)N4的電壓，也就是3伏。PMOS晶體管MF6在預(yù)充電階段期間保持關(guān)斷，因?yàn)槠鋿艠O端子具有這樣的電壓值(3伏)，該電壓值既不低于它的第一端子的電壓值(0伏)，也不低于它的第二端子的電壓值(3伏)。
在電荷共享階段期間，邏輯塊470給NMOS晶體管MF1的柵極端子提供接地電壓GND，從而將其關(guān)斷。節(jié)點(diǎn)F1保持浮置。在該電荷共享階段期間，節(jié)點(diǎn)N6取9伏的電壓值，同時節(jié)點(diǎn)N2保持在3伏的電壓值，并且節(jié)點(diǎn)N4取6伏的電壓值。這意味著PMOS晶體管MF6導(dǎo)通，提供9伏的電壓值給節(jié)點(diǎn)F4，以這樣的方式PMOS晶體管MF5被關(guān)斷。而且，NMOS晶體管MF2，MF3和MF4保持導(dǎo)通，并且節(jié)點(diǎn)F2和F3分別取2伏和5伏的電壓值。
在升壓階段期間，節(jié)點(diǎn)N6取等于12伏的電壓值，節(jié)點(diǎn)N2和N4取6伏的電壓值，同時邏輯塊470繼續(xù)提供接地電壓GND給NMOS晶體管MF1的柵極端子，該NMOS晶體管MF1保持關(guān)斷。由于這些電壓值，PMOS晶體管MF4保持導(dǎo)通，它的第二端子的電壓高于它的柵極端子的電壓，使PMOS晶體管MF5保持關(guān)斷。根據(jù)節(jié)點(diǎn)N4的6伏的電壓值，NMOS晶體管MF4保持導(dǎo)通，因此節(jié)點(diǎn)F3取8伏的電壓值。而且NMOS晶體管MF3和MF2也保持導(dǎo)通，在節(jié)點(diǎn)D1提供2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路460的每一個節(jié)點(diǎn)采取的電壓值也如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考回圖4，并回想開關(guān)S1，S2的控制方式，即在預(yù)充電階段期間打開(也就是不導(dǎo)電)，以及在電荷共享階段和升壓階段期間閉合(也就是導(dǎo)電)，邏輯塊470能夠在預(yù)充電階段期間(節(jié)點(diǎn)N2處于3伏的電壓，開關(guān)S1打開)提供3伏的電壓給節(jié)點(diǎn)L1(也就是，給開關(guān)S1的PMOS晶體管的柵極端子)，在升壓階段期間(節(jié)點(diǎn)N2處于6伏的電壓，開關(guān)S1閉合)提供3伏的電壓給節(jié)點(diǎn)L1，并且在電荷共享階段期間(節(jié)點(diǎn)N2處于3伏的電壓，開關(guān)S1閉合)提供接地電壓GND給節(jié)點(diǎn)L1。而且，因?yàn)殚_關(guān)S2的PMOS晶體管的柵極端子連接到節(jié)點(diǎn)N2，因此其在預(yù)充電階段和電荷共享階段期間都取3伏的電壓值，并且在升壓階段期間取6伏的電壓值。因此，在這兩個開關(guān)S1和S2的每一個中，跨越其端子的電壓差處于3伏的極限，并因此其中包括的PMOS晶體管可以是低電壓晶體管類型。
根據(jù)本發(fā)明的實(shí)施例，在節(jié)點(diǎn)N2，N3和N4采取的電壓的集合-也就是，由電荷泵400輸出的操作電壓Vhi’的子集-用作參考圖2描述的該組輔助電壓CP_Va。實(shí)際上，節(jié)點(diǎn)N2，N3和N4的電壓是由電荷泵400輸出的操作電壓Vhi’，其被提供給施壓電路420-460(電荷泵400本身的)，以這樣的方式控制電荷泵400的低電壓晶體管，以使施加在其每一對端子的電壓之間的差等于或者小于電源電壓Vdd。
在所討論的實(shí)例中，相應(yīng)于由電荷泵400輸出的操作電壓Vhi’(也就是，節(jié)點(diǎn)N1-N6的電壓)的有效范圍等于12伏，并且由輔助電壓CP_Va(也就是，節(jié)點(diǎn)N2-N4的電壓)跨越的輔助范圍等于6伏。
根據(jù)另一實(shí)施例，考慮使用所謂的中電壓晶體管的可能性。為了本描述的目的，中電壓晶體管是以這樣的方式設(shè)計(jì)的器件，以確保承受(跨越其端子)由高于電源電壓Vdd、但仍然低于高電壓晶體管能承受的最高電壓差的電壓Vm限定上限的電壓差的能力(例如，假定該高電壓晶體管能夠承受泵的最后節(jié)點(diǎn)N6的電壓，那么中電壓晶體管不能被設(shè)計(jì)為承受這樣的高電壓)。再次參考包括MOS晶體管的電路實(shí)例，MV MOS晶體管可以具有能夠避免氧化物擊穿的厚度的柵極氧化物，并且施加在柵極和溝道之間的電壓差高于電源電壓Vdd，但是低于電荷泵在其最后節(jié)點(diǎn)輸出的電壓。
在電荷泵的施壓電路中包含這樣的器件的可能性明顯使得其結(jié)構(gòu)變得更簡單。更具體地，由于中電壓晶體管可以承受高于電源電壓Vdd的電壓差，因此連接到泵的節(jié)點(diǎn)的施壓電路可以以更簡單的方式實(shí)現(xiàn)，所述施壓電路經(jīng)歷的電壓等于或低于Vm(在泵的所有操作階段期間，也就是在預(yù)充電、共享和升壓階段期間)。例如，利用了中電壓晶體管的施壓電路可以由單獨(dú)的中電壓晶體管實(shí)現(xiàn)，起到電子開關(guān)的作用。所述單獨(dú)的中電壓晶體管可以直接連接在泵的相應(yīng)節(jié)點(diǎn)和提供在預(yù)充電階段期間將要強(qiáng)加在該節(jié)點(diǎn)上的電壓值(用來控制開關(guān)的打開/閉合所需的電壓比如是在前施壓電路的節(jié)點(diǎn)的電壓)的電壓源之間。相反，當(dāng)節(jié)點(diǎn)必須取高于Vm的電壓時，例如在升壓階段期間，與其連接的施壓電路應(yīng)該具有與前面關(guān)于示例性電荷泵400描述的結(jié)構(gòu)相似的結(jié)構(gòu)，也就是包括更多的晶體管。
電荷泵輸出電壓的穩(wěn)定和調(diào)節(jié)如前所述，電荷泵的節(jié)點(diǎn)N1-N6的電壓(也就是操作電壓Vhi’)在不同值之間振蕩；例如，提供給負(fù)載L的輸出電壓(也就是節(jié)點(diǎn)N6的電壓)在3伏，9伏和12伏的值之間振蕩。因此，由于希望提供盡可能穩(wěn)定的電壓，因此操作電壓Vhi’被有利地提供給電壓調(diào)節(jié)器120’塊，以便被穩(wěn)定。然而，如果PMU110’不包括任何電壓調(diào)節(jié)器塊120’，則根據(jù)本發(fā)明的替代實(shí)施例，電荷泵塊115’直接包括電壓調(diào)節(jié)器電路，用于至少調(diào)節(jié)和穩(wěn)定由節(jié)點(diǎn)N6提供的操作電壓Vhi’。
實(shí)際上，在實(shí)際情況下具有有限的等效阻抗的負(fù)載L的存在意味著不可避免地消耗存儲在電容器C1、C2和C3的串聯(lián)連接中的電荷。這種電荷消耗導(dǎo)致了輸出電流I1從節(jié)點(diǎn)N6流到負(fù)載L(參見圖7)。這樣的負(fù)載電流I1的存在又導(dǎo)致了由電荷泵輸出的電壓值的降低。由于這些原因，穩(wěn)定器電容器Cs可以直接包括在泵400的結(jié)構(gòu)中，具有連接到節(jié)點(diǎn)N6的第一端子和連接到提供接地電壓GND的端子的第二端子。穩(wěn)定器電容器Cs以采用半導(dǎo)體結(jié)的耗盡區(qū)的電路來有利地實(shí)現(xiàn)。穩(wěn)定器電容器Cs引入了相應(yīng)于節(jié)點(diǎn)N6的濾波效應(yīng)(更精確地，低通濾波效應(yīng))。通過正確地形成穩(wěn)定器電容器Cs的尺寸，也就是適時地選擇其電容值，可以限制或者至少減慢由因負(fù)載電流I1的存在引起的消耗效應(yīng)導(dǎo)致的節(jié)點(diǎn)N6的電壓值的降低。實(shí)際上，利用穩(wěn)定器電容器Cs的適當(dāng)?shù)碾娙葜?，存儲在其中的電荷?shí)際上可能足以在泵的三個操作階段(預(yù)充電，電荷共享和升壓階段)的周期期間提供負(fù)載電流I1。當(dāng)這三個操作階段被再次執(zhí)行時，存儲在穩(wěn)定器電容器Cs中的電荷由泵恢復(fù)。
如前面所解釋的，節(jié)點(diǎn)N6的電壓理想地能夠僅采取三個電壓值(3、9和12伏)；然而，負(fù)載L可能需要來自由電荷泵產(chǎn)生的電壓的電壓差。電荷泵400的每一節(jié)點(diǎn)的電壓，并且尤其是節(jié)點(diǎn)N6的電壓，能夠在預(yù)充電、共享和升壓階段采取總是為供應(yīng)泵的電壓倍數(shù)的值，在該示例性情況下為3伏的電源電壓Vdd。
直接在電荷泵塊115’級(也就是，沒有采用電壓調(diào)節(jié)器塊120’)穩(wěn)定節(jié)點(diǎn)N6的電壓的第一解決辦法包括調(diào)節(jié)供應(yīng)泵的電壓的幅度，以這樣的方式還能夠調(diào)節(jié)節(jié)點(diǎn)N6的電壓。為此，第一電壓調(diào)節(jié)器電路710被包括在電荷泵400中。更具體地，第一電壓調(diào)節(jié)器電路710適于通過供應(yīng)線SL提供已調(diào)節(jié)的電源電壓Vrs用于供給所有的施壓電路410-460。供應(yīng)線SL連接到施壓電路410-460，并且連接到第一電壓調(diào)節(jié)器電路310的輸出端子。第一電壓調(diào)節(jié)器電路710包括運(yùn)算放大器720，其具有連接到供應(yīng)線SL的正輸入端子，連接到提供參考電壓Vref的參考生成器電路730的負(fù)輸入端子，以及連接到PMOS晶體管740的柵極端子的輸出端。PMOS晶體管740進(jìn)一步包括連接到供應(yīng)線SL的第一端子和連接到提供電源電壓Vdd的端子的第二端子。參考生成器電路730連接到提供電源電壓Vdd的端子和提供接地電壓的端子。參考生成器電路730能夠生成參考電壓Vrf，其具有從接近接地電壓GND變化到接近電源電壓Vdd的值。例如，參考生成器電路730可以包括電阻分壓器，其包括第一電阻器R1和電位計(jì)R2。第一電阻器R1具有連接到提供接地電壓GND的端子的第一端子和連接到運(yùn)算放大器720的負(fù)輸入端子的第二端子。電位計(jì)R2具有連接到電阻器R1的第二端子的第一端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的比率端子。PMOS晶體管740和運(yùn)算放大器720在其端子處經(jīng)歷的電壓差等于或小于電源電壓Vdd。因此，它們可以只使用低電壓晶體管來實(shí)現(xiàn)。
調(diào)節(jié)電位計(jì)R2，可以為參考電壓Vrf設(shè)置所需的值。由于運(yùn)算放大器720和PMOS晶體管740的回路連接引起的負(fù)反饋，已調(diào)節(jié)的電源電壓Vrs的值追蹤參考電壓Vrf，并保持穩(wěn)定。用這種方式，為了在節(jié)點(diǎn)N6獲得所需的電壓值，有必要設(shè)置相應(yīng)的參考電壓Vrf。
參考下表，示出了對于參考電壓Vrf的三個示例性不同值節(jié)點(diǎn)N1-N6(在升壓階段期間)的電壓值。

圖8示出了直接在電荷泵塊115’級穩(wěn)定節(jié)點(diǎn)N6的電壓的另一個解決辦法。該解決辦法采用電源電壓和節(jié)點(diǎn)N6的電壓之間的反饋反應(yīng)，通過第二電壓調(diào)節(jié)器電路850來實(shí)現(xiàn)。
為此，供應(yīng)線SL連接到施壓電路410-460和第二電壓調(diào)節(jié)器電路850的輸出端子。第二電壓調(diào)節(jié)器電路850進(jìn)一步包括PMOS晶體管855，其具有連接到供應(yīng)線SL的第一端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到比較器860的輸出端子的柵極端子，該比較器接收電源電壓Vdd和接地電壓GND作為電壓供應(yīng)。比較器860進(jìn)一步包括接收比較電壓Vco的負(fù)輸入端子和連接到分壓器電路865的輸出端子的正輸入端子。分壓器電路865包括第一電阻器R1’，其具有接收接地電壓GND的第一端子和連接到比較器860的正輸入端子的第二端子(分壓器電路865的輸出端子)。分壓器電路865進(jìn)一步包括第二電阻器R2’，其具有連接到第一電阻器R1’的第二端子的第一端子，和連接到節(jié)點(diǎn)N6的第二端子。第二電阻器R2’的電阻值三倍于第一電阻器R1’的電阻值。分壓器電路865的目的是為了給比較器860的負(fù)輸入端子提供電壓，該電壓值允許比較器860的全部低電壓晶體管實(shí)施方式。
更具體地，第一和第二電阻器R1’，R2’的電阻值使得在比較器860的正輸入端子的電壓等于節(jié)點(diǎn)N6的電壓除以四。由于節(jié)點(diǎn)N6的更高可能的電壓等于電源電壓Vdd的值的四倍，因此將其用四除意味著具有至多3伏的電壓值，也就是，等于電源電壓Vdd。用這種方式，可以只使用低電壓晶體管來實(shí)現(xiàn)比較器860。
在電荷泵操作期間，節(jié)點(diǎn)N6的電壓首先被四除，以獲得縮減了的電壓，然后與比較電壓Vco比較。只要該縮減了的電壓低于比較電壓，那么比較器860就保持PMOS晶體管855的柵極端子接地，保持晶體管激活。用這種方式，供應(yīng)線SL提供等于電源電壓Vdd的電壓給所有施壓電路410-460。
反之，如果該縮減了的電壓超過了比較電壓Vco，那么比較器860就驅(qū)動PMOS晶體管855的柵極端子到電源電壓Vdd，將其關(guān)斷。這樣，供應(yīng)線SL變成浮置，并且電荷泵趨向于關(guān)斷。因此，在節(jié)點(diǎn)N6的電壓降低了(由于負(fù)載消耗電流)，直到其降到比較電壓Vcon之下為止。在這點(diǎn)上，比較器860的輸出端子達(dá)到接地電壓GND，PMOS晶體管855導(dǎo)通，并且供應(yīng)線SL再次達(dá)到電源電壓Vdd。
這樣，可以調(diào)節(jié)在節(jié)點(diǎn)N6的電壓，建立其最大的允許值。更具體地，由于比較器860執(zhí)行了采用被四除的節(jié)點(diǎn)N6的電壓和比較電壓Vco的比較，因此所述最大的允許電壓等于比較電壓Vco的四倍。
負(fù)電荷泵參考圖9，示意性示出了根據(jù)本發(fā)明的實(shí)施例的負(fù)電荷泵900。電荷泵900的目的是產(chǎn)生低于接地電壓GND的負(fù)操作電壓。更具體地，電荷泵900包括級聯(lián)，在這里的實(shí)例中考慮三級。電荷泵900適于產(chǎn)生例如用來擦除存儲器單元的負(fù)電壓。應(yīng)當(dāng)注意這里描述的電荷泵是示例性的，在該意義上，級的數(shù)量(并且由此電容器的數(shù)量)只是表示性的。實(shí)際上，本發(fā)明的教導(dǎo)還可以涉及具有不同數(shù)量的電容器(并且因此，在輸出節(jié)點(diǎn)具有不同電壓值)的負(fù)電荷泵。
通用級包括電容器，例如三個電容器C’1、C’2、C’3。這三個電容器通過兩個開關(guān)S’1、S’2串聯(lián)連接。
電荷泵900還包括多個適于在電荷泵的多個節(jié)點(diǎn)N’1、N’2、N’3、N’4、N’5、N’6上施加電壓的施壓電路910、920、930、940、950、960，以這樣的方式來適當(dāng)?shù)貫殡娙萜鰿’1、C’2、C’3充電，還包括邏輯塊990，其適于產(chǎn)生控制信號，所述控制信號的目的將在下面的描述中解釋。
更具體地，電容器C’1包括連接到施壓電路910的輸出端子的第一極板(與節(jié)點(diǎn)N’1對應(yīng))，以及連接到開關(guān)S’1的第一端子的第二極板(與節(jié)點(diǎn)N’2對應(yīng))。另外，節(jié)點(diǎn)N’2進(jìn)一步連接到施壓電路920的輸出端子。
開關(guān)S’1包括NMOS晶體管，其具有形成開關(guān)的第一端子的第一端子，連接到邏輯塊900的第一輸出端子(節(jié)點(diǎn)M1)的控制端子(柵極端子)，連接到節(jié)點(diǎn)N’2的體端子，以及形成開關(guān)S’1的第二端子、連接到電容器C’2的第一極板(與節(jié)點(diǎn)N’3對應(yīng))的第二端子。而且，節(jié)點(diǎn)N’3連接到施壓電路930的輸出端子。
電容器C’2具有連接到開關(guān)S’2的第一端子的第二極板(與節(jié)點(diǎn)N’4對應(yīng))。節(jié)點(diǎn)N’4進(jìn)一步連接到施壓電路940的輸出節(jié)點(diǎn)。
開關(guān)S’2包括N溝道MOS晶體管，其具有連接到節(jié)點(diǎn)N’2的控制端子(柵極端子)，連接到節(jié)點(diǎn)N’4的體端子，形成開關(guān)的第一端子的第一端子，以及形成開關(guān)S’2的第二端子、連接到電容器C’3的第一極板(與節(jié)點(diǎn)N’5對應(yīng))的第二端子。而且，節(jié)點(diǎn)N’5進(jìn)一步連接到施壓電路950的輸出端子。
電容器C’3具有連接到施壓電路960的輸出端子的第二極板，與節(jié)點(diǎn)N’6對應(yīng)。形成電荷泵的輸出節(jié)點(diǎn)的節(jié)點(diǎn)N’6進(jìn)一步連接到負(fù)載，該負(fù)載被示意地表示為雙極的L’。例如，如果存儲器200的PMU 110’包括電壓調(diào)節(jié)器塊120’，則負(fù)載L’可以對應(yīng)于后者塊的輸入。可替代的，負(fù)載L’可以對應(yīng)于存儲器200的操作電路的輸入，其需要使用由電荷泵產(chǎn)生的負(fù)電壓。
根據(jù)本發(fā)明的實(shí)施例，電荷泵900接收電源電壓Vdd和接地電壓GND作為輸入；而且，在電荷泵900的節(jié)點(diǎn)N1’-N6’采取的電壓對應(yīng)于由電荷泵塊115’輸出的一組操作電壓Vhi’。
邏輯塊990進(jìn)一步包括連接到施壓電路920、930、940、950和960的輸入端子的第二輸出端子(節(jié)點(diǎn)M2)，連接到施壓電路920的輸入端子的第三輸出端子(節(jié)點(diǎn)M3)，連接到施壓電路910、920、930、940和960的輸入端子的第四輸出端子(節(jié)點(diǎn)M4)，以及連接到施壓電路940的輸入端子的第五輸出端子。
施壓電路940具有連接到節(jié)點(diǎn)N’2的另一輸入端子；施壓電路950具有兩個另外的分別連接到節(jié)點(diǎn)M1和N’2的輸入端子；施壓電路960具有分別連接到節(jié)點(diǎn)N’3、M1、N’2和N’4的四個另外的輸入端子。
為了更好的解釋電荷泵400的操作，現(xiàn)在參考圖10A、10B和10C，示出了在下列三個不同的操作階段期間電荷泵900的簡化等效電路預(yù)充電階段(圖10A)，電荷共享階段(圖10B)，以及升壓階段(圖10C)。更具體地，在電荷泵操作中，這三個階段被重復(fù)執(zhí)行。
第一預(yù)充電階段用于將每一電容器C’1、C’2和C’3充電到電源電壓Vdd。特別地，在這個階段期間，開關(guān)S’1和S’2打開，并且每一電容器C’1、C’2和C’3因此與另外兩個隔離。施壓電路在相應(yīng)的節(jié)點(diǎn)上起作用，以便將電容器的第一極板偏置到等于電源電壓Vdd的電壓，并且將電容器的第二極板偏置到等于接地電壓GND的電壓。因此，施壓電路910偏置節(jié)點(diǎn)N’1到電源電壓Vdd，在該實(shí)例中是3伏；施壓電路920偏置節(jié)點(diǎn)N’2到接地電壓GND；施壓電路930偏置節(jié)點(diǎn)N’3到3伏的電壓；施壓電路940偏置節(jié)點(diǎn)N’4到接地電壓GND；施壓電路950偏置節(jié)點(diǎn)N5到3伏的電壓；并且施壓電路960偏置節(jié)點(diǎn)N6到接地電壓GND。
預(yù)充電階段之后，每一電容器C’1、C’2、C’3存儲電荷，其依賴于相應(yīng)的電容值和跨越其極板施加的電壓差。例如，假設(shè)所有的電容器C’1、C’2和C’3具有相同的電容值，由于在預(yù)充電階段中因由電荷泵的特定拓?fù)浔ＷC的所有電容器的串聯(lián)連接而導(dǎo)致等于電源電壓的電壓差施加在每個電容器C’1、C’2、C’3的極板兩端，因此每一電容器存儲了基本相等量的電荷。
在第二電荷共享操作階段中，開關(guān)S’1和S’2閉合，以串聯(lián)連接電容器C’1、C’2、C’3。由于該串聯(lián)連接，先前存儲在每一電容器C’1、C’2、C’3中的電荷被與存儲在鄰近的電容器中的電荷共享。而且，在這個階段期間，與修改它們的電壓值的節(jié)點(diǎn)關(guān)聯(lián)的施壓電路與相應(yīng)的節(jié)點(diǎn)斷開。
因此，存儲的電荷沿著該串聯(lián)連接被重新分配。這包括在電荷泵400的每一節(jié)點(diǎn)處存在的電壓的改變。更具體地，當(dāng)節(jié)點(diǎn)N’1保持在3伏并且節(jié)點(diǎn)N’2保持在接地電壓GND時，節(jié)點(diǎn)N’3的電壓變?yōu)榈扔诮拥仉妷篏ND，節(jié)點(diǎn)N’4的電壓變?yōu)榈扔?3伏，節(jié)點(diǎn)N’5的電壓變?yōu)榈扔?3伏，并且節(jié)點(diǎn)N’6的電壓變?yōu)榈扔?6伏。
在第三升壓階段中，開關(guān)S’1和S’2保持前一階段中的閉合，并且施壓電路910將節(jié)點(diǎn)N’1從3伏的電壓變?yōu)榻拥仉妷篏ND。由于所有的節(jié)點(diǎn)都借助電容串聯(lián)連接被連接，因此在每一個節(jié)點(diǎn)N’2、N’3、N’4、N’5、N’6的電壓降低了3伏節(jié)點(diǎn)N’2(現(xiàn)在短路于節(jié)點(diǎn)N’3)的電壓變?yōu)榈扔?3伏，節(jié)點(diǎn)N’4(現(xiàn)在短路于節(jié)點(diǎn)N’5)的電壓變?yōu)榈扔?6伏，并且節(jié)點(diǎn)N’6的電壓變?yōu)榈扔?9伏。
因此，在這里考慮的本發(fā)明的實(shí)施例中，電荷泵400控制跨越相應(yīng)等于9伏的有效范圍的電壓。
如前面所討論的，預(yù)充電階段，電荷共享階段以及升壓階段被連續(xù)地重復(fù)執(zhí)行。以這種方式，提供給負(fù)載L’的輸出電壓(也就是節(jié)點(diǎn)N’6的電壓)在0伏(預(yù)充電階段)，-6伏(電荷共享階段)以及-9伏(升壓階段)的值之間振蕩。由負(fù)載L’不可避免地消耗存儲在電容器C’1、C’2和C’3的串聯(lián)連接中的電荷在升壓階段期間由施壓電路910來補(bǔ)償，其持續(xù)地重復(fù)提供電荷給電容器的該串聯(lián)連接。
在實(shí)際實(shí)施方式中，負(fù)載L’通常通過電壓調(diào)節(jié)器(未在圖中示出)連接到電荷泵900的節(jié)點(diǎn)N’6上，該電壓調(diào)節(jié)器允許降低在節(jié)點(diǎn)N’6上的電壓擺動，這樣獲得盡可能穩(wěn)定的輸出電壓。
參考回圖9，10A，10B，10C，示出了對于這三個階段的每一個的電荷泵900的每一節(jié)點(diǎn)采取的電壓值。
現(xiàn)在將描述根據(jù)本發(fā)明的可能的實(shí)施例的施壓電路910、920、930、940、950、960的詳細(xì)結(jié)構(gòu)。
參考圖11A，施壓電路910包括邏輯反相器I’(例如CMOS反相器)，其接收電源電壓Vdd和接地電壓GND作為電壓供應(yīng)。反相器I’包括連接到邏輯塊990的輸出節(jié)點(diǎn)(節(jié)點(diǎn)M4)的輸入端子，以及連接到節(jié)點(diǎn)N’1的輸出端子。
在預(yù)充電和電荷共享階段期間，由邏輯塊990提供給反相器I’的輸入信號取等于接地電壓GND的電壓，因此反相器輸出信號取3伏的電壓值。在升壓階段期間，由邏輯塊990提供的輸入信號取等于3伏的電壓值。因此，輸出信號取接地電壓GND。
應(yīng)當(dāng)理解，用這種方式，節(jié)點(diǎn)N’1取前面描述的并且在圖10A、10B和10C中示出的電壓值。
參考圖11B，施壓電路920包括NMOS晶體管MB’1，其具有連接到節(jié)點(diǎn)N’1的第一端子，連接到提供接地電壓GND的端子的柵極端子，連接到節(jié)點(diǎn)N’2的體端子，以及連接到PMOS晶體管MB’2的第一端子、形成電路節(jié)點(diǎn)B’1的第二端子。PMOS晶體管MB’2進(jìn)一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS晶體管MB’3的第一端子、形成電路節(jié)點(diǎn)B’2的第二端子，以及連接到節(jié)點(diǎn)B’2的體端子。PMOS晶體管MB’3進(jìn)一步包括連接到節(jié)點(diǎn)M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路920進(jìn)一步包括NMOS晶體管MB’6，其具有連接到提供接地電壓GND的端子的第一端子，連接到節(jié)點(diǎn)M4的柵極端子，連接到節(jié)點(diǎn)B’2的第二端子，以及連接到第一端子的體端子。施壓電路920進(jìn)一步包括NMOS晶體管MB’5，其具有連接到節(jié)點(diǎn)B’1的柵極端子，連接到NMOS晶體管MB’4的第二端子、形成電路節(jié)點(diǎn)B’3的第一端子，連接到節(jié)點(diǎn)N’2的第二端子，以及連接到第二端子的體端子。NMOS晶體管MB’4進(jìn)一步包括連接到提供接地電壓GND的端子的第一端子，連接到節(jié)點(diǎn)M3的柵極端子，以及連接到第一端子的體端子。
在預(yù)充電階段期間，邏輯塊990提供接地電壓GND給PMOS晶體管MB’3的柵極端子，激活它，并提供接地電壓GND給NMOS晶體管MB’6的柵極端子，將其關(guān)斷。因此，節(jié)點(diǎn)B’2取3伏的電壓。由于PMOS晶體管MB’2的柵極端子處于接地電壓GND，因此后者晶體管導(dǎo)通，并且節(jié)點(diǎn)B’1也達(dá)到3伏電壓。而且，邏輯塊990提供3伏的電壓給NMOS晶體管MB’4的柵極端子，激活它。這樣，NMOS晶體管MB’5和MB’4都導(dǎo)通，并且節(jié)點(diǎn)N’2的電壓被拉到接地電壓GND，正如電荷泵900的正確運(yùn)行所要求的。NMOS晶體管MB’1在整個預(yù)充電階段期間保持關(guān)斷。
在電荷共享階段期間，節(jié)點(diǎn)N’2保持在接地電壓GND。邏輯塊990提供3伏的電壓給NMOS晶體管MB’3的柵極端子，將其關(guān)斷。因此，節(jié)點(diǎn)B’1變?yōu)楦≈茫３?伏的電壓。而且，邏輯塊990提供接地電壓GND給NMOS晶體管MB’4和MB’6的柵極端子，將其關(guān)斷。
在升壓階段期間，節(jié)點(diǎn)N’2達(dá)到-3伏的電壓，能夠?qū)MOS晶體管MB’1導(dǎo)通(其柵極端子處于接地電壓GND)，將節(jié)點(diǎn)B’1的電壓拉到-3伏。邏輯塊990提供3伏的電壓給NMOS晶體管MB’6的柵極端子，將其激活。而且，MB’2關(guān)斷，因?yàn)槠鋿艠O端子處于接地電壓GND，其第一端(節(jié)點(diǎn)B’1)處于3伏的電壓，并且其第二端(節(jié)點(diǎn)B’2)被NMOS晶體管MB’6拉到接地電壓。邏輯塊990提供3伏的電壓給PMOS晶體管MB’3的柵極端子，并且提供接地電壓GND給NMOS晶體管MB’4的柵極端子，在整個升壓階段期間保持兩個晶體管關(guān)斷。
可以看到，即使在這種情況下，在這三個操作階段的每一個期間由施壓電路920的每一個節(jié)點(diǎn)采取的電壓值也是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考圖11C，施壓電路930包括PMOS晶體管MC’1，其具有連接到節(jié)點(diǎn)N’3的第一端子，連接到提供接地電壓GND的端子的柵極端子，連接到NMOS晶體管MC’2的第一端子、形成電路節(jié)點(diǎn)C’1的第二端子，以及連接到節(jié)點(diǎn)C’1的體端子。NMOS晶體管MC’2進(jìn)一步包括連接到提供接地電壓GND的端子的第一端子，連接到節(jié)點(diǎn)M4的柵極端子，以及連接到第一端子的體端子。施壓電路930進(jìn)一步包括連接到節(jié)點(diǎn)M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。
在預(yù)充電階段期間，邏輯塊990提供接地電壓GND給PMOS晶體管MC’3的柵極端子，和NMOS晶體管MC’2的柵極端子。因此，在NMOS晶體管MC’2關(guān)斷的同時PMOS晶體管MC’3激活，并且節(jié)點(diǎn)C’1達(dá)到3伏的電壓。這樣，PMOS晶體管MC’1導(dǎo)通，使柵極端子處于接地電壓GND，并且節(jié)點(diǎn)N’3達(dá)到3伏的電壓，正如電荷泵900的正確運(yùn)行所要求的。
在電荷共享階段期間，邏輯塊990提供3伏的電壓給PMOS晶體管MC’3的柵極端子，將其關(guān)斷，并提供接地電壓GND給NMOS晶體管MC’2的柵極端子，保持其關(guān)斷。這樣，節(jié)點(diǎn)C’1變?yōu)楦≈茫⑷?伏的電壓，也就是在晶體管MC’1的柵極端子的電壓加上閾值電壓。
在升壓階段期間，節(jié)點(diǎn)N’3取等于-3伏的電壓值，將PMOS晶體管MC’1關(guān)斷。同時，邏輯塊990提供3伏的電壓給晶體管MC’2的柵極，將其導(dǎo)通。因此，節(jié)點(diǎn)C’1達(dá)到接地電壓GND。而且，邏輯塊990提供3伏的電壓到PMOS晶體管MC’3的柵極端子，將其關(guān)斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路430的每一個節(jié)點(diǎn)采取的電壓值也是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
現(xiàn)在參考圖11D，施壓電路940包括NMOS晶體管MD’1，其具有連接到節(jié)點(diǎn)N’4的第一端子，連接到節(jié)點(diǎn)N’2的柵極端子，連接到NMOS晶體管MD’8的柵極端子、形成電路節(jié)點(diǎn)D’1的第二端子，以及連接到節(jié)點(diǎn)N’4的體端子。NMOS晶體管MD’8進(jìn)一步包括連接到NMOS晶體管MD’7的第二端子、形成電路節(jié)點(diǎn)D’2的第一端子，連接到節(jié)點(diǎn)N’4的第二端子，以及連接到第二端子的體端子。NMOS晶體管MD’7進(jìn)一步包括連接到節(jié)點(diǎn)N’2的第一端子，連接到節(jié)M5的柵極端子，以及連接到節(jié)點(diǎn)N’4的體端子。施壓電路940進(jìn)一步包括PMOS晶體管MD’2，其具有連接到節(jié)點(diǎn)D’1的第一端子，連接到節(jié)點(diǎn)N’2的柵極端子，連接到PMOS晶體管MD’3的第一端子、形成電路節(jié)點(diǎn)D’3的第二端子，以及連接到節(jié)點(diǎn)D’3的體端子。PMOS晶體管MD’3進(jìn)一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS晶體管MD’4的第一端子、形成電路節(jié)點(diǎn)D’4的第二端子，以及連接到節(jié)點(diǎn)D’4的體端子。PMOS晶體管MD’4進(jìn)一步包括連接到節(jié)點(diǎn)M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路940進(jìn)一步包括NMOS晶體管MD’6，其具有連接到節(jié)點(diǎn)N’2的第一端子，連接到節(jié)點(diǎn)M1的柵極端子，連接到節(jié)點(diǎn)D’3的第二端子，以及連接到節(jié)點(diǎn)N’2的體端子。而且，包括另一NMOS晶體管MD’5，其具有連接到提供接地電壓的端子的第一端子，連接到節(jié)點(diǎn)M4的柵極端子，連接到節(jié)點(diǎn)D’4的第二端子，以及連接到第一端子的體端子。
在預(yù)充電階段期間，通過將NMOS晶體管MD’8和MD’7導(dǎo)通，節(jié)點(diǎn)N’4被拉到接地電壓GND。為此，邏輯塊990提供3伏的電壓給NMOS晶體管MD’7的柵極，其具有處于接地電壓GND的第一端子，并且節(jié)點(diǎn)D’1通過激活PMOS晶體管MD’2、MD’3和MD’4被驅(qū)動到3伏的電壓。更具體地，邏輯塊990提供接地電壓GND給PMOS晶體管MD’4的柵極端子，將其導(dǎo)通。因此，節(jié)點(diǎn)D’4取3伏的電壓。這樣，PMOS晶體管MD’3被導(dǎo)通，因?yàn)槠鋿艠O端子處于接地電壓，并且節(jié)點(diǎn)D’3也取3伏的電壓。由于在預(yù)充電階段中，節(jié)點(diǎn)N’2達(dá)到接地電壓GND，并且由于PMOS晶體管MD’2具有連接到節(jié)點(diǎn)N’2的柵極端子，因此后者晶體管導(dǎo)通，給節(jié)點(diǎn)D’1提供3伏的電壓。晶體管MD’1、MD’5和MD’6在整個預(yù)充電階段期間保持關(guān)斷。
在電荷共享階段期間，節(jié)點(diǎn)N’4取等于-3伏的電壓值，導(dǎo)通NMOS晶體管MD’1，其具有處于接地電壓GND的柵極端子。這樣，節(jié)點(diǎn)D’1取節(jié)點(diǎn)N’4的電壓值(-3伏)，關(guān)斷PMOS晶體管MD’2。邏輯塊990提供3伏的電壓給NMOS晶體管MD’6的柵極端子，將其導(dǎo)通。這樣，節(jié)點(diǎn)D’3達(dá)到接地電壓GND，關(guān)斷PMOS晶體管MD’3。而且，PMOS晶體管MD’4通過邏輯塊990被關(guān)斷，其提供3伏的電壓給其柵極端子。由于節(jié)點(diǎn)D’1處于-3伏的電壓，NMOS晶體管MD’8關(guān)斷。而且，邏輯塊990提供3伏的電壓給NMOS晶體管MD’7，保持其導(dǎo)通。另外，NMOS晶體管MD’5在整個電荷共享階段期間保持關(guān)斷，因?yàn)槠鋿艠O端子處于接地電壓GND。
在升壓階段期間，節(jié)點(diǎn)N’4達(dá)到-6伏的電壓。NMOS晶體管MD’1保持導(dǎo)通(其柵極端子達(dá)到-3伏的電壓)。因此，節(jié)點(diǎn)D’1取-6伏的電壓值，保持NMOS晶體管MD’8關(guān)斷。實(shí)際上，其第一端子通過NMOS晶體管MD’7達(dá)到-3伏，又被邏輯塊990激活，其提供接地電壓GND給后者晶體管的柵極端子。而且，PMOS晶體管MD’2保持關(guān)斷，因?yàn)槠溥B接到節(jié)點(diǎn)N’2的柵極端子處于-3伏的電壓，同時節(jié)點(diǎn)D’3通過NMOS晶體管MD’6達(dá)到-3伏的電壓。實(shí)際上，邏輯塊990提供接地電壓GND給后者晶體管的柵極端子，使第一端子在整個升壓階段期間處于-3伏的電壓。由于節(jié)點(diǎn)D’3處于-3伏的電壓，因此PMOS晶體管MD’3保持關(guān)斷。而且，邏輯塊990提供3伏的電壓給NMOS晶體管MD’5的柵極端子，其又將節(jié)點(diǎn)D’4拉到接地電壓GND。PMOS晶體管MD’4在升壓階段期間也保持關(guān)斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路940的每一個節(jié)點(diǎn)采取的電壓值也是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考圖11E，施壓電路950包括PMOS晶體管ME’1，其具有連接到節(jié)點(diǎn)N’5的第一端子，連接到節(jié)點(diǎn)N’2的柵極端子，連接到PMOS晶體管ME’3的第一端子、形成電路節(jié)點(diǎn)E’1的第二端子，以及連接到節(jié)點(diǎn)E’1的體端子。PMOS晶體管ME’3進(jìn)一步包括連接到節(jié)點(diǎn)M1的柵極端子，連接到PMOS晶體管ME’5的第一端子、形成電路節(jié)點(diǎn)E’2的第二端子，以及連接到節(jié)點(diǎn)E’2的體端子。PMOS晶體管ME’5進(jìn)一步包括連接到節(jié)點(diǎn)M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路950進(jìn)一步包括NMOS晶體管ME’2，其具有連接到節(jié)點(diǎn)N’2的第一端子，連接到節(jié)點(diǎn)M1的柵極端子，連接到節(jié)點(diǎn)E’1的第二端子，以及連接到第一端子的體端子。而且，施壓電路950仍然進(jìn)一步包括NMOS晶體管ME’4，其具有連接到提供接地電壓GND的端子的第一端子，連接到節(jié)點(diǎn)M2的柵極端子，連接到節(jié)點(diǎn)E’2的第二端子，以及連接到第一端子的體端子。
在預(yù)充電階段期間，邏輯塊990提供接地電壓GND給PMOS晶體管ME’5、ME’3和ME’1的柵極端子。因此，在NMOS晶體管ME’4關(guān)斷時(其柵極端子被邏輯塊990以這樣的方式驅(qū)動以采取接地電壓GND)，PMOS晶體管ME’5被激活，并且節(jié)點(diǎn)E’2達(dá)到3伏的電壓。這樣，PMOS晶體管ME’3被激活，使柵極端子處于接地電壓GND，并且節(jié)點(diǎn)E’1達(dá)到3伏的電壓。結(jié)果，PMOS晶體管被導(dǎo)通，并且節(jié)點(diǎn)N’5達(dá)到3伏的電壓，正如電荷泵900的正確運(yùn)行所要求的。邏輯塊990提供接地電壓給NMOS晶體管ME’2的柵極端子，使第一端子也處于接地電壓，該NMOS晶體管ME’2在整個預(yù)充電階段期間保持關(guān)斷。
在電荷共享階段期間，節(jié)點(diǎn)N’5取等于-3伏的電壓值。該電壓值關(guān)斷PMOS晶體管ME’1，其具有處于接地電壓GND的柵極端子。NMOS晶體管ME’2被導(dǎo)通，因?yàn)楫?dāng)其第一端子達(dá)到接地電壓GND時，邏輯塊990提供3伏的電壓給其柵極端子。因此，節(jié)點(diǎn)E’1取接地電壓GND，關(guān)斷PMOS晶體管ME’3(其柵極端子被邏輯塊990驅(qū)動到3伏的電壓)。而且，節(jié)點(diǎn)E’2通過NMOS晶體管ME’4達(dá)到接地電壓GND，其被邏輯塊990導(dǎo)通(其柵極端子達(dá)到3伏的電壓)。具有處于3伏的電壓的柵極端子的PMOS晶體管ME’5在整個電荷共享階段期間保持關(guān)斷。
在升壓階段期間，節(jié)點(diǎn)N’5 取-6伏的電壓值。邏輯塊990提供-3伏的電壓給PMOS晶體管ME’1的柵極端子，保持其關(guān)斷。NMOS晶體管ME’2被保持導(dǎo)通(其柵極端子被驅(qū)動到接地電壓GND，并且其第一端子處于-3伏的電壓)，因此驅(qū)動節(jié)點(diǎn)E’1的電壓到節(jié)點(diǎn)N’2的電壓，也就是-3伏。而且，節(jié)點(diǎn)E’2被NMOS晶體管ME’4保持在接地電壓GND，其使其柵極端子處于3伏的電壓，并且PMOS晶體管ME’3和ME’5被保持關(guān)斷。實(shí)際上，邏輯塊990提供接地電壓GND給PMOS晶體管ME’3的柵極端子，并且提供3伏的電壓給PMOS晶體管ME’5的柵極端子。
即使在這種情況下，在這三個操作階段的每一期間由施壓電路950的每一個節(jié)點(diǎn)采取的電壓值也是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考圖11F，施壓電路960包括NMOS晶體管MF’1，其具有連接到節(jié)點(diǎn)N’6的第一端子，連接到節(jié)點(diǎn)N’4的柵極端子，連接到NMOS晶體管MF’8的柵極端子、形成電路節(jié)點(diǎn)F’1的第二端子，以及連接到節(jié)點(diǎn)N’6的體端子。NMOS晶體管MF’8進(jìn)一步包括連接到NMOS晶體管MF’7的第二端子、形成電路節(jié)點(diǎn)F’2的第一端子，連接到節(jié)點(diǎn)N’6的第二端子，以及連接到第二端子的體端子。NMOS晶體管MF’7進(jìn)一步包括連接到節(jié)點(diǎn)N’4的第一端子，連接到節(jié)點(diǎn)N’3的柵極端子，以及連接到節(jié)點(diǎn)N’6的體端子。施壓電路960進(jìn)一步包括PMOS晶體管MF’2，其具有連接到節(jié)點(diǎn)F’1的第一端子，連接到節(jié)點(diǎn)N’4的柵極端子，連接到PMOS晶體管MF’10的第一端子、形成電路節(jié)點(diǎn)F’5的第二端子，以及連接到節(jié)點(diǎn)F’5的體端子。 PMOS晶體管MF’10進(jìn)一步包括連接到節(jié)點(diǎn)N’2的柵極端子，連接到PMOS晶體管MF’3的第一端子、形成電路節(jié)點(diǎn)F’3的第二端子，以及連接到節(jié)點(diǎn)F’3的體端子。PMOS晶體管MF’3進(jìn)一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS晶體管MF’4的第一端子、形成電路節(jié)點(diǎn)F’4的第二端子，以及連接到節(jié)點(diǎn)F’4的體端子。PMOS晶體管MF’4進(jìn)一步包括連接到節(jié)點(diǎn)M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路960進(jìn)一步包括NMOS晶體管MF’9，其具有連接到節(jié)點(diǎn)N’4的第一端子，連接到節(jié)點(diǎn)N’2的柵極端子，連接到節(jié)點(diǎn)F’5的第二端子，以及連接到第一端子的體端子。而且，施壓電路960還進(jìn)一步包括NMOS晶體管MF’6，其具有連接到節(jié)點(diǎn)N’2的第一端子，連接到節(jié)點(diǎn)M1的柵極端子，連接到節(jié)點(diǎn)F’3的第二端子，以及連接到節(jié)點(diǎn)N’2的體端子。另外，施壓電路960包括NMOS晶體管MF’5，其具有連接到提供接地電壓的端子的第一端子，連接到節(jié)點(diǎn)M4的柵極端子，以及連接到節(jié)點(diǎn)F’4的第二端子。
在預(yù)充電階段期間，通過導(dǎo)通NMOS晶體管MF’8和MF’7，節(jié)點(diǎn)N’6被拉到接地電壓GND。為此，邏輯塊990提供3伏的電壓給NMOS晶體管MD’7的柵極，其具有處于接地電壓GND的第一端子，并且節(jié)點(diǎn)F’1通過激活PMOS晶體管MF’2、MF’10、MF’3和MF’4被驅(qū)動到3伏的電壓。更具體地，邏輯塊990提供接地電壓GND給PMOS晶體管MF’4的柵極端子，將其導(dǎo)通。因此，節(jié)點(diǎn)F’4取3伏的電壓。這樣，PMOS晶體管MF’3被導(dǎo)通，由于其柵極端子處于接地電壓，而且節(jié)點(diǎn)F’3也取3伏的電壓。由于在預(yù)充電階段中節(jié)點(diǎn)N’2達(dá)到接地電壓GND，并且由于PMOS晶體管MF’10具有連接到節(jié)點(diǎn)N’2的柵極端子，因此后者晶體管導(dǎo)通，提供3伏的電壓給節(jié)點(diǎn)F’5。以相同的方式，由于在預(yù)充電階段中節(jié)點(diǎn)N’4達(dá)到接地電壓GND，并且由于PMOS晶體管MF’2具有連接到節(jié)點(diǎn)N’4的柵極端子，因此后者晶體管導(dǎo)通，提供3伏的電壓給節(jié)點(diǎn)F’1。晶體管MF’1、MF’9、MF’5和MF’6在整個預(yù)充電階段期間保持關(guān)斷。
在電荷共享階段期間，節(jié)點(diǎn)N’6取等于-6伏的電壓值，導(dǎo)通NMOS晶體管MF’1，其具有處于-3伏的柵極端子。這樣，節(jié)點(diǎn)F’1取節(jié)點(diǎn)N’6的電壓值(-6伏)，關(guān)斷PMOS晶體管MF’2(其柵極端子處于-3伏的電壓)。邏輯塊990提供接地電壓GND給NMOS晶體管MF’9的柵極端子，將其導(dǎo)通。這樣，節(jié)點(diǎn)F’5達(dá)到-3伏的電壓。邏輯塊990提供3伏的電壓給NMOS晶體管MF’6的柵極端子，將其導(dǎo)通(其第一端子處于接地電壓)。這樣，節(jié)點(diǎn)F’3達(dá)到接地電壓GND。由于其柵極端子保持在接地電壓GND，因此PMOS晶體管MF’10被關(guān)斷。而且，PMOS晶體管MF’4被邏輯塊990關(guān)斷，該邏輯塊990提供3伏的電壓給其柵極端子。因此，節(jié)點(diǎn)F’4變?yōu)楦≈?。具有處于接地電壓GND的柵極端子的PMOS晶體管MF’3被關(guān)斷。由于節(jié)點(diǎn)F’1處于-6伏的電壓，因此NMOS晶體管MD’8被關(guān)斷。而且，邏輯塊990提供接地電壓GND給NMOS晶體管MD’7的柵極端子，保持其導(dǎo)通，因?yàn)槠涞谝欢俗犹幱?3伏的電壓。另外，NMOS晶體管MF’5在整個電荷共享階段期間保持關(guān)斷，因?yàn)槠鋿艠O端子處于接地電壓GND。
在升壓階段期間，節(jié)點(diǎn)N’6取-9伏的電壓值。NMOS晶體管MF’1保持導(dǎo)通(其柵極端子達(dá)到-6伏的電壓)。因此，節(jié)點(diǎn)F’1取-9伏的電壓值，保持NMOS晶體管MF’8關(guān)斷。實(shí)際上，其第一端子借助NMOS晶體管MF’7達(dá)到-6伏，又使其柵極端子處于-3伏的電壓，并使第一端子處于-6伏的電壓。而且，PMOS晶體管MF’2保持關(guān)斷，因?yàn)槠溥B接到節(jié)點(diǎn)N’4的柵極端子處于-6伏的電壓，同時節(jié)點(diǎn)F’5借助NMOS晶體管MF’9(其具有處于-3伏的電壓的柵極端子和處于-6伏的電壓的第一端子)達(dá)到-6伏的電壓。而且，節(jié)點(diǎn)F’3借助NMOS晶體管MF’6達(dá)到-3伏的電壓。實(shí)際上，邏輯塊990提供接地電壓GND給后者晶體管的柵極端子，使第一端子在整個升壓階段期間處于-3伏的電壓。由于節(jié)點(diǎn)D’3處于-3伏的電壓，因此PMOS晶體管MF’3和MF’10保持關(guān)斷。而且，邏輯塊990提供3伏的電壓給NMOS晶體管MF’5的柵極端子，其又將節(jié)點(diǎn)F’4拉到接地電壓GND。PMOS晶體管MF’4在升壓階段期間也保持關(guān)斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路960的每一個節(jié)點(diǎn)采取的電壓值也是如此，以允許使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其端子的電壓差至多等于3伏。
參考回圖9，并且回想開關(guān)S’1，S’2的控制方式，即在預(yù)充電階段期間打開(也就是不導(dǎo)電)，以及在電荷共享階段和升壓階段期間閉合(也就是導(dǎo)電)，邏輯塊990能夠在預(yù)充電階段期間(節(jié)點(diǎn)N’2處于接地電壓GND，S’1打開)提供接地電壓GND給開關(guān)S’1的NMOS晶體管的柵極端子(節(jié)點(diǎn)M1)，在電荷共享階段期間(節(jié)點(diǎn)N’2處于接地電壓GND，S’1閉合)提供3伏的電壓給開關(guān)S’1的NMOS晶體管的柵極端子，并且在升壓階段期間(節(jié)點(diǎn)N’2處于-3伏的電壓，S’1閉合)提供接地電壓GND給開關(guān)S’1的NMOS晶體管的柵極端子。而且，因?yàn)殚_關(guān)S’2的NMOS晶體管的柵極端子連接到節(jié)點(diǎn)N’2，因此其在預(yù)充電階段和電荷共享階段期間都取接地電壓GND，并且在升壓階段期間取-3伏的電壓。因此，在這兩個開關(guān)S1和S2的每一個中，跨越其端子的電壓差處于3伏的極限，并因此其中包括的NMOS晶體管可以是低電壓晶體管類型。
根據(jù)本發(fā)明的實(shí)施例，在節(jié)點(diǎn)N’2、N3’和N’4處采取的電壓的集合-也就是由電荷泵900輸出的操作電壓Vhi’的子集-用作參考圖2描述的該組輔助電壓CP_Va。實(shí)際上，節(jié)點(diǎn)N’2、N’3和N’4的電壓是由電荷泵900輸出的操作電壓Vhi’，其被提供給施壓電路920-960(電荷泵900本身的)，以這樣的方式控制電荷泵900的低電壓晶體管，以使施加在其每一對端子的電壓之間的差等于或低于電源電壓Vdd。
這里描述的示例性電路結(jié)構(gòu)允許實(shí)現(xiàn)正電荷泵和負(fù)電荷泵，避免了使用高電壓電路部件的必要性。特別地，每一電容器經(jīng)受至多等于電源電壓Vdd的電壓差。
電壓傳輸電路包括在存儲器200的幾乎所有操作電路中的電路結(jié)構(gòu)是所謂的“電壓傳輸電路”。電壓傳輸電路是能選擇性地連接一個選擇的輸入端子的電路，該輸入端子是在兩個或更多個輸入端子中選擇的，每個輸入端子適于提供相應(yīng)的電壓到開關(guān)輸出端子，同時保持后者與未選擇的輸入端子電絕緣。所述輸入端子之間的電壓差可以高于電源電壓Vdd。實(shí)際上，幾個操作電路-例如，電荷泵塊115’和行解碼器選擇器塊125’-需要高于電源電壓Vdd的正電壓和低于接地電壓GND的負(fù)電壓用于它們的操作。在這種情況下，實(shí)際上，選擇的通用存儲器單元的控制端子在編程操作期間可能必須被偏置到比電源電壓Vdd更高的電壓值，而在擦除操作期間可能需要負(fù)控制端子電壓值。為此，根據(jù)本發(fā)明的實(shí)施例，電荷泵塊115’包括正電荷泵(例如上述的電荷泵400)和負(fù)電荷泵(例如上述的電荷泵900)。由于有必要根據(jù)導(dǎo)通操作利用負(fù)電壓值或正電壓值偏置相同的電路節(jié)點(diǎn)(例如通用存儲器單元的控制端子)，因此所述節(jié)點(diǎn)可能需要被選擇性地連接到正電荷泵400的輸出端子或者負(fù)電荷泵900的輸出端子，以這樣的方式能夠接收需要的操作電壓Vhi’。為此，電壓傳輸電路用于選擇性地連接正電荷泵的輸出端子或負(fù)電荷泵的輸出端子到輸出公共節(jié)點(diǎn)，由此從其中一個或者另一個電荷泵接收的操作電壓Vhi’通過分配總線205被分配給存儲器200。
在本文件的下述中，將根據(jù)本發(fā)明的可能的實(shí)施例，參考圖12至16描述電壓傳輸電路的不同實(shí)例；特別地，描述依賴于在其輸入端子提供的電壓值的不同結(jié)構(gòu)。在示出所述示例性電壓傳輸電路之后，參考圖17將提供更通用的方案，用于設(shè)計(jì)通用兩輸入電壓傳輸電路，其可以在其輸入處接收一對通用的電壓值，該電路只利用了低電壓晶體管。
在下面描述的所有情況中，僅借助實(shí)例，假設(shè)使用p溝道(pMOS)和n溝道(nMOS)晶體管作為低電壓晶體管MOS晶體管，其都具有1伏(絕對值)的閾值電壓。而且，假設(shè)使用相對于接地電壓GND等于3伏的電源電壓Vdd。在下面描述中將要考慮的所有電壓值都將相對于接地電壓GND的值來計(jì)算。
圖12示出了根據(jù)本發(fā)明的實(shí)施例的電壓傳輸電路1200的電子電路圖，該電壓傳輸電路具有用于接收例如6伏的第一電壓的第一輸入端子INA1和用于接收例如-3伏的第二電壓的第二輸入端子INB1。電壓傳輸電路1200進(jìn)一步包括適于選擇性地與第一輸入端子INA1或者與第二輸入端子INB1連接的輸出端子OUT1，以接收在那里存在的電壓；以及偏置控制塊1202，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓由偏置控制塊1202使用，用于偏置包括在電壓傳輸電路1200中的MOS晶體管。
輸入端子INA1和INB1假設(shè)連接到相應(yīng)的電路節(jié)點(diǎn)，每一節(jié)點(diǎn)具有被假設(shè)在兩個值之間變化的電壓；例如，第一輸入端子INA1可以連接到其電壓在6伏和接地電壓GND之間變化的電路節(jié)點(diǎn)，而第二輸入端子INB1可以連接到其電壓在-3伏和接地電壓GND之間變化的電路節(jié)點(diǎn)。特別地，當(dāng)?shù)谝惠斎攵俗覫NA1從相應(yīng)的節(jié)點(diǎn)接收6伏的第一電壓，并通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子INB1從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并與輸出端子OUT1保持隔離。相反，當(dāng)?shù)诙斎攵俗覫NB1從相應(yīng)的節(jié)點(diǎn)接收-3伏的第二電壓，并通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子INA1從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并與開關(guān)輸出端子OUT1保持隔離。特別地，這兩個輸入端子INA1和INB1可以連接到相應(yīng)的電荷泵CPA和CPB的輸出節(jié)點(diǎn)?？商娲兀梢詮腎C外部接收電壓。
電壓傳輸電路1200在第一輸入端子INA1側(cè)包括pMOS晶體管1204，其具有連接到第一輸入端子INA1的第一端子，連接到輸出端子OUT1的第二端子，以及連接到偏置控制塊1202的控制端子。電壓傳輸電路1200在第二輸入端子INB1側(cè)進(jìn)一步包括nMOS晶體管1206，其具有連接到輸出端子OUT1的第一端子，連接到另一nMOS晶體管1208的第一端子的第二端子，以及連接到偏置控制塊1202的控制端子。nMOS晶體管1208具有連接到偏置控制塊1202的控制端子，和連接到第二輸入端子INB1的第二端子。
當(dāng)期望提供在第一輸入端子INA1處存在的6伏的第一電壓給輸出端子OUT1時，第一輸入端子INA1耦接到輸出端子OUT1，同時第二輸入端子INB1(在這種情況下，假設(shè)被偏置到接地電壓GND)必須與其保持電絕緣。因此，在第一輸入端子INA1側(cè)的電路分支(在這種情況下，由pMOS晶體管1204形成)必須能夠建立從輸入端子INA1到輸出端子OUT1的導(dǎo)電的低電阻路徑，以這樣的方式傳輸6伏的電壓到那里。因此，pMOS晶體管1204具有從其第一端子傳送6伏的電壓到其第二端子的功能；換句話說，pMOS晶體管1204用作傳輸晶體管(pass transistor)。代替n溝道，可以優(yōu)選p溝道MOS晶體管，因?yàn)閜MOS傳輸晶體管能夠比nMOS傳輸晶體管更好地傳送正電壓。
為了激活pMOS晶體管104，偏置控制塊1202將晶體管控制端子偏置到比必須從第一晶體管端子傳送到第二晶體管端子的電壓(在這種情況下是6伏)低了至少pMOS晶體管的閾值電壓量(在本實(shí)例中為至少1伏)的電壓。例如，偏置控制塊1202偏置pMOS晶體管1204的控制端子到等于3伏的電壓。以這種方式，當(dāng)其被激活時，pMOS晶體管1204具有跨越其控制端子和其其它端子的電壓差，所述電壓差至多等于電源電壓Vdd的值，并且這允許pMOS晶體管1204使用低電壓晶體管。施加到pMOS晶體管1204的控制端子的更低的電壓將引起比電源電壓Vdd更高的電壓降，低電壓晶體管將不能保證承受該電壓降。
當(dāng)期望提供在第二輸入端子INB1處存在的-3伏的第二電壓給輸出端子OUT1時，第二輸入端子INB1耦接到輸出端子OUT1，同時第一輸入端子INA1(在這種情況下，假設(shè)被偏置到接地電壓GND)必須與其保持電絕緣。因此，在第二輸入端子INB1側(cè)的電路分支(在這種情況下，由nMOS晶體管1206和1208形成)必須能夠建立從第二輸入端子INB1到輸出端子OUT1的導(dǎo)電的低電阻路徑，以這樣的方式提供-3伏的電壓到那里。為此，nMOS晶體管1206和1208必須起具有傳送-3伏的電壓的功能的傳輸晶體管的作用。在這種情況下，可以優(yōu)選n溝道MOS晶體管，因?yàn)閚MOS傳輸晶體管能夠比pMOS傳輸晶體管更好地傳送負(fù)電壓。
為了激活nMOS晶體管1206和1208，偏置控制塊1202將晶體管的控制端子偏置到比必須從nMOS晶體管1208的第二端子傳送到nMOS晶體管1206的第一端子的電壓(在這種情況下是-3伏)高了至少nMOS晶體管的閾值電壓量(在本實(shí)例中為至少1伏)的電壓。例如，偏置控制塊1202偏置nMOS晶體管1206和1208的控制端子到接地電壓GND。以這種方式，當(dāng)它們被激活時，nMOS晶體管1206和1208具有跨過其控制端子和其其它端子的電壓差，所述電壓差至多等于電源電壓Vdd的值，以便可以使用低電壓晶體管。
如前所述，當(dāng)其中一個輸入端子INA1和INB1通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子必須與輸出端子OUT1保持隔離。
當(dāng)6伏的第一電壓通過激活pMOS晶體管1204被提供給輸出端子OUT1，由此在第一輸入端子INA1側(cè)形成低電阻路徑時，nMOS晶體管1206和1208中的至少一個必須被關(guān)斷。由于在這種情況下第二輸入端INB1側(cè)的電路分支連接在處于接地電壓GND的端子(也就是第二輸入端子INB1)和處于6伏的端子(輸出端子OUT1)之間，因此偏置控制塊1202通過偏置nMOS晶體管控制端子到與第二輸入端子INB1相同的電壓(即接地電壓GND)來保持nMOS晶體管1208(也就是連接到第二輸入端子INB1的晶體管)關(guān)斷。為了能只使用低電壓晶體管，偏置控制塊1202偏置第二輸入端子INB1側(cè)的電路分支的另一nMOS晶體管(在這種情況下為nMOS晶體管1206)到適于避免其控制端子和其其它端子之間的電壓差高于電源電壓Vdd的電壓值。所述其它nMOS晶體管是導(dǎo)通還是關(guān)斷是不相關(guān)的，因?yàn)閺牡诙斎攵俗覫NB1到輸出端子OUT1的導(dǎo)電路徑已經(jīng)通過確保晶體管1208關(guān)斷而被中斷。必須理解，在電壓傳輸電路1200中，在第二輸入端子INB1側(cè)的電路支路中存在單個nMOS晶體管(例如，只有nMOS晶體管1208)并不足夠，因?yàn)樵谳敵龆俗覱UT1(在這種情況下處于6伏)和第二輸入端子INB1(在這種情況下處于接地電壓GND)之間出現(xiàn)的電壓差高于電源電壓Vdd。
代替地，當(dāng)-3伏的第二電壓通過激活nMOS晶體管1206和1208形成第二輸入端子INB1側(cè)的電路分支而被提供給輸出端子OUT1時，pMOS晶體管1204必須被關(guān)斷。由于在這種情況下在第一輸入端子INA1側(cè)的電路分支連接在處于接地電壓GND的端子和處于-3伏的端子之間，因此通過偏置pMOS晶體管1204(也就是連接到第一輸入端子INA1的晶體管)的控制端子到與第一輸入端子INA1相同的電壓(也就是接地電壓GND)，該pMOS晶體管1204保持關(guān)斷。應(yīng)當(dāng)理解，在這種情況下，單個pMOS晶體管(pMOS晶體管1204)是足夠的，因?yàn)樵谳敵龆俗覱UT1和第一輸入端子之間的電壓差的絕對值等于電源電壓Vdd。
更詳細(xì)的來講，當(dāng)期望提供在第一輸入端子INA1處存在的6伏的第一電壓給輸出端子OUT1時，偏置控制塊1202偏置pMOS晶體管1204和nMOS晶體管1206的控制端子到3伏的電壓，并偏置nMOS晶體管1208的控制端子到接地電壓GND。這樣，pMOS晶體管1204被導(dǎo)通，以這樣的方式輸出端子OUT1的電壓達(dá)到6伏，如所希望的。nMOS晶體管1206具有處于3伏的控制端子，和處于6伏的第一端子。因此，它的第二端子的電壓采取大約等于控制電壓(3伏)減去閾值電壓(1伏)的電壓，也就是2伏。這樣，nMOS晶體管1206幾乎導(dǎo)通。相反，nMOS晶體管1208被關(guān)斷，因?yàn)樗目刂贫俗颖黄玫降陀?或者至少等于)它的第一和第二端子的電壓的電壓(0伏)。所以，第二輸入端子INB1與輸出端子OUT1電絕緣。
代替地，當(dāng)期望提供-3伏的第二電壓給輸出端子OUT1時，偏置控制塊1202偏置pMOS晶體管1204和nMOS晶體管1206，1208的控制端子到接地電壓GND。這樣，nMOS晶體管1208導(dǎo)通，具有處于比第二端子的電壓高3伏的電壓的控制端子。結(jié)果，nMOS晶體管1206的第二端子也達(dá)到-3伏的電壓。由于其控制端子處于接地電壓GND，因此nMOS晶體管1206被導(dǎo)通。因此，輸出端子OUT1的電壓達(dá)到-3伏，如所希望的。pMOS晶體管1204具有處于接地電壓GND的控制端子和第一端子，以及處于-3伏的第二端子。因此，pMOS晶體管1204被關(guān)斷，因?yàn)槠淇刂贫俗颖黄玫降陀谒牡谝缓偷诙俗拥碾妷旱碾妷?0伏)。因此，第一輸入端子INA1與輸出端子OUT1電絕緣。
如所看到的，電壓傳輸電路1200的每一節(jié)點(diǎn)的電壓取值都是如此，以允許只使用低電壓晶體管，而不需要集成被設(shè)計(jì)成承受跨越至少其控制端子和另一端子的高于電源電壓Vdd的電壓差的晶體管。實(shí)際上，在每一個晶體管中，跨越其控制端子和其它端子的電壓差至多等于3伏(也就是，電源電壓Vdd的值)。
圖13示出了根據(jù)本發(fā)明的實(shí)施例的電壓傳輸電路1300的電子電路示意圖，該電壓傳輸電路具有用于接收例如9伏的第一電壓的第一輸入端子INA2和用于接收例如-3伏的第二電壓的第二輸入端子INB2。電壓傳輸電路1300進(jìn)一步包括適于選擇性耦接到第一輸入端子INA2或者第二輸入端子INB2的輸出端子OUT2，以便接收在那里存在的電壓；以及偏置控制塊1302，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用于偏置包括在電壓傳輸電路中的MOS晶體管。
如在電壓傳輸電路1300的情況下，輸入端子INA2和INB2被假設(shè)為連接到相應(yīng)的電路節(jié)點(diǎn)，每一個節(jié)點(diǎn)具有假設(shè)在兩個值之間變化的電壓。更具體地，當(dāng)?shù)谝惠斎攵俗覫NA2從相應(yīng)的節(jié)點(diǎn)接收9伏的第一電壓，并通過電壓傳輸電路1300耦接到輸出端子OUT2時，另一輸入端子INB2從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并與輸出端子OUT2保持絕緣；相反，當(dāng)?shù)诙斎攵俗覫NB2從相應(yīng)的節(jié)點(diǎn)接收-3伏的第二電壓，并通過電壓傳輸電路1300耦接到輸出端子OUT2時，另一輸入端子INA2從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并與輸出端子OUT2保持絕緣。
電壓傳輸電路1300在第一輸入端子INA2側(cè)包括pMOS晶體管1304，其具有連接到第一輸入端子INA2的第一端子，連接到輸出端子OUT2的第二端子，以及連接到偏置控制塊1302的控制端子。電壓傳輸電路1300在第二輸入端子INB2側(cè)進(jìn)一步包括第一nMOS晶體管1306，其具有連接到輸出端子OUT2的第一端子，連接到第二nMOS晶體管1308的第一端子的第二端子，以及連接到偏置控制塊1302的控制端子。nMOS晶體管1308具有連接到偏置控制塊1302的控制端子，以及連接到第三nMOS晶體管1310的第一端子的第二端子。nMOS晶體管1310具有連接到偏置控制塊1302的控制端子，和連接到第二輸入端子INB2的第二端子。
以與用于電壓傳輸電路1200相同的方式，當(dāng)期望提供在第一輸入端子INA2處存在的9伏的第一電壓給輸出端子OUT2時，第一輸入端子INA2耦接到輸出端子OUT2，同時第二輸入端子INB2(這種情況下，假設(shè)被偏置到接地電壓GND)必須與其保持電絕緣。在第一輸入保持端INA2側(cè)的電路分支通過pMOS晶體管1304形成，具有從它的第一端子傳送9伏的電壓到它的第二端子的功能。在這種情況下，由于所述第一電壓等于9伏，因此偏置控制塊1302通過偏置pMOS控制端子到6伏的電壓來激活pMOS晶體管1304。
當(dāng)期望提供在第二輸入端子INB2處存在的-3伏的第二電壓給輸出端子OUT2時，第二輸入端子INB2被耦接到輸出端子OUT2，同時第一輸入端子INA2(這種情況下，假設(shè)被偏置到接地電壓GND)必須與其保持電絕緣。在第二輸入端子INB2側(cè)的電路分支由nMOS晶體管1306，1308和1310形成，具有提供-3伏的電壓給輸出端子OUT2的功能。由于第二電壓等于-3伏，因此如同在電壓傳輸電路1200中，偏置控制塊1302通過偏置nMOS晶體管控制端子到接地電壓GND來激活nMOS晶體管1306，1308和1310。
當(dāng)9伏的第一電壓通過激活pMOS晶體管1304被提供給輸出端子OUT2時，nMOS晶體管1306、1308和1310中的至少一個必須被關(guān)斷。為此，偏置控制塊1302通過偏置nMOS晶體管控制端子到與第二輸入端子INB2相同的電壓(也就是接地電壓GND)來保持nMOS晶體管1310關(guān)斷。如同在電壓傳輸電路1200的情況中，電路分支的其它nMOS晶體管1306、1308是導(dǎo)通還是關(guān)斷是不相關(guān)的，但是偏置控制塊1302將它們偏置到這樣的電壓值，以便避免其控制端子和它們的其它端子之間的電壓差高于電源電壓Vdd，以便允許使用低電壓晶體管。應(yīng)當(dāng)理解，在這種情況下，輸出端子OUT2和第二輸入端子INB2之間的電壓差等于9伏。因此，在第二輸入端子INB2側(cè)的電路分支必須包括至少三個低電壓nMOS晶體管1306、1308和1310，每一個能夠承受3伏的電壓差。
代替地，當(dāng)-3伏的第二電壓通過激活nMOS晶體管1306、1308、1310被提供給輸出端子OUT2時，pMOS晶體管1304通過偏置它的控制端子到與第一輸入端子INA2相同的電壓(也就是接地電壓GND)而保持關(guān)斷。在這種情況下，在第一輸入端子INA2側(cè)的電路分支只包括單個pMOS晶體管1304，因?yàn)檩敵龆俗覱UT2和第一輸入端子INA2之間的電壓差的絕對值等于電源電壓Vdd。
更詳細(xì)的來講，當(dāng)期望提供9伏電壓給輸出端子OUT2時，偏置控制塊1302偏置pMOS晶體管1304和nMOS晶體管1306的控制端子到6伏的電壓，偏置nMOS晶體管1308的控制端子到3伏的電壓，并且偏置nMOS晶體管1310的控制端子到接地電壓GND。這樣，pMOS晶體管1304被導(dǎo)通，建立了在第一輸入端子INA2和輸出端子OUT2之間的導(dǎo)電路徑，以這樣的方式輸出端子OUT2的電壓達(dá)到9伏，如所希望的。NMOS晶體管1306具有處于6伏的控制端子，和處于9伏的第一端子。因此，它的第二端子的電壓采取大約等于控制電壓(6伏)減去閾值電壓(1伏)的電壓，也就是5伏。這樣，nMOS晶體管1306幾乎導(dǎo)通。類似地，由于nMOS晶體管1308具有處于3伏的控制端子和處于5伏的第一端子，因此它的第二端子的電壓采取大約等于2伏的電壓，也就是等于控制電壓(3伏)減去閾值電壓。代替地，nMOS晶體管1310被關(guān)斷，因?yàn)槠淇刂贫俗颖黄玫降陀?或者至多等于)它的第一和第二端子的電壓的電壓(0伏)。因此，第二輸入端子INB2被與輸出端子OUT2電絕緣。
當(dāng)期望提供-3伏的電壓給輸出端子OUT2時，偏置控制塊1302偏置pMOS晶體管1304和nMOS晶體管1306、1308和1310的控制端子到接地電壓GND。這樣，nMOS晶體管1310被導(dǎo)通，具有處于比第二端子高3伏的電壓的控制端子。結(jié)果，nMOS晶體管1308的第二端子也達(dá)到-3伏的電壓。以同樣的方式，nMOS晶體管1308和1306都被導(dǎo)通。因此，在第二輸入端子INB2和輸出端子OUT2之間建立了導(dǎo)電路徑，以這樣的方式輸出端子OUT2的電壓達(dá)到-3伏，如所期望的。pMOS晶體管1304具有處于接地電壓GND的控制端子和第一端子，以及處于-3伏電壓的第二端子。因此，pMOS晶體管1304被關(guān)斷。因此，第一輸入端子INA2與輸出端子OUT2電絕緣。
如所看到的，電壓傳輸電路1300的每一節(jié)點(diǎn)的電壓取值都是如此，以允許只使用低電壓晶體管，而不需要集成被設(shè)計(jì)成承受跨越至少其控制端子和其另一端子的高于電源電壓Vdd的電壓差的晶體管。實(shí)際上，在每一個晶體管中，跨越其控制端子和其它端子的電壓差至多等于3伏。
圖14示出了根據(jù)本發(fā)明的實(shí)施例的電壓傳輸電路1400的電子電路示意圖，該電壓傳輸電路具有用于接收例如6伏的第一電壓的第一輸入端子INA3和用于接收例如-6伏的第二電壓的第二輸入端子INB3。電壓傳輸電路1400進(jìn)一步包括適于選擇性地與第一輸入端子INA3或者第二輸入端子INB3耦接的輸出端子OUT3，以便接收在那里存在的電壓；以及偏置控制塊1402，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用于偏置包括在電壓傳輸電路中的MOS晶體管。
輸入端子INA3和INB3連接到相應(yīng)的電路節(jié)點(diǎn)。當(dāng)?shù)谝惠斎攵俗覫NA3從相應(yīng)的節(jié)點(diǎn)接收6伏的第一電壓時，另一輸入端子INB3從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT3保持絕緣；相反，當(dāng)?shù)诙斎攵俗覫NB3從相應(yīng)的節(jié)點(diǎn)接收-6伏的第二電壓時，另一輸入端子INA3從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT3保持絕緣。
電壓傳輸電路1400在第一輸入端子INA3側(cè)包括第一pMOS晶體管1404，其具有連接到第一輸入端子INA3的第一端子，連接到第二pMOS晶體管1406的第一端子的第二端子，以及連接到偏置控制塊1402的控制端子。pMOS晶體管1406具有連接到偏置控制塊1402的控制端子和連接到輸出端子OUT3的第二端子。電壓傳輸電路1400在第二輸入端子INB3側(cè)進(jìn)一步包括第一nMOS晶體管1408，其具有連接到輸出端子OUT3的第一端子，連接到第二nMOS晶體管1410的第一端子的第二端子，以及連接到偏置控制塊1402的控制端子。NMOS晶體管1410具有連接到偏置控制塊1402的控制端子，以及連接到第二輸入端子INB3的第二端子。電壓傳輸電路1400進(jìn)一步包括第三nMOS晶體管1412，其具有連接到pMOS晶體管1406的第一端子的第一端子，連接到偏置控制塊1402的控制端子以及連接到第四nMOS晶體管1414的第一端子的第二端子。NMOS晶體管1414具有連接到偏置控制塊1402的控制端子和第二端子。
在第一輸入端子INA3側(cè)的電路分支由pMOS晶體管1404，1406形成，具有從第一輸入端子INA3傳送6伏的第一電壓到輸出端子OUT3的功能。在這種情況下，由于所述第一電壓等于6伏，因此偏置控制塊1402通過偏置pMOS控制端子到3伏的電壓來激活pMOS晶體管1404和1406。
在第二輸入端子INB3側(cè)的電路分支由nMOS晶體管1408、1410形成，具有提供-6伏的第二電壓到輸出端子OUT3的功能。在這種情況下，由于第二電壓等于-6伏，因此偏置控制塊1402通過偏置nMOS晶體管的控制端子到-3伏的電壓來激活nMOS晶體管1408和1410。
當(dāng)6伏的第一電壓通過激活pMOS晶體管1404和1406被提供給輸出端子OUT3時，nMOS晶體管1408和1410中的至少一個必須被關(guān)斷。為此，偏置控制塊1402通過偏置nMOS晶體管的控制端子到與第二輸入端子INB3相同的電壓(也就是接地電壓GND)來保持與第二輸入端子INB3連接的nMOS晶體管1410關(guān)斷。如同在先前的情況中，電路分支的另一nMOS晶體管1408是導(dǎo)通還是關(guān)斷是不相關(guān)的，但是偏置控制塊1402偏置nMOS晶體管1408到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高于電源電壓Vdd，使得允許使用低電壓晶體管。應(yīng)當(dāng)理解，在這種情況下，出現(xiàn)在輸出端子OUT3和第二輸入端子之間的電壓差等于6伏。因此，在第二輸入端子INB3側(cè)的電路分支必須包括至少兩個低電壓nMOS晶體管1408和1410，每一個能夠承受3伏的電壓差。
代替地，當(dāng)-6伏的第二電壓通過激活nMOS晶體管1408和1410被提供給輸出端子OUT3時，偏置控制塊1402通過偏置pMOS控制端子到與第一輸入端子INA3相同的電壓(也就是接地電壓GND)來保持pMOS晶體管1404關(guān)斷。此外，偏置控制塊1402偏置該分支的剩余pMOS晶體管1406到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高于電源電壓Vdd。在這種情況下，在第一輸入端子INA3側(cè)的電路分支必須包括至少兩個pMOS晶體管1404和1406，因?yàn)檩敵龆俗覱UT3和第一輸入端子INA3之間的電壓差的絕對值等于電源電壓Vdd的兩倍。
更詳細(xì)地，當(dāng)期望提供6伏的電壓給輸出端子OUT3時，偏置控制塊1402偏置pMOS晶體管1404，1406和nMOS晶體管1408，1412的控制端子到3伏的電壓，并偏置nMOS晶體管1410，1414的控制端子到接地電壓GND。這樣，pMOS晶體管1404導(dǎo)通，以便提供6伏的電壓到pMOS晶體管1406的第一端子。由于其控制端子處于3伏，因此pMOS晶體管1406也被導(dǎo)通，在第一輸入端子INA3和輸出端子OUT3之間建立導(dǎo)電路徑，以這樣的方式輸出端子OUT3的電壓達(dá)到6伏，如所期望的。代替地，由nMOS晶體管1412和1414形成的電路分支被去活(deactivate)。實(shí)際上，nMOS晶體管1414被關(guān)斷，同時nMOS晶體管1412幾乎被關(guān)斷(它的第二端子采取大約2伏的電壓，也就是等于控制端子電壓減去閾值電壓)。而且，nMOS晶體管1410被關(guān)斷，并且nMOS晶體管1408幾乎導(dǎo)通(其第二端子處于大約2伏的電壓)。
當(dāng)期望提供-6伏的電壓給輸出端子OUT3時，偏置控制塊1402偏置pMOS晶體管1404和nMOS晶體管1412，1414的控制端子到接地電壓GND，并偏置pMOS晶體管1406和nMOS晶體管1408，1410的控制端子到-3伏的電壓。而且，偏置控制塊1402偏置nMOS晶體管1414的第二端子到-3伏的電壓。這樣，nMOS晶體管1410被導(dǎo)通，具有處于比第二端子高3伏的電壓的控制端子。結(jié)果，nMOS晶體管1408的第二端子達(dá)到-6伏的電壓。由于它的控制端子處于-3伏，因此nMOS晶體管1408導(dǎo)通。因此，在第二輸入端子INB3和輸出端子OUT3之間建立導(dǎo)電路徑，以這樣的方式，輸出端子OUT3的電壓達(dá)到-6伏，如所期望的。nMOS晶體管1414被導(dǎo)通，因?yàn)槠淇刂贫俗犹幱诒鹊诙俗痈?伏的電壓。結(jié)果，nMOS晶體管1414的第一端子達(dá)到-3伏，nMOS晶體管1412被導(dǎo)通，并且pMOS晶體管1406的第一端子也達(dá)到-3伏。由于其第一端子和控制端子處于相同的電壓(-3伏)，因此pMOS晶體管1406被關(guān)斷，起反向偏置二極管的作用。類似地，pMOS晶體管1404也被關(guān)斷，并且第一輸入端子INA3被與輸出端子OUT3電絕緣。
即使在這種情況下，電壓傳輸電路1400的每一節(jié)點(diǎn)的電壓取值都是如此，以允許只使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其控制端子和其它端子的電壓差至多等于3伏。
圖15示出了根據(jù)本發(fā)明的實(shí)施例的電壓傳輸電路1500的電子電路示意圖，其具有用于接收例如9伏的第一電壓的第一輸入端子INA4和用于接收例如-6伏的第二電壓的第二輸入端子INB4。電壓傳輸電路1500進(jìn)一步包括適于選擇性地與第一輸入端子INA4或者第二輸入端子INB4耦接的輸出端子OUT4，以便接收在那里存在的電壓；以及偏置控制塊1502，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用于偏置包括在電壓傳輸電路中的MOS晶體管。
輸入端子INA4和INB4連接到相應(yīng)的電路節(jié)點(diǎn)。當(dāng)?shù)谝惠斎攵俗覫NA4從相應(yīng)的節(jié)點(diǎn)接收9伏的第一電壓時，另一輸入端子從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT4保持絕緣；相反，當(dāng)?shù)诙斎攵俗覫NB4從相應(yīng)的節(jié)點(diǎn)接收-6伏的第二電壓時，另一輸入端子從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT4保持絕緣。
電壓傳輸電路1500在第一輸入端子INA4側(cè)包括第一pMOS晶體管1504，其具有連接到第一輸入端子INA4的第一端子，連接到第二pMOS晶體管1506的第一端子的第二端子，以及連接到偏置控制塊1502的控制端子。pMOS晶體管1506具有連接到偏置控制塊1502的控制端子，和連接到輸出端子OUT4的第二端子。電壓傳輸電路1500在第一輸入端子INA4側(cè)進(jìn)一步包括第一nMOS晶體管1508，其具有連接到輸出端子OUT4的第一端子，連接到第二nMOS晶體管1510的第一端子的第二端子，以及連接到偏置控制塊1502的控制端子。nMOS晶體管1510具有連接到偏置控制塊1502的控制端子，以及連接到第三nMOS晶體管1512的第一端子的第二端子。nMOS晶體管1512具有連接到偏置控制塊1502的控制端子和連接到第二輸入端子INB4的第二端子。電壓傳輸電路1500進(jìn)一步包括第四nMOS晶體管1514，其具有連接到pMOS晶體管1506的第一端子的第一端子，連接到偏置控制塊1502的控制端子，以及連接到第五nMOS晶體管1516的第一端子的第二端子。nMOS晶體管1516具有連接到偏置控制塊1502的控制端子和連接到第六nMOS晶體管1518的第一端子的第二端子。nMOS晶體管1518具有連接到偏置控制塊1502的控制端子和第二端子。
在第一輸入端子INA4側(cè)的電路分支由pMOS晶體管1504，1506形成，具有從第一輸入端子INA4傳送9伏的第一電壓到輸出端子OUT4的功能。在這種情況下，由于所述第一電壓等于9伏，因此偏置控制塊402通過偏置pMOS晶體管控制端子到6伏的電壓來激活pMOS晶體管1504和1506。
在第二輸入端子INB4側(cè)的電路分支由nMOS晶體管1508、1510和1512形成，具有提供-6伏的第二電壓到輸出端子OUT4的功能。在這種情況下，由于第二電壓等于-6伏，因此偏置控制塊1502通過偏置nMOS晶體管控制端子到-3伏的電壓來激活nMOS晶體管1508，1510和1512。
當(dāng)9伏的第一電壓通過激活pMOS晶體管1504和1506被提供給輸出端子OUT4時，nMOS晶體管1508，1510和1512中的至少一個必須被關(guān)斷。為此，偏置控制塊1502通過偏置nMOS控制端子到與第二輸入端子相同的電壓(也就是接地電壓GND)來保持nMOS晶體管1512關(guān)斷。偏置控制塊1502偏置該電路分支的剩余nMOS晶體管1510和1508到這樣的電壓值以避免其控制端子和它們的其它端子之間的電壓差高于電源電壓Vdd。應(yīng)當(dāng)理解，在這種情況下，輸出端子OUT4和第二輸入端子之間的電壓差等于9伏。因此，在第二輸入端子INB4側(cè)的電路分支必須包括至少三個低電壓nMOS晶體管1508，1510和1512，每一個能夠承受3伏的電壓差。
代替地，當(dāng)-6伏的第二電壓通過激活nMOS晶體管1508、1510和1512被提供給輸出端子OUT4時，偏置控制塊1502通過偏置pMOS控制端子到與第一輸入端子相同的電壓(也就是接地電壓GND)來保持pMOS晶體管1504關(guān)斷。此外，偏置控制塊1502偏置該分支的剩余pMOS晶體管1506的控制端子到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高于電源電壓Vdd。在這種情況下，在第一輸入端子INA4側(cè)的電路分支必須包括至少兩個pMOS晶體管1504和1506，因?yàn)檩敵龆俗覱UT4和第一輸入端子INA4之間的電壓差的絕對值等于電源電壓Vdd的兩倍。
更詳細(xì)地，當(dāng)期望提供9伏的第一電壓給輸出端子OUT4時，偏置控制塊1502偏置pMOS晶體管1504，1506和nMOS晶體管1508，1514的控制端子到6伏的電壓，偏置nMOS晶體管1510，1516的控制端子到3伏的電壓，并且偏置nMOS晶體管1512，1518的控制端子到接地電壓GND。而且，偏置控制塊1502還偏置nMOS晶體管1518的第二端子到接地電壓GND。這樣，pMOS晶體管1504導(dǎo)通，以便提供9伏的電壓到pMOS晶體管1506的第一端子。由于其控制端子處于6伏，因此pMOS晶體管1506也被導(dǎo)通，在第一輸入端子INA4和輸出端子OUT4之間建立導(dǎo)電路徑，以這樣的方式，輸出端子OUT4的電壓達(dá)到9伏，如所期望的。代替地，由nMOS晶體管1514、1516和1518形成的電路分支被去活。實(shí)際上，nMOS晶體管1514被關(guān)斷，同時nMOS晶體管1516和1518幾乎關(guān)斷(其第二端子采取大約為控制端子電壓減去閾值電壓的電壓，也就是分別為2伏和5伏)。而且，nMOS晶體管1512被關(guān)斷，并且nMOS晶體管1508和1510幾乎關(guān)斷(其第二端子分別處于大約5伏和2伏)。
當(dāng)期望提供-6伏的第二電壓給輸出端子OUT4時，偏置控制塊1502偏置pMOS晶體管1506和nMOS晶體管1508，1510和1512的控制端子到-3伏的電壓，并且偏置pMOS晶體管1504和nMOS晶體管1514，1516和1518的控制端子到接地電壓GND。而且，偏置控制塊1502偏置nMOS晶體管1518的第二端子到接地電壓GND。這樣，nMOS晶體管1512導(dǎo)通，具有處于比第二端子高3伏的電壓的控制端子。結(jié)果，nMOS晶體管1510的第二端子達(dá)到-6伏的電壓。由于其控制端子處于-3伏，因此nMOS晶體管1510導(dǎo)通，提供-6伏的電壓給nMOS晶體管1508的第二端子。以同樣的方式，nMOS晶體管1508導(dǎo)通。因此，在第二輸入端子INB4和輸出端子OUT4之間建立導(dǎo)電路徑，以這樣的方式輸出端子OUT4的電壓達(dá)到-6伏，如所期望的。nMOS晶體管1518被導(dǎo)通，因?yàn)槠淇刂贫俗犹幱诒鹊诙俗痈?伏的電壓。結(jié)果，nMOS晶體管1518的第一端子達(dá)到-3伏，nMOS晶體管1516被導(dǎo)通，并且nMOS晶體管的第二端子達(dá)到-3伏。后者電壓值允許nMOS 1514導(dǎo)通，偏置pMOS晶體管1504的第二端子到-3伏。由于其第一端子和控制端子處于相同的電壓(-3伏)，因此pMOS晶體管1506被關(guān)斷，起反向偏置二極管的作用。類似地，pMOS晶體管1504被關(guān)斷，并且第一輸入端子INA4與輸出端子OUT4電絕緣。
即使在這種情況下，電壓傳輸電路1500的每一節(jié)點(diǎn)的電壓取值都是如此，以允許只使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其控制端子和其它端子的電壓差至多等于電源電壓Vdd。
圖16示出了根據(jù)本發(fā)明的實(shí)施例的電壓傳輸電路1600的電子電路示意圖，該電壓傳輸電路具有用于接收例如12伏的第一電壓的第一輸入端子INA5和用于接收例如-9伏的第二電壓的第二輸入端子INB5。電壓傳輸電路1600進(jìn)一步包括適于選擇性地與第一輸入端子INA5或者第二輸入端子INB5耦接的輸出端子OUT5，以便接收在那里存在的電壓；以及偏置控制塊1602，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用于偏置包括在電壓傳輸電路中的MOS晶體管。
輸入端子INA5和INB5連接到相應(yīng)的電路節(jié)點(diǎn)。當(dāng)?shù)谝惠斎攵俗覫NA5從相應(yīng)的節(jié)點(diǎn)接收12伏的第一電壓時，另一輸入端子從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT5保持絕緣；不同地，當(dāng)?shù)诙斎攵俗覫NB5從相應(yīng)的節(jié)點(diǎn)接收-9伏的第二電壓時，另一輸入端子從相應(yīng)的節(jié)點(diǎn)接收接地電壓GND，并且與輸出端子OUT5保持絕緣。
電壓傳輸電路1600在第一輸入端子INA5側(cè)包括第一pMOS晶體管1604，其具有連接到第一輸入端子INA5的第一端子，連接到第二pMOS晶體管1606的第一端子的第二端子，以及連接到偏置控制塊1602的控制端子。pMOS晶體管1606具有連接到偏置控制塊1602的控制端子，和連接到第三pMOS晶體管1608的第一端子的第二端子。pMOS晶體管1608具有連接到偏置控制塊1602的控制端子，以及連接到輸出端子OUT5的第二端子。電壓傳輸電路1600在第二輸入端子INB5側(cè)進(jìn)一步包括第一nMOS晶體管1610，其具有連接到輸出端子OUT5的第一端子，連接到第二nMOS晶體管1612的第一端子的第二端子，以及連接到偏置控制塊1602的控制端子。nMOS晶體管1612具有連接到偏置控制塊1602的控制端子，以及連接到第三nMOS晶體管1614的第一端子的第二端子，后者晶體管具有連接到偏置控制塊1602的控制端子和連接到第四nMOS晶體管1616的第一端子的第二端子。nMOS晶體管1616具有連接到偏置控制塊1602的控制端子和連接到第二輸入端子INB5的第二端子。電壓傳輸電路1600進(jìn)一步包括第一和第二電路分支，分別連接到pMOS晶體管1604的第二端子和pMOS晶體管1606的第二端子。第一電路分支由串聯(lián)連接的四個nMOS晶體管1618、1620、1622、1624形成，且該串聯(lián)中的第一nMOS晶體管1618具有連接到pMOS晶體管1604的第二端子的第一端子，以及該串聯(lián)中的nMOS晶體管1624具有連接到偏置控制塊1602的第二端子。nMOS晶體管1618、1620、1622、1624具有連接到偏置控制塊1602的控制端子。以同樣的方式，第二電路分支由串聯(lián)連接的四個nMOS晶體管1626、1628、1630、1632形成，且該串聯(lián)中的第一nMOS晶體管1626具有連接到pMOS晶體管1606的第二端子的第一端子，以及該串聯(lián)中的最后一個nMOS晶體管1632具有連接到偏置控制塊1602的第二端子。nMOS晶體管1626、1628、1630、1632具有連接到偏置控制塊1602的控制端子。
在第一輸入端子INA5側(cè)的電路分支由pMOS晶體管1604，1606和1608形成，具有從第一輸入端子INA5傳送12伏的第一電壓到輸出端子OUT5的功能。在這種情況下，由于所述第一電壓等于12伏，因此偏置控制塊1602通過偏置pMOS晶體管控制端子到9伏的電壓來激活pMOS晶體管1604、1606和1608。
在第二輸入端子INB5側(cè)的電路分支由nMOS晶體管1610、1612，1614和1616形成，具有提供-9伏的第二電壓到輸出端子OUT5的功能。在這種情況下，由于第二電壓等于-9伏，因此偏置控制塊1602通過偏置nMOS晶體管控制端子到-6伏的電壓來激活nMOS晶體管1610、1612、1614和1616。
當(dāng)12伏的第一電壓通過激活pMOS晶體管1604、1606和1608被提供給輸出端子OUT5時，nMOS晶體管1610、1612、1614和1616中的至少一個必須被關(guān)斷。為此，偏置控制塊1602通過偏置nMOS晶體管控制端子到與第二輸入端子相同的電壓(也就是接地電壓GND)來保持nMOS晶體管1616關(guān)斷。偏置控制塊1602偏置該電路分支的剩余nMOS晶體管1610、1612和1614到這樣的電壓值以避免其控制端子和它們的其它端子之間的電壓差高于電源電壓Vdd。應(yīng)當(dāng)理解，在這種情況下，輸出端子OUT5和第二輸入端子INB5之間的電壓差等于12伏。因此，在第二輸入端子INB5側(cè)的電路分支必須包括至少四個低電壓nMOS晶體管1610、1612、1614和1616，每一個能夠承受3伏的電壓差。
代替地，當(dāng)-9伏的第二電壓通過激活nMOS晶體管1610、1612、1614和1616被提供給輸出端子OUT5時，偏置控制塊1602通過偏置pMOS控制端子到與第一輸入端子INA5相同的電壓(也就是接地電壓GND)來保持pMOS晶體管1604關(guān)斷。此外，偏置控制塊1602偏置該分支的剩余pMOS晶體管1606和1608到這樣的電壓值以避免其控制端子和其它端子之間的電壓差高于電源電壓Vdd。在這種情況下，在第一輸入端子INA5側(cè)的電路分支必須包括至少三個pMOS晶體管1604、1606和1608，因?yàn)檩敵龆俗覱UT5和第一輸入端子INA5之間的電壓差的絕對值等于電源電壓Vdd的三倍。
更詳細(xì)地，當(dāng)期望提供12伏的第一電壓給輸出端子OUT5時，偏置控制塊1602偏置pMOS晶體管1604，1606，1608和nMOS晶體管1610、1618、1626的控制端子到9伏的電壓，偏置nMOS晶體管1612，1620、1628的控制端子到6伏的電壓，偏置nMOS晶體管1614，1622、1630的控制端子到3伏的電壓，并且偏置nMOS晶體管1616、1624、1632的控制端子到接地電壓GND。而且，偏置控制塊1602還偏置nMOS晶體管1624、1632的第二端子到接地電壓GND。這樣，pMOS晶體管1604、1606和1608導(dǎo)通，以便在第一輸入端子INA5和輸出端子OUT5之間建立導(dǎo)電路徑，以這樣的方式，輸出端子OUT5的電壓達(dá)到12伏，如所期望的。代替地，由nMOS晶體管1618、1620、1622、1624形成的第一電路分支被去活。實(shí)際上，nMOS晶體管1624被關(guān)斷，同時nMOS晶體管1622、1620、1618幾乎關(guān)斷(其第二端子采取大約為控制端子電壓減去閾值電壓的電壓，也就是分別為2伏，5伏和8伏)。第二電路分支的nMOS晶體管1626、1628、1630、1632以同樣的方式、在相同的偏置電壓下起作用。而且，nMOS晶體管1616被關(guān)斷，并且nMOS晶體管1610、1612、1614幾乎關(guān)斷(其第二端子分別處于大約8伏，5伏和2伏)。
當(dāng)期望提供-9伏的第二電壓給輸出端子OUT5時，偏置控制塊1602偏置pMOS晶體管1608和nMOS晶體管1610、1612、1614、1616的控制端子到-6伏的電壓，偏置pMOS晶體管1606和nMOS晶體管1626、1628、1630、1632的控制端子到-3伏的電壓，并且偏置pMOS晶體管1604和nMOS晶體管1618、1620、1622、1624的控制端子到接地電壓GND。而且，偏置控制塊1602偏置nMOS晶體管1624的第二端子到-3伏的電壓，并偏置nMOS晶體管1632的第二端子到-6伏的電壓。這樣，nMOS晶體管1610、1612、1614、1616被導(dǎo)通，以便在第二輸入端子INB5和輸出端子OUT5之間建立導(dǎo)電路徑，以這樣的方式，輸出端子OUT5的電壓達(dá)到-9伏，如所期望的。由于控制端子被偏置到-3伏的電壓，nMOS晶體管1626、1628、1630、1632都被導(dǎo)通。結(jié)果，pMOS晶體管1606的第二端子被偏置到-6伏。由于它的第一端子和它的控制端子處于相同的電壓(-6伏)，因此pMOS晶體管1608被關(guān)斷，起反向偏置二極管的作用。以同樣的方式，nMOS晶體管1618、1620、1622、1624都被導(dǎo)通，因?yàn)樗鼈兙哂衅玫浇拥仉妷篏ND的控制端子。因此，pMOS晶體管1604的第二端子被偏置到-3伏。即使在這種情況下，由于其第一端子和其控制端子處于相同的電壓(-3伏)，因此pMOS晶體管1606被關(guān)斷，起反向偏置二極管的作用。而且，pMOS晶體管1604被關(guān)斷，并且第一輸入端子INA5與輸出端子OUT5電絕緣。
還在這種情況下，電壓傳輸電路1600的每一節(jié)點(diǎn)的電壓取值都如此，以允許只使用低電壓晶體管。實(shí)際上，在每一個晶體管中，跨越其控制端子和其它端子的電壓差至多等于電源電壓Vdd。
根據(jù)本發(fā)明的實(shí)施例，電壓傳輸電路的偏置控制塊可以方便地包括其它電壓傳輸電路，用于將高電壓提供到那里。例如，參考電壓傳輸電路1600，可以看到，偏置控制塊1602在第一輸入端子INA5耦接到輸出端子OUT5時偏置pMOS晶體管1608的控制端子到9伏，并且在第一輸入端子INA5與輸出端子OUT5保持絕緣時偏置pMOS晶體管1608的控制端子到-6伏。結(jié)果，由于電壓傳輸電路1500的輸出端子OUT4能夠采取9伏和-6伏，因此后者電壓傳輸電路1500可以被包括在偏置控制塊1602中，且輸出端子OUT4連接到pMOS晶體管1608的控制端子。
應(yīng)當(dāng)考慮，當(dāng)前面描述的電壓傳輸電路切換時(也就是，從第一輸入端子耦接到輸出端子的狀態(tài)變換到第二輸入端子耦接到輸出端子的狀態(tài)，且反之亦然)，偏置控制塊應(yīng)當(dāng)以盡可能低的延遲來切換偏置電壓。實(shí)際上，與提供給其它低電壓晶體管的控制端子的電壓相比，如果提供給包括在電壓傳輸電路中的低電壓晶體管的控制端子的電壓被切換得(即使稍微地)較遲，則可能導(dǎo)致在低電壓晶體管的端子之間產(chǎn)生高于電源電壓Vdd的危險的電壓差。如果從電荷泵獲得偏置控制塊所必需的高電壓，則更有可能能夠同步切換產(chǎn)生的偏置電壓。
已經(jīng)詳細(xì)描述了幾個示例性的電壓傳輸電路，參考圖17，現(xiàn)在將描述更加通用的準(zhǔn)則，用于設(shè)計(jì)通用的兩輸入電壓傳輸電路1700，其能夠只利用低電壓晶體管在其輸入處接收一對通用的電壓值。
如同在先前的情況中，電壓傳輸電路1700包括第一和第二輸入端子INA、INB以及輸出端子OUT，輸出端子OUT適于選擇性地耦接到第一輸入端子INA或者第二輸入端子INB。第一輸入端子INA被假設(shè)連接到其電壓在第一輸入電壓nVdd和例如接地電壓GND之間變化的電路節(jié)點(diǎn)。第一輸入電壓nVdd是電源電壓Vdd的倍數(shù)；更具體地，第一輸入電壓nVdd等于電源電壓Vdd乘以第一(正或負(fù))整數(shù)系數(shù)n。第二輸入端子INB被假設(shè)連接到其電壓在第二輸入電壓mVdd和例如接地電壓GND之間變化的電路節(jié)點(diǎn)。第二輸入電壓mVdd是電源電壓Vdd的倍數(shù)；更具體地，第二輸入電壓mVdd等于電源電壓Vdd乘以第二(正或負(fù))整數(shù)系數(shù)m。當(dāng)?shù)谝惠斎攵俗覫NA被偏置到第一輸入電壓nVdd時，第二輸入端子INB被偏置到接地電壓GND，而當(dāng)?shù)诙斎攵俗覫NB被偏置到第二輸入電壓mVdd時，第一輸入端子INA被偏置到接地電壓GND。為了簡便起見，假設(shè)第一整數(shù)n大于第二整數(shù)m。
電壓傳輸電路1700包括由等于第二整數(shù)m的絕對值的串聯(lián)連接的多個pMOS晶體管P(i)(i＝1到m)形成的第一電路分支1710。所述第一電路分支1710連接第一輸入端子INA和輸出端子OUT。以同樣的方式，第二電路分支1720連接第二輸入端子INB和輸出端子OUT。第二電路分支1720包括等于第一整數(shù)n的絕對值的串聯(lián)連接的多個nMOS晶體管N(j)(j＝1到n)。應(yīng)當(dāng)指出，前面描述的所有電壓傳輸電路都落在由這個通用電壓傳輸電路1700代表的類別中。例如，圖12中描述的電壓傳輸電路1200是第一整數(shù)n等于2(實(shí)際上，其第一輸入端子INA1適于接收2Vdd＝6伏)且第二整數(shù)m等于-1(其第二輸入端子INB1適于接收-Vdd＝-3伏)時圖17的電壓傳輸電路。
如果輸出端子OUT必須與用于接收第一輸入電壓nVdd的第一輸入端子INA耦接，則第一電路分支1710的所有m個pMOS晶體管P(i)都必須導(dǎo)通。這樣，每一pMOS起傳輸晶體管的作用，能夠提供在其第一端子接收的電壓給其第二端子(在圖17中，每一晶體管(pMOS和nMOS)的第一端子位于晶體管本身的左邊，而第二端子位于其右邊)，并且建立了從第一輸入端子INA到輸出端子OUT之間的導(dǎo)電路徑。為了使第一電路分支1710的pMOS晶體管P(i)導(dǎo)通，以便提供第一輸入電壓nVdd給輸出端子OUT，所有pMOS晶體管P(i)的控制端子可以方便地偏置到等于(n-1)Vdd的電壓。這樣，跨越通用pMOS P(i)晶體管的控制端子和其其它端子的電壓差至多等于電源電壓Vdd的值。由此，第一電路分支1710可以只使用低電壓晶體管來實(shí)現(xiàn)。相反，第二電路分支1720的nMOS晶體管N(j)必須以這樣的方式被偏置以將第二輸入端子INB與輸出端子OUT電絕緣。由于第二輸入端子INB被偏置到接地電壓GND，因此第二電路分支1720經(jīng)受等于第一輸入電壓nVdd的電壓差(從連接到輸出端子OUT的端子到第二輸入端子INB)。然而，為了只使用低電壓晶體管，第二電路分支1720的每一nMOS晶體管N(j)將經(jīng)歷跨越其控制端子和其其它端子的至多等于電源電壓Vdd的值的電壓差。因此，每一nMOS晶體管N(j)以這樣的方式被偏置，使得輸出端子OUT和第二輸入端子INB之間的總電壓降(等于第一輸入電壓nVdd)在所有nMOS晶體管之間相等地分配。由于包括在第二電路分支1720中的nMOS晶體管N(j)的數(shù)量等于第一整數(shù)n(的絕對值)，因此通過偏置晶體管的控制端子到開始于nMOS晶體管N(1)(連接到輸出端OUT)的(n-1)Vdd并向該分支中隨后的nMOS晶體管的越來越低的電壓行進(jìn)(例如，通過減小每一晶體管的Vdd的值)的電壓，可以確保每一nMOS晶體管N(j)經(jīng)受至多等于電源電壓Vdd的電壓差，如所期望的。利用這種偏置方案，nMOS晶體管N(n)(連接到第二輸入端子INB)的確被關(guān)斷，具有處于等于第二輸入端子INB的電壓(也就是接地電壓GND)的電壓的控制端子。
如果輸出端子OUT必須耦接到用于接收第二輸入電壓mVdd的第二輸入端子INB，那么第二電路分支1720的所有m個nMOS晶體管N(j)都必須導(dǎo)通。這樣，每一nMOS晶體管N(j)起傳輸晶體管的作用，能夠提供在其第二端子接收的電壓給其第一端子，并且建立了從第二輸入端子INB到輸出端子OUT之間的導(dǎo)電路徑。為了使第二電路分支1720的nMOS晶體管N(j)導(dǎo)通，以便提供第二輸入電壓mVdd給輸出端子OUT，所有nMOS晶體管N(j)的控制端子可以方便地偏置到等于(m+1)Vdd的電壓。這樣，跨越通用nMOS晶體管N(j)的控制端子和其其它端子的電壓差至多等于電源電壓Vdd的值。相反，第一電路分支1710的pMOS晶體管P(i)必須以這樣的方式被偏置以使第一輸入端子INA與輸出端子OUT電絕緣。由于第一輸入端子INA被偏置到接地電壓GND，因此第一電路分支1710經(jīng)受等于第二輸入電壓mVdd的電壓差(從連接到輸出端子OUT的端子到第一輸入端子INA)。然而，為了只使用低電壓晶體管，第二電路分支1710的每一pMOS晶體管P(i)將經(jīng)歷跨越其控制端子和其其它端子的至多等于電源電壓Vdd的值的電壓差。因此，每一pMOS晶體管P(i)以這樣的方式被偏置以使輸出端子OUT和第一輸入端子INA之間的總電壓降(等于第二輸入電壓mVdd)在該電路分支的所有pMOS晶體管P(i)之間相等地分配。由于包括在第一電路分支1710中的pMOS晶體管P(i)的數(shù)量等于第二整數(shù)m(的絕對值)，因此偏置晶體管的控制端子到開始于pMOS晶體管P(m)(連接到輸出端子OUT)的(m+1)Vdd并向該分支中在前的pMOS晶體管P(i)的越來越高的電壓行進(jìn)(例如，通過升高每一晶體管的Vdd的值)的電壓，可以確保每一pMOS晶體管P(i)經(jīng)受至多等于電源電壓Vdd的電壓差，如所期望的。利用這種偏置方案，pMOS晶體管P(1)(連接到第一輸入端子INA)的確被關(guān)斷，具有處于等于第一輸入端子INA的電壓(也就是接地電壓GND)的電壓的控制端子。
電壓傳輸電路1700進(jìn)一步包括另外的電路分支1730(每一個等于第二電路分支1720)，其連接到第一電路分支1710的所有pMOS晶體管P(i)的第一端子，除了pMOS晶體管P(1)以外。所述另外的電路分支1730的目的是當(dāng)輸出端子OUT耦接到第二輸入端子INB時，強(qiáng)制偏置第一電路分支1710的pMOS晶體管P(i)的第一端子到等于相應(yīng)的控制端子的電壓的電壓。這樣，第一電路分支1710的pMOS晶體管P(i)起反向偏置二極管的作用。由于形成所述另外的電路分支1730的nMOS晶體管是低電壓晶體管，因此其控制端子必須以類似于用于偏置第二電路分支1720的nMOS晶體管N(j)的方式的方式被正確地偏置。如果缺少所述另外的電路分支1730，則所有pMOS晶體管P(i)的第一端子將浮置，并且其電壓可能采取不正確的值，可能導(dǎo)致柵極絕緣體擊穿或者PN結(jié)擊穿。當(dāng)輸出端子OUT必須耦接到第一輸入端子INA時，所述另外的電路分支1730必須被正確地去活。
根據(jù)本發(fā)明的另一實(shí)施例，考慮使用中電壓晶體管的可能性。如上所述，中電壓晶體管能確保承受由高于電源電壓Vdd、但仍低于高電壓晶體管能夠承受的最高電壓差的電壓Vm限定上限的電壓差的能力。再次參考包括MOS晶體管的電壓傳輸電路的實(shí)例，中電壓MOS晶體管可以具有柵極絕緣體，其厚度能夠避免在施加在控制端子和溝道之間高于電源電壓Vdd但低于可能出現(xiàn)在輸出端子OUT和輸入端子INA、INB之間的最大電壓差(所述最大電壓差等于第一和第二輸入電壓nVdd，mVdd之間的最高值)的電壓差Vm的情況下絕緣體擊穿。根據(jù)本發(fā)明的實(shí)施例，中電壓MOS晶體管可以具有與普通的快閃存儲器單元相同的柵極絕緣體厚度。
在電壓傳輸電路的電路分支中包括這樣的中電壓晶體管的可能性允許其結(jié)構(gòu)大大簡化。更具體地，由于根據(jù)本發(fā)明的實(shí)施例，包含在電路分支中的晶體管的數(shù)量可以通過以單個晶體管在其端子能夠承受的最大電壓差(即，在低電壓晶體管的情況下的Vdd＝3伏)除在開關(guān)輸出端子處的電壓和在與該輸出端子斷開的第一和第二輸入端子之間的電壓之間的差(絕對值)來獲得，因此所述晶體管的數(shù)量可以大大減少，因?yàn)橹须妷壕w管可以承受高于電源電壓Vdd的電壓差。
總而言之，提供了一種實(shí)現(xiàn)電壓傳輸電路的通用模式，其采用特定的電路拓?fù)?，避免了使用高電壓晶體管。假設(shè)-該電壓傳輸電路利用晶體管來實(shí)現(xiàn)，所述晶體管以這樣的方式設(shè)計(jì)以確保承受由預(yù)定的最大電壓差ΔVmx限定上限的電壓差的能力，所述最大電壓差ΔVmx例如等于kVdd，也就是等于電源電壓Vdd乘以預(yù)定的乘數(shù)系數(shù)k(本發(fā)明中提到的低電壓晶體管屬于k等于1的情況)；-第一輸入端子適于接收至少第一輸入電壓nVdd，其等于電源電壓Vdd乘以第一整數(shù)n；
-第二輸入端子適于接收至少第二輸入電壓mVdd，其等于電源電壓Vdd乘以第二整數(shù)m；-當(dāng)?shù)谝惠斎攵俗咏邮盏谌斎腚妷篤3(例如接地電壓GND)時，第二輸入端子接收第二輸入電壓mVdd；-當(dāng)?shù)诙斎攵俗咏邮盏谒妮斎腚妷篤4(例如接地電壓GND)時，第一輸入端子接收第一輸入電壓nVdd；以及-第一整數(shù)n大于第二整數(shù)m；該電壓傳輸電路包括-第一電路分支(連接在電壓傳輸電路的第一輸入端子和輸出端子之間)，其由等于不小于((mVdd-V3)/kVdd)的絕對值的最小整數(shù)的多個pMOS晶體管形成；和-第二電路分支(連接在電壓傳輸電路的第二輸入端子和輸出端子之間)，其由等于不小于((nVdd-V4)/kVdd)的絕對值的最小整數(shù)的多個nMOS晶體管形成。
當(dāng)?shù)谝浑娐贩种П患せ顣r，等于nVdd減去第四電壓V4的電壓降出現(xiàn)在輸出端子和第二輸入端子之間。因此，形成第二電路分支的nMOS晶體管的數(shù)量足以允許所述電壓降沿著第二電路分支如此分配以便將出現(xiàn)在后者晶體管的控制端子和其它端子之間的電壓差上限限定在預(yù)定的最大電壓差kVdd。以同樣的方式，當(dāng)?shù)扔赩3減去mVdd的電壓降出現(xiàn)在輸出端子和第一輸入端子之間時(也就是，當(dāng)?shù)诙娐贩种П患せ顣r)，形成第一電路分支的pMOS晶體管的數(shù)量足以允許所述電壓降沿著第一電路分支如此分配以便將出現(xiàn)在后者晶體管的控制端子和其它端子之間的電壓差上限限定在預(yù)定的最大電壓差kVdd。
混合的實(shí)施例是可以的，其中低電壓晶體管和中電壓晶體管都包含在電壓傳輸電路的第一和第二電路分支中的至少一個中。
現(xiàn)在假設(shè)低電壓晶體管能夠承受由普通預(yù)定最大電壓差ΔVm1限定上限的電壓差，并且中電壓晶體管能夠承受由高于ΔVm1的普通預(yù)定最大電壓差ΔVmm限定上限的電壓差。
而且，假設(shè)例如第一和第二電路分支既包括低電壓晶體管又包括中電壓晶體管。當(dāng)?shù)谝浑娐贩种П患せ顣r，等于nVdd減去第四電壓V4的電壓降出現(xiàn)在輸出端子和第二輸入端子之間。所述電壓降可以根據(jù)包含在第二電路分支中的低電壓晶體管和中電壓晶體管的數(shù)量，沿著第二電路分支被正確地分配。更具體地，如果第二電路分支包括L2個低電壓晶體管，其一起能夠承受L2*ΔVm1的電壓降，那么第二電路分支必須包括M2個中電壓晶體管，以便一起承受剩余的電壓降，其由nVdd減去第四電壓V4減去L2*ΔVm1給出。因此，nMOS中電壓晶體管的數(shù)量M2等于不小于((nVdd-V4-L2*ΔVm1)/(ΔVmm))的絕對值的最小整數(shù)。
以同樣的方式，當(dāng)?shù)诙娐贩种П患せ顣r，等于mVdd減去第三電壓V3的電壓降出現(xiàn)在輸出端子和第一輸入端子之間。此外，所述電壓降可以根據(jù)包含在第一電路分支中的低電壓晶體管和中電壓晶體管的數(shù)量，沿著第一電路分支被正確地分配。更具體地，如果第一電路分支包括L1個低電壓晶體管，其一起能夠承受L1*ΔVm1的電壓降，那么第二電路分支必須包括M1個中電壓晶體管，以便一起承受剩余的電壓降，其由mVdd減去第三電壓V3減去L1*ΔVm1給出。因此，pMOS中電壓晶體管的數(shù)量M1等于不小于((mVdd-V3-L1*ΔVm1)/(ΔVmm))的絕對值的最小整數(shù)。
使用在本文件中描述的電路拓?fù)涞碾妷簜鬏旊娐酚欣赜糜诟唠妷篒C中，尤其是存儲器IC中，用于管理存儲器IC執(zhí)行多種操作例如讀取、編程和擦除操作所需的電壓。
自然，為了滿足局部和特定要求，本領(lǐng)域技術(shù)人員可以對上述解決方法進(jìn)行多種修改和變型。特別地，雖然已經(jīng)參考其優(yōu)選實(shí)施例在一定程度上描述了本發(fā)明，但是應(yīng)當(dāng)理解，形式和細(xì)節(jié)上的各種省略，替代和改變以及其它實(shí)施例都是可以的；而且，明確的意圖是，與本發(fā)明的任何公開的實(shí)施例相結(jié)合描述的特定元件和/或方法步驟都可以并入任何其他實(shí)施例中作為設(shè)計(jì)選擇的通用內(nèi)容。
權(quán)利要求
1.一種電子設(shè)備，包括用于提供多個操作電壓的電壓供應(yīng)塊；至少一個操作電路；以及用于分配該多個操作電壓的至少一部分到該至少一個操作電路的電源電壓分配總線，其中該至少一個操作電路包括一組器件，其用于由所述分配的操作電壓的一組輸入電壓產(chǎn)生一組輸出電壓，所述輸入和輸出電壓跨越有效范圍，每一個器件能夠在其每一對端子之間承受至多低于所述有效范圍的相應(yīng)安全電壓，并且其中所述器件由所述分配的操作電壓的跨越所述有效范圍內(nèi)的輔助范圍的一組輔助電壓控制，使得施加到其每一對端子的電壓之間的差低于所述相應(yīng)安全電壓。
2.如權(quán)利要求1所述的電子設(shè)備，其中每一個器件是包含漏極端子，柵極端子和源極端子的絕緣柵場效應(yīng)晶體管。
3.如在前權(quán)利要求所述的電子設(shè)備，其中所述操作電壓具有增加的值，序列中每一對相鄰操作電壓值之間的差等于公共間距值。
4.如權(quán)利要求3所述的電子設(shè)備，其中所述間距值至多等于該電子設(shè)備的電源電壓和參考電壓之間的差。
5.如權(quán)利要求4所述的電子設(shè)備，其中所述操作電壓包括該電子設(shè)備的電源電壓和參考電壓，并且其中所述電壓供應(yīng)塊包括至少一個電荷泵，該電荷泵用于由所述電源電壓和所述參考電壓生成其它操作電壓。
6.如權(quán)利要求5所述的電子設(shè)備，其中所述至少一個操作電路包括所述至少一個電荷泵，所述至少一個電荷泵的輸入電壓包括所述電源電壓和所述參考電壓，并且所述至少一個電荷泵的輸出電壓包括所述其它操作電壓。
7.如權(quán)利要求6所述的電子設(shè)備，其中所述至少一個電荷泵包括至少一個泵級，所述泵級包括具有第一極板和第二極板的電容器；連接到所述第一極板的第一電路節(jié)點(diǎn)，在所述電荷泵操作的施壓階段期間，所述第一電路節(jié)點(diǎn)的電壓被強(qiáng)加到參考電壓；連接到所述第二極板的第二電路節(jié)點(diǎn)，在所述施壓階段期間，所述第二電路節(jié)點(diǎn)的電壓被強(qiáng)加到所述電源電壓，所述第一和第二電路節(jié)點(diǎn)的電壓分別相對于所述參考電壓和所述電源電壓沒有變化，除了在所述施壓階段期間以外；與所述第一電路節(jié)點(diǎn)關(guān)聯(lián)的第一施壓電路，在所述施壓階段期間，所述第一施壓電路可激活，用于將所述第一電路節(jié)點(diǎn)的電壓強(qiáng)加到所述參考電壓；和與所述第二電路節(jié)點(diǎn)關(guān)聯(lián)的第二施壓電路，在所述施壓階段期間，所述第二施壓電路可激活，用于將所述第二電路節(jié)點(diǎn)的電壓強(qiáng)加到所述電源電壓，其中所述第一和第二施壓電路包括這樣的器件，所述器件的每一個能夠在其端子對之間至多承受等于所述電源電壓的倍數(shù)的相應(yīng)安全電壓；以及所述第一和第二施壓電路包括這樣的裝置，所述裝置用于當(dāng)所述第一和第二電路節(jié)點(diǎn)的電壓中的至少一個改變到絕對值高于所述相應(yīng)安全電壓的電壓時，確保施加在每一個器件的端子對兩端的電壓差不高于所述相應(yīng)安全電壓。
8.如權(quán)利要求7所述的電子設(shè)備，其中所述第一和第二施壓電路中的至少一個包括插入在相應(yīng)的電路節(jié)點(diǎn)和施壓供應(yīng)端子之間的開關(guān)，所述開關(guān)包括控制端子，連接到所述相應(yīng)的電路節(jié)點(diǎn)的第一端子和連接到所述施壓供應(yīng)端子的第二端子；連接到所述開關(guān)的控制端子的開關(guān)激活電路，其適于在施壓階段期間用這樣的方式激活所述開關(guān)以將所述參考電壓、所述電源電壓分別傳輸?shù)剿龅谝浑娐饭?jié)點(diǎn)、所述第二電路節(jié)點(diǎn)；以及耦接到相應(yīng)的電路節(jié)點(diǎn)和所述開關(guān)的控制端子的自舉電路，所述自舉電路分別連接在所述第一、第二電路節(jié)點(diǎn)和所述開關(guān)的控制端子之間，并且適于當(dāng)所述第一、第二電路節(jié)點(diǎn)的電壓分別相對于所述參考電壓、電源電壓變化時，確保跨越所述開關(guān)的控制端子、第一和第二端子的電壓差以及在所述開關(guān)控制端子和所述開關(guān)激活電路之間的電壓差在絕對值上不高于所述安全電壓。
9.如權(quán)利要求8所述的電子設(shè)備，其中所述第一施壓電路的自舉電路包括用于耦接第一電路節(jié)點(diǎn)的電壓到所述開關(guān)的控制端子的第一耦接裝置，并且所述第二施壓電路的自舉電路包括用于耦接第二電路節(jié)點(diǎn)的電壓到所述開關(guān)的控制端子的第二耦接裝置。
10.如權(quán)利要求9所述的電子設(shè)備，其中所述第一耦接裝置包括至少一個第一受控電壓傳輸裝置，其具有適于被高于電源電壓或者低于參考電壓的電壓驅(qū)動的控制端子，用于確保所述至少一個第一受控電壓傳輸裝置的控制端子、所述第一電路節(jié)點(diǎn)、和所述開關(guān)控制端子之間的電壓差在絕對值上不高于所述安全電壓。
11.如權(quán)利要求8至10中的任一個所述的電子設(shè)備，其中所述第一和第二施壓電路都包括所述開關(guān)、所述開關(guān)激活電路和所述自舉電路。
12.如權(quán)利要求11所述的電子設(shè)備，其中所述第二耦接裝置包括至少一個第二受控電壓傳輸裝置，其具有適于被高于電源電壓的電壓驅(qū)動的控制端子，用于確保所述至少一個第二受控電壓傳輸裝置的控制端子、所述第二電路節(jié)點(diǎn)、和所述開關(guān)控制端子之間的電壓差在絕對值上不高于所述安全電壓。
13.如權(quán)利要求12所述的電子設(shè)備，其中所述第一和第二施壓電路中的至少一個包括電壓供應(yīng)電路，其耦接到所述施壓供應(yīng)端子，能夠提供所述參考電壓、電源電壓分別用于向所述第一、第二電路節(jié)點(diǎn)施壓。
14.如權(quán)利要求13所述的電子設(shè)備，其中所述第一施壓電路的電壓供應(yīng)電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第一電路節(jié)點(diǎn)提供參考電壓；以及所述第二施壓電路的自舉電路能夠在至少與所述施壓階段不同的階段期間去活所述開關(guān)。
15.如權(quán)利要求8到14中的任一個所述的電子設(shè)備，其中所述第一施壓電路包括所述開關(guān)、所述開關(guān)激活電路和所述自舉電路；以及所述第二施壓電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第二電路節(jié)點(diǎn)提供電源電壓。
16.如權(quán)利要求15所述的電子設(shè)備，其中所述第一施壓電路包括耦接到所述施壓供應(yīng)端子的電壓供應(yīng)電路，其能夠提供參考電壓用于給所述第一電路節(jié)點(diǎn)施壓，所述電壓供應(yīng)電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第一電路節(jié)點(diǎn)提供參考電壓。
17.如權(quán)利要求7到16中的任一個所述的電子設(shè)備，其中所述至少一個泵級包括借助開關(guān)裝置級聯(lián)的至少第一和第二泵級，所述第一泵級的第二電路節(jié)點(diǎn)借助所述開關(guān)裝置連接到第二升壓級的第一電路節(jié)點(diǎn)。
18.如權(quán)利要求7到17中的任一個所述的電子設(shè)備，其中所述倍數(shù)等于1。
19.如權(quán)利要求7到18中的任一個所述的電子設(shè)備，其中所述操作電壓是所述至少第一和第二泵級的第一和第二電路節(jié)點(diǎn)的電壓。
20.如在前權(quán)利要求中的任一個所述的電子設(shè)備，其中所述至少一個操作電路包括電壓傳輸電路，所述電壓傳輸電路包括第一輸入端子和第二輸入端子；輸出端子；連接在所述第一輸入端子和所述輸出端子之間的第一電路分支；以及連接在所述第二輸入端子和所述輸出端子之間的第二電路分支，所述第一電路分支可選擇性地激活，用于耦接所述第一輸入端子和所述輸出端子，并且所述第二電路分支可選擇性地激活，用于耦接所述第二輸入端子和所述輸出端子，其中所述第一和第二電路分支均包括相應(yīng)組中的至少一個器件，每一個器件能夠承受至多安全電壓，所述安全電壓低于分別在所述輸出端子和所述第一輸入端子之間以及所述輸出端子和所述第二輸入端子之間的電壓差的絕對值的最大值。
21.如權(quán)利要求20所述的電子設(shè)備，其中所述第一輸入端子適于接收第一輸入電壓，其能夠采取關(guān)于參考電壓的至少第一電壓值；以及所述第二輸入端子適于接收第二輸入電壓，其能夠采取關(guān)于參考電壓的至少第二電壓值，其中所述第一電壓值等于電源電壓乘以第一系數(shù)，并且所述第二電壓值等于電源電壓乘以第二系數(shù)，所述第一系數(shù)和所述第二系數(shù)之間的至少一個在絕對值上大于1；其中所述第一電路分支可選擇性地激活，用于耦接所述第一輸入端子和所述輸出端子，以便將所述第一電壓值傳輸?shù)侥抢?；所述第二電路分支可選擇性地激活，用于耦接所述第二輸入端子和所述輸出端子，以便將所述第二電壓值傳輸?shù)侥抢铮灰约八霭踩妷旱扔陔娫措妷撼艘缘谌禂?shù)。
22.如權(quán)利要求21所述的電子設(shè)備，其中所述第一輸入電壓適于在所述第二輸入電壓采取所述第二電壓值時采取關(guān)于所述參考電壓的第三電壓值。
23.如權(quán)利要求22所述的電子設(shè)備，其中所述第二輸入電壓適于在所述第一輸入電壓采取所述第一電壓值時采取關(guān)于所述參考電壓的第四電壓值。
24.如權(quán)利要求22或23所述的電子設(shè)備，其中所述第二系數(shù)大于1。
25.如權(quán)利要求24所述的電子設(shè)備，其中所述第一電路分支包括串聯(lián)連接的、至少等于不小于所述第二電壓值和所述第三電壓值之間的差與第一預(yù)定最大值的比率的絕對值的最小整數(shù)的第一數(shù)量的所述電子器件。
26.如權(quán)利要求22到25中的任一個所述的電子設(shè)備，其中所述第一系數(shù)大于1。
27.如權(quán)利要求26所述的電子設(shè)備，其中所述第二電路分支包括串聯(lián)連接的、至少等于不小于所述第一電壓值和所述第四電壓之間的差與所述安全電壓的比率的絕對值的最小整數(shù)的第二數(shù)量的所述電子器件。
28.如從屬于權(quán)利要求25時權(quán)利要求27所述的電子設(shè)備，其中所述第一數(shù)量的電子器件包括第一導(dǎo)電類型的串聯(lián)連接的晶體管，以及所述第二數(shù)量的電子器件包括與第一類型相反的第二導(dǎo)電類型的串聯(lián)連接的晶體管。
29.如權(quán)利要求28所述的電子設(shè)備，其中所述第一電壓值高于所述第二電壓值。
30.如在前權(quán)利要求中的任一個所述的電子設(shè)備，其中所述電子設(shè)備是非易失性存儲器件，其包括按行和列排列的存儲器單元陣列，所述非易失性存儲器件進(jìn)一步包括多個字線，每一個與相應(yīng)的行相關(guān)聯(lián)；和多個位線，每一個與相應(yīng)的列相關(guān)聯(lián)。
31.如權(quán)利要求30所述的電子設(shè)備，其中所述至少一個操作電路包括行選擇器，用于將所述輸入電壓的至少一部分選擇性地施加到一組選擇的字線。
32.如權(quán)利要求30或31所述的電子設(shè)備，其中所述至少一個操作電路包括列選擇器，用于將所述輸入電壓的至少一部分選擇性地施加到一組選擇的位線。
33.如權(quán)利要求30到32中的任一個所述的電子設(shè)備，其中所述電子設(shè)備是NAND存儲器件。
34.如權(quán)利要求30到33中的任一個所述的電子設(shè)備，其中所述電子設(shè)備是NOR存儲器件。
35.如在前權(quán)利要求中的任一個所述的電子設(shè)備，其中所述電子設(shè)備被集成在半導(dǎo)體材料的芯片中。
36.一種包括根據(jù)在前權(quán)利要求中的任一個的至少一個電子設(shè)備的系統(tǒng)。
37.一種用于控制包括至少一個操作電路的電子設(shè)備的方法，所述方法包括以下步驟提供多個操作電壓；將所述操作電壓的至少一部分分配到所述至少一個操作電路；以及在所述至少一個操作電路中，借助一組器件由分配的操作電壓的一組輸入電壓生成一組輸出電壓，所述輸入和輸出電壓跨越有效范圍，每一個器件能夠在其每一對端子之間承受至多低于所述有效范圍的相應(yīng)安全電壓，并且利用跨越所述有效范圍內(nèi)的輔助范圍的所述分配的操作電壓的一組輔助電壓來控制所述器件，使得施加到其每一對端子的電壓之間的差低于所述相應(yīng)安全電壓。
全文摘要
提供了一種電子設(shè)備。該電子設(shè)備包括用于提供多個操作電壓的供應(yīng)塊，一個或多個操作電路，和用于分配所述操作電壓的至少一部分到每個操作電路的分配總線。每個操作電路包括用于由分配的操作電壓的一組輸入電壓生成一組輸出電壓的一組器件。所述輸入和輸出電壓跨越有效范圍。每一個器件能夠在其每一對端子之間承受至多低于該有效范圍的安全電壓。該器件由跨越該有效范圍內(nèi)的輔助范圍的所述分配的操作電壓的一組輔助電壓控制，使得施加到其每一對端子的電壓之間的差低于所述安全電壓。
文檔編號H01L27/00GK101051527SQ20061013100
公開日2007年10月10日 申請日期2006年11月27日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者R·米徹洛尼, G·坎帕多 申請人:意法半導(dǎo)體股份有限公司