專利名稱：薄膜晶體管襯底及其制造方法
技術領域：
本申請要求韓國專利申請?zhí)?0-2005-0074582的優(yōu)先權，其于2005年8月13日向韓國專利局遞交，其內(nèi)容在此全面結(jié)合供參考。
本發(fā)明涉及到一種薄膜晶體管襯底及其制造方法。尤其是，本發(fā)明涉及到一種具備優(yōu)良加工效率的薄膜晶體管襯底及其制造方法。
背景技術：
近年來，液晶顯示器(LCD)作為顯示裝置被廣泛應用于筆記本電腦及其它便攜式裝置，其驅(qū)動方法正在從簡單的矩陣類型轉(zhuǎn)變?yōu)橛性淳仃囶愋汀Ｓ绕涫?，一種在玻璃襯底上生成多個薄膜晶體管(TFT)的薄膜晶體管有源矩陣驅(qū)動方法已經(jīng)成為驅(qū)動液晶顯示器的主流技術。
TFT通常包括作為柵極線的一部分的柵極，形成溝道的半導體層，作為數(shù)據(jù)線的一部分的源極，和關于半導體層與源極相對的漏極。TFT通?？梢宰鳛殚_關部件，它借助于通過柵極線傳送來掃描信號，用于將經(jīng)過數(shù)據(jù)線接收的圖像信號傳送到像素電極或阻止該信號傳送到該像素電極。
半導體層一般由非晶硅或多晶硅組成。根據(jù)半導體層與柵極的相對位置，薄膜晶體管可分為底柵型和頂柵型兩種。多晶硅TFT的通常屬于頂柵極類型，其柵極形成在半導體層上面。
隨著利用激光的各種結(jié)晶技術的發(fā)展，可以在類似于制造非晶硅的溫度范圍的條件下來制造多晶硅TFT，而且它比非晶硅TFT具有更高的電子或空穴遷移率，從而獲得互補金屬氧化物半導體(CMOS)薄膜晶體管，其中包括具有n溝道的NMOS薄膜晶體管和具有p溝道的PMOS薄膜晶體管。因此，多晶硅TFT主要可以使用在大面積玻璃襯底上的驅(qū)動電路。
然而，在制造CMOS薄膜晶體管的常規(guī)方法中，在NMOS和PMOS薄膜晶體管的半導體層的上層結(jié)構(gòu)和離子注入?yún)^(qū)都是利用分開的光刻蝕工藝過程來形成的，這使得不僅制造工藝復雜而且增加了生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明提供一種具備優(yōu)良加工效率的薄膜晶體管襯底。
本發(fā)明還提供一種制造具備優(yōu)良加工效率的薄膜晶體管襯底的方法。
根據(jù)本發(fā)明的一個方面，在此提供一種薄膜晶體管襯底，它包括第一導電型MOS晶體管和第二導電型MOS晶體管。第一導電型MOS晶體管包括形成在阻擋層上并且具有與溝道兩邊相鄰的第一導電型低濃度摻雜區(qū)的第一半導體層；與第一導電型低濃度摻雜質(zhì)區(qū)相鄰的第一導電型源/漏極區(qū)；形成在第一半導體層上的第一柵絕緣層；形成在第一柵絕緣層上并且與溝道區(qū)和第一半導體層上的低濃度摻雜質(zhì)區(qū)重疊的第二柵絕緣層；和形成在第二柵絕緣層上的第一柵極。第二導電型MOS晶體管包括形成在阻擋層上并且具有與溝道區(qū)兩邊相鄰的第二導電型源/漏極區(qū)的第二半導體層；形成在第二半導體層上的第一柵絕緣層；形成在第一柵絕緣層上并且與第二半導體層重疊的第二柵絕緣層；和形成在第二柵絕緣層上的第二柵極。
根據(jù)本發(fā)明的另一個方面在此提供一種制造薄膜晶體管襯底的方法，該方法包括提供一種襯底，其中在阻擋層上形成第一和第二半導體層。在第一半導體層上形成第一離子注入掩膜結(jié)構(gòu)，它包括第一柵絕緣層，與第一半導體層的溝道區(qū)和低濃度摻雜區(qū)重疊的第二柵絕緣層，與第一半導體層的溝道區(qū)重疊的第一柵極，以及與第二柵絕緣層重疊的第一光刻膠膜圖案。在第二半導體層上形成第二離子注入掩膜結(jié)構(gòu)，它包括第一柵絕緣層，與第二半導體層重疊的第二柵絕緣層，與第二半導體層的溝道區(qū)重疊的第二柵極，與第二柵極重疊的第二光刻膠膜圖案，并且利用第一和第二離子注入掩膜結(jié)構(gòu)作為離子注入掩膜，通過將高濃度的第二導電型雜質(zhì)離子注入到第二半導體層和注入到第一半導體層下方的阻擋層以形成第二導電型源/漏極區(qū)。
本發(fā)明的范圍是通過權利要求結(jié)合參考這個部分而定義的。考慮通過下面一個或多個實施例的詳細描述，對于那些技術熟知的人們將更全面理解本發(fā)明的實施例，以及本發(fā)明其它優(yōu)點的實現(xiàn)。首先將簡要描述的是參考附圖。


本發(fā)明的上述及其它優(yōu)點和特點通過下面參考附圖的描述將變得更加清楚明了，其中圖1是根據(jù)本發(fā)明實施例的薄膜晶體管襯底示意圖；圖2是根據(jù)本發(fā)明實施例的薄膜晶體管襯底的驅(qū)動單元的剖面圖；圖3是根據(jù)本發(fā)明實施例的制造薄膜晶體管襯底的方法的流程圖；圖4到圖12是圖解說明制造根據(jù)本發(fā)明的實施例的薄膜晶體管襯底的方法的連續(xù)剖面圖；圖13是根據(jù)本發(fā)明另一個實施例的制造薄膜晶體管襯底的方法的流程圖；圖14是在根據(jù)本發(fā)明另一個實施例的制造薄膜晶體管襯底的方法中形成的中間結(jié)構(gòu)的剖面圖。
通過參考下面的詳細描述將會更好地理解本發(fā)明的實施例和它的優(yōu)點。應該理解的是在一個或多個圖中，使用相同的參考數(shù)字描述相同的部件。應該說這些附圖并沒有按照比例來繪制。
具體實施例方式
在下文中將參考附圖更全面地描述本發(fā)明，在附圖中顯示本發(fā)明所提實施例。然而，本發(fā)明并不局限于這里所述的實施例而可以用不同的形式實施。更確切的說，提供這些實施例以至于對于那些技術熟知的人來說，這個公開文獻將更完全徹底地表達本發(fā)明的范圍。相同的參考數(shù)字表示相同的部件而且貫穿整個說明書。在參考附圖中，為了清楚而增大了層和區(qū)的厚度。
值得注意的是本發(fā)明所使用的任何和所有實施例，或者在此提供的示范術語僅僅是為了更好地闡述本發(fā)明而不是對本發(fā)明的范圍的限制，除非另作說明。除非在這里另有說明或者上下文有明顯的矛盾，否則在描述本發(fā)明的上下文中(特別是隨后的權利要求的上下文中)所用到的術語“a”、“an”和“the”以及類似的參考內(nèi)容都可以理解為單數(shù)或復數(shù)。除非另作說明，否則術語“組成”、“具有”、“包括”和“包含”等詞均可解釋為開放式的(即意味著包括，但是并沒有限制于此)。應該理解，當某一部件例如層、區(qū)或者襯底被認為是在另一個部件上時，它可以是直接在某部件上面，也可以是介于一些部件之間。此外，這里可以使用有關術語例如用“在…之下”來描述如圖所示一層或區(qū)與另一層或區(qū)相對于襯底或基底層的關系。另外，術語“直接地”指的是沒有介于中間的部件。在此所使用的術語“重疊”指的是這種情況，在不同層中形成的兩個結(jié)構(gòu)之一是通過垂直接近方法淀積在與另一個結(jié)構(gòu)相同的層面，一個結(jié)構(gòu)的區(qū)范圍基本上包含在另一個結(jié)構(gòu)的區(qū)范圍內(nèi)。還可以應用另一結(jié)構(gòu)位于其他兩個結(jié)構(gòu)之間的情況。除非明確表示，否則這里用到的所有技術和科學名詞，具有對于本領域的普通技術人員來說通常所理解的相同的意思。再者，除非明確表示，否則所有確定的術語與通常使用的詞典中的解釋基本一致。
下文將參照圖1到圖12詳細地描述根據(jù)本發(fā)明實施例的薄膜晶體管襯底及其制造方法。
圖1是圖解說明根據(jù)本發(fā)明具體實施例的薄膜晶體管襯底的示意圖。參照圖1，該薄膜晶體管襯底包括像素單元10、柵極驅(qū)動器20和數(shù)據(jù)驅(qū)動器30。
像素單元10包括連接到多根柵極線G1，....Gn和多個數(shù)據(jù)線D1，...Dm上的多個像素。每個像素都包含連接到相對應的柵極線和數(shù)據(jù)線的開關裝置M，和與開關裝置M相連接的液晶電容C1c和存儲電容Cst。
在行(或水平)方向延伸的多個柵極線G1，…，Gn負責將掃描信號傳輸?shù)介_關裝置M，而在列(或垂直)方向延伸的多個數(shù)據(jù)線D1，…，Dm則負責將灰度電壓(對應于圖像信號)傳輸?shù)介_關裝置M。開關裝置M是一個三端口器件，它的控制端與相對應的柵極線相連，輸入端與相對應的數(shù)據(jù)線相連，而輸出端則與液晶電容C1c的一端和存儲電容Cst的一端連接。液晶電容C1c連接在開關裝置M的輸出端和一個共用電極(圖中沒有顯示)之間，存儲電容Cst可以連接在開關裝置M的輸出端和公用電極之間，或者是連接在開關裝置M的輸出端和相鄰的上部的柵極線之間。前一種存儲電容Cst稱為分離線型，而后一種存儲電容Cst被稱為前柵極線型。
柵驅(qū)動器20與多個柵極線G1，…，Gn相連接，并且提供激活開關裝置M的掃描信號給多個柵極線G1，…，Gn。數(shù)據(jù)驅(qū)動器30與多個數(shù)據(jù)線D1，…，Dm相連接。
在此，開關裝置M可能是MOS晶體管。該MOS晶體管可以象包括由多晶硅構(gòu)成的溝道區(qū)的薄膜晶體管一樣形成。柵極驅(qū)動器20和數(shù)據(jù)驅(qū)動器30也可以包括MOS晶體管。這些MOS晶體管可以象包括由多晶硅構(gòu)成的溝道區(qū)的薄膜晶體管一樣形成。
包括CMOS半導體驅(qū)動單元的薄膜晶體管襯底將參照圖2進行描述，CMOS半導體驅(qū)動單元包含具有由多晶硅構(gòu)成的溝道區(qū)的N型金屬氧化物半導體(NMOS)和P型金屬氧化物半導體(PMOS)晶體管。圖2是根據(jù)本發(fā)明實施例的薄膜晶體管襯底的驅(qū)動單元的剖面圖。
參照圖2，包括二氧化硅或者氮化硅的阻擋層111形成在透明的絕緣襯底110上。在阻擋層111上形成第一和第二半導體層150n和150p。在一個例子中，第一半導體層150n包括源、漏極區(qū)153n和155n，它們分別摻雜高濃度N型雜質(zhì)離子，以及不摻雜雜質(zhì)離子的多晶硅溝道區(qū)154n。在另一個例子中，第二半導體層150p包括分別摻雜高濃度P型雜質(zhì)離子的源、漏極區(qū)153p和155p，不摻雜雜質(zhì)離子的多晶硅溝道區(qū)154p。
相對于NMOS晶體管而言，摻雜低濃度N型雜質(zhì)離子的低濃度摻雜區(qū)152n形成在源極區(qū)153n和溝道區(qū)154n之間和漏極區(qū)155n和溝道區(qū)154n之間。
由高濃度P型雜質(zhì)離子注入而形成的高濃度P型摻雜區(qū)(例如112p和113p)位于NMOS晶體管的源極區(qū)153n和漏極區(qū)155n下面阻擋層部分中。剛好位于第一柵絕緣層401下面的阻擋層111中的高濃度P型摻雜區(qū)的最高摻雜濃度區(qū)113p處于比剛好位于NMOS晶體管的源極區(qū)153n和漏極區(qū)155n下面的阻擋層111中的高濃度P型摻雜區(qū)的最高摻雜濃度區(qū)112p更濃的濃度。關于這個內(nèi)容的詳細說明將在后面薄膜晶體管襯底的制造方法中介紹。
第一柵絕緣層401(例如由二氧化硅組成)形成在其上面具有第一和第二半導體層150n、150p的襯底110上。第二柵極隔離絕緣層402n和402p(例如由氮化硅組成)形成在第一柵絕緣層401上。
使用上述雙層柵絕緣層結(jié)構(gòu)的原因如下。為了降低包括由多晶硅構(gòu)成半導體層的薄膜晶體管的閾值電壓(Vth)，必須形成厚度薄的柵絕緣層。由于3.9的低介電常數(shù)，常規(guī)的包括二氧化硅的單層柵絕緣層在降低薄膜晶體管的閾值電壓上是有限的。此外，在為了降低薄膜晶體管的閾值電壓而形成薄的柵絕緣層時，擊穿電壓也會隨之降低，從而增加靜電損壞性。因此，在本實施例中，為了降低薄膜晶體管的閾值電壓和改善其性能，柵絕緣層具有雙層結(jié)構(gòu)，即由二氧化硅組成的第一柵絕緣層401和由氮化硅組成的第二柵絕緣層402n、402p，氮化硅具有比二氧化硅近兩倍高的介電常數(shù)。
首先，將第一柵絕緣層401覆蓋了包括多晶硅的第一和第二半導體層150n、150p的整個表面。然后，在第一柵絕緣層401中形成第一連接孔141n、141p和第二連接孔142n和142p，以便分別將第一和第二半導體層150n和150p的源極區(qū)153n和153p和漏極區(qū)155n和155p分別電連接到源極173n和173p和漏極175n和175p，這將在后面進一步描述。
NMOS晶體管的第二柵絕緣層402n形成在第一柵絕緣層401上，以致與第一半導體層150n中的溝道區(qū)154n相鄰的低濃度摻雜區(qū)152n重疊。PMOS晶體管的第二柵絕緣層402p形成在第一柵絕緣層401上以致與第二半導體層150p重疊。PMOS晶體管的第一和第二連接孔141p和142p從第一柵絕緣層401延伸到第二柵絕緣層402p。在一個實施例中，每一個第二柵絕緣層402n和402p的厚度必須等于或大于第一柵絕緣層401的厚度。其原因?qū)⒃诤竺姹∧ぞw管襯底的制造方法中描述。
第一和第二柵極124n和124p分別形成在NMOS和PMOS晶體管的第二柵絕緣層402n和402p上。第一柵極124n與第一半導體層150n中的溝道區(qū)154n重疊，第二柵極124p與第二半導體層150p的溝道區(qū)154p重疊。內(nèi)絕緣層601形成在具有第一柵極124n和第二柵極124p的組成結(jié)構(gòu)上。形成在第一柵絕緣層401中的第一連接孔141n和141p和第二連接孔142n和142p延伸到內(nèi)絕緣層601，從而使源極區(qū)153n和153p和漏極區(qū)155n和155p分別電連接到源極173n和173p和漏極175n和175p。
在內(nèi)絕緣層601上，形成有分別經(jīng)過第一連接孔141n和141p電連接到源極區(qū)153n和153p的NMOS晶體管的源極173n和PMOS晶體管的源極173p，以及相對于溝道區(qū)154n和154p，而與源極173n和173p相對的漏極175n和175p，漏極175n和175p分別通過第二連接孔142n和142p電連接到漏極區(qū)155n和155p。NMOS晶體管的漏極175n電連接到PMOS晶體管的源極173p。
現(xiàn)在將參照圖3到12更詳細地描述根據(jù)本發(fā)明實施例的薄膜晶體管襯底的制造方法。圖3是根據(jù)本發(fā)明實施例的制造薄膜晶體管襯底方法的流程圖，而圖4到圖12是圖解說明根據(jù)本發(fā)明實施例制造薄膜晶體管襯底的方法的連續(xù)剖面圖。
參照圖3，在具有第一和第二半導體層的阻擋層上依次形成第一柵絕緣層，第二柵絕緣層和柵導電層(操作S11)。
更詳細地參照圖4，在透明的絕緣襯底110上形成阻擋層111。在一個例子中，透明的絕緣襯底110可以利用玻璃、石英或者藍寶石等形成，在另一個例子中，阻擋層111可以由淀積的二氧化硅(SiO2)或氮化硅(SiNx)形成。阻擋層111用來阻止雜質(zhì)等從襯底110到第一和第二半導體層150n和150p的擴散，其厚度大約為5000。
接下來，在阻擋層111上形成非晶硅，例如，大約為500的厚度，以便形成非晶硅層。在一個例子中，該非晶硅層通過激光退火、爐內(nèi)退火或者固態(tài)結(jié)晶等方式結(jié)晶，并且通過光刻蝕法制作圖案，從而形成包括多晶硅的第一和第二半導體層150n、150p。
然后，在其上面具有第一半導體層150n和第二半導體層150p的襯底110上依次淀積二氧化硅和氮化硅，從而形成第一柵絕緣層401和第二柵絕緣層402。在一個實施例中，第二柵絕緣層402的厚度必須等于或大于第一柵絕緣層401的厚度。例如，當?shù)谝粬沤^緣層401的厚度為350時，第二柵絕緣層402的厚度大約為450。然而，本發(fā)明并不局限于上述的例子。
接下來，在第二柵絕緣層402上形成柵導電層120。在一個例子中，柵導電層120可以利用鋁、鉻、鉬或它們的合金形成單層或多層薄膜。柵導電層120的厚度大約3200，但是本發(fā)明并不局限于此厚度。柵導電層120的厚度可以根據(jù)器件特性需求而改變。
接下來，如圖5所示，在導電層上形成第一和第二光刻膠膜圖案(參照圖3中的操作S12)。
參照圖5，利用包括光遮蔽部分211和212、光導電部分221、222和223、和部分光透射的縫隙部分231和232的光腌膜200，通過光刻蝕法曝光在柵導電層120上形成光刻膠膜，然后制作處理形成第一和第二光刻薄膜圖案310和320。在與光腌膜200上的光遮蔽部分211相對應的柵導電層120部分上，第一光刻薄膜圖案310被形成為厚度d1的單層結(jié)構(gòu)。第一光刻膠膜圖案310寬度可以根據(jù)將要形成在第一半導體層150n中的溝道區(qū)(圖2中的154n)的寬度要求來改變。與光腌膜200中光遮蔽部分212相對應的第二光刻膠膜圖案320部分具有第一厚度d1，而與光腌膜200的縫隙部分231和232相對應的第二光刻膠膜圖案320的部分具有第二厚度d2。即，第二光刻膠膜圖案320具有雙層結(jié)構(gòu)，其上層部分w1具有第一厚度d1，而下層部分w2和w3具有第二厚度d2。第二光刻膠膜圖案320的上層部分w1的寬度取決于將要在第二半導體150p中形成的溝道區(qū)(圖2中的154p)的寬度要求，而下層部分w2和w3的寬度則取決于將要形成在第二半導體層150p中的源極區(qū)和漏極區(qū)(圖2中的153p和155p)的寬度要求。
第一和第二光刻膠膜圖案310和320可以根據(jù)目的要求以各種形狀形成。例如，第一和第二光刻膠膜圖案310和320可以通過以預定形狀對光刻膠膜制作圖案，然后進行加熱和收縮來形成梯形輪廓形狀。在另一個例子中，也可以通過加熱熔化的光刻膠膜，使第一和第二光刻薄膜圖案310和320形成半球形外形。第一和第二光刻薄膜圖案310和320可以作為將柵導電層120制圖案成柵極的蝕刻掩膜，同時也可作為形成第二柵絕緣層的蝕刻掩膜。第一和第二光刻薄膜圖案310和320還可以作為形成第一和第二半導體層150n和150p的源極區(qū)和漏極區(qū)的離子注入掩膜。在本實施例圖解說明了用包括縫隙部分231和232的光掩膜200形成雙層的第二光刻膠膜圖案320，但是本發(fā)明并不局限于上述圖解中的實施例。雙層的第二光刻薄膜320也可以是利用照相銅板掩模代替縫隙掩膜231、232來形成的。
接下來，形成第一柵極和第二柵極圖案(圖3中所示操作S13)。
更詳細地參照圖5和圖6，利用第一和第二光刻膠膜圖案310和320作為蝕刻掩膜對柵導電層120制作圖案，從而形成第一柵極124n和第二柵極圖案120p。通過各向同性蝕刻對柵導電層120的側(cè)壁進行過蝕刻，例如，濕法蝕刻，以便形成第一柵極124n和第二柵極圖案120p。第一柵極124n和第二柵極圖案120p的側(cè)壁具有錐形的形狀，以致增加與后續(xù)處理形成的上層薄膜的附著力。
接下來，對第二柵絕緣層制作圖形(圖3中的操作S14)。
更詳細地參照圖7，利用第一和第二光刻薄膜圖案310和320作為蝕刻掩膜，對第二柵絕緣層402進行過蝕刻處理，從而形成已制作圖案的第二柵絕緣層402n和402p。在第一柵極124n下面形成的第二柵絕緣層402n的寬度大于第一柵極124n的寬度。后面將要描述的低濃度摻雜區(qū)是由第二柵絕緣層402n和第一半導體層150n之間的寬度差異來確定。
接下來，在第一半導體層中形成源極區(qū)和漏極區(qū)(圖3中的操作S15)。
更詳細地參照圖8，利用第一柵絕緣層401、第二柵絕緣層402n和402p、第一柵極124n、第二柵極圖案120p和第一和第二光刻膠膜圖案310和320做為離子注入掩膜，將高濃度N型雜質(zhì)離子N+注入到第一半導體層150n中，以便在第一半導體層150n中形成源極區(qū)153n、漏極區(qū)155n和溝道區(qū)154n。溝道區(qū)154n是與第一光刻膠膜圖案310重疊的第一半導體層150n的一部分，而將源極區(qū)153n和漏極區(qū)155n分隔開，并且其內(nèi)部沒有N型雜質(zhì)離子N+注入。就第二半導體層150p而言，由于與第二半導體層150p重疊的上層結(jié)構(gòu)，所以N型雜質(zhì)離子N+沒有注入到第二半導體層150p中。N型雜質(zhì)離子N+可以是磷化氫(PH3)，在一個例子中，離子注入的劑量和能量可以根據(jù)器件特性要求來調(diào)整，以至于在第一半導體層150n中形成最高摻雜濃度。
接下來，第一和第二光刻膠膜圖案經(jīng)過局部灰化處理(圖3中的操作S16)，從而在第二柵絕緣層402p上形成第二柵極(圖3中的操作S17)。
參照圖8和圖9，第一和第二光刻膠膜圖案310和320經(jīng)過灰化處理除去320中厚度為d2的下部部分w2、w3，只留下第二光刻膠膜圖案320中的上部部分w1，從而形成第二光刻薄膜圖案320′。然后，利用第二光刻膠膜圖形320′作為蝕刻掩膜對第二柵極圖案120p制作圖案從而形成第二柵極124p。
接下來，在第二半導體層中形成源極區(qū)和漏極區(qū)(圖3中的操作S18)。
參照圖10，利用第一柵絕緣層401、第二柵絕緣層402n和402p、第一和第二柵極124n和124p、第一和第二光刻膠膜圖案310和320′做為離子注入掩膜，將高濃度P型雜質(zhì)離子P+(例如硼化氫(B2H6))注入到第二半導體層150p中，以便在第二半導體層150p中形成源極區(qū)153p、漏極區(qū)155p和溝道區(qū)154p。溝道區(qū)154p是與第二光刻膠膜圖案320′重疊的第二半導體層150p的一部分，并將源極區(qū)153p和漏極區(qū)155p分隔開，并且其內(nèi)部沒有P型雜質(zhì)離子P+注入。因為第一柵絕緣層401和第二柵絕緣層402p形成在第二半導體層150p的源極區(qū)153p和漏極區(qū)155p上，所以要在第二半導體層150p上形成P型雜質(zhì)離子P+的最高摻雜濃度，就必須利用相對較高的離子注入能量注入P型雜質(zhì)離子P+。另一方面，因為只有第一柵絕緣層401形成在第一半導體層150n的源極區(qū)153n和漏極區(qū)155n上，所以利用相對較高的離子注入能量將P型雜質(zhì)離子P+也注入到第一半導體層150n下方的阻擋層111中。在這種情況下，因為第二柵極隔離層402n和402p的厚度變?yōu)榇笥诘谝粬沤^緣層401，即，因為第一柵絕緣層401和第二柵絕緣層402n和402p之間的厚度差增加，所以位于第一半導體層150n下方阻擋層111中的P型雜質(zhì)離子P+的最高摻雜濃度112p和113p處在更濃的濃度。此外，剛好位于第一柵絕緣層401下面的阻擋層111中的最高摻雜濃度區(qū)113p處于相對于剛好位于第一半導體層150n中源極區(qū)153n和漏極區(qū)155n下面的阻擋層111中P型雜質(zhì)離子P+的最高摻雜濃度區(qū)112p更濃的濃度。
接下來，在第一半導體層中形成低濃度摻雜區(qū)(圖3中操作S19)。
參照圖11，利用已除去第一和第二光刻膠膜圖案310和320′的組合結(jié)構(gòu)作為離子注入掩膜，將低濃度N型雜質(zhì)離子N-注入到第一半導體層150n中，以便在第一半導體層150n中形成低濃度摻雜區(qū)152n。
接下來，參照圖12，具有低濃度摻雜區(qū)152n的組合結(jié)構(gòu)被一種絕緣材料覆蓋從而形成內(nèi)絕緣層601。然后，利用掩膜通過光刻蝕法對內(nèi)絕緣層601制作圖案，以便形成分別暴露源極區(qū)153n和153p和漏極區(qū)155n和155p的第一連接孔141n和141p和第二連接孔142n和142p。
接下來回過來參照圖2，數(shù)據(jù)導電層(沒有顯示)形成在內(nèi)絕緣層601上而且是利用掩膜通過光刻蝕法制作圖案，以便形成的源極173n與173p和漏極175n與175p。源極173n與173p分別經(jīng)過第一連接孔141n和141p與源極區(qū)153n和153p連接，而漏極175n和175p分別經(jīng)過第二連接孔142n和142p與漏極區(qū)155n和155p連接。源極173n和173p和漏極175n和175p都是通過形成數(shù)據(jù)導電層并對數(shù)據(jù)導電層制作圖案而形成的，例如在一個例子中，數(shù)據(jù)導電層是用鋁(Al)、鋁合金(Al合金)、鉬(Mo)或者鉬合金制成的單層結(jié)構(gòu)，在另一個例子中，它是具有鋁合金層和鉻(Cr)和鉬合金層的多層結(jié)構(gòu)。該數(shù)據(jù)導電層可以利用與柵導電層所使用的相同的導電材料和蝕刻法形成。源極173n和173p和漏極175n和175p的側(cè)壁輪廓具有錐形的形狀，以便增加與后續(xù)處理形成的上部薄膜的附著力。
下文將參考薄膜晶體管襯底另一個實施例的制造方法流程圖來描述本發(fā)明。圖13是制造根據(jù)本發(fā)明另一個實施例的薄膜晶體管襯底的方法的流程圖。圖14是制造根據(jù)本發(fā)明的另一個實施例的薄膜晶體管襯底的方法中形成中間結(jié)構(gòu)的剖面圖。
本發(fā)明的另一個實施例的制造方法除了在形成第一半導體層中的源極區(qū)和漏極區(qū)之后立即形成第二半導體層中的源極區(qū)和漏極區(qū)之外，與之前介紹的實施例的制造方法基本相同。因此，下文將參照圖4-7和圖9-14來描述本實施例與先前實施例的不同特征。
首先，如圖4所示，在其上具有第一半導體層150n和第二半導體層150p的阻擋層111上依次形成第一柵絕緣層401、第二柵絕緣層402和柵導電層120(圖13中操作S21)。
接下來，如圖5所示，第一光刻膠膜圖案310形成在與第一半導體層150n重疊的一部分柵導電層120上，厚度為d1，而第二光刻薄膜圖案320以雙層結(jié)構(gòu)形成在與第二半導體層150p重疊的一部分柵導電層120上，該雙層結(jié)構(gòu)包括厚度為第一厚度d1的上層部分w1和厚度為小于第一厚度d1的第二厚度d2的下層部分w2和w3(圖13中操作S22)。
接下來，如圖6所示，柵導電層120利用第一和第二光刻膠膜圖案310、320作為蝕刻掩膜進行各向同性蝕刻，從而形成第一柵極124n和第二柵極120p(圖13中操作S23)。
接下來，如圖7所示，利用第一和第二光刻膠膜圖案310和320作為蝕刻掩膜，通過深蝕刻處理對第二柵絕緣層402制作圖案，從而形成制作圖案的第二柵絕緣層402n和402p(圖13中操作S24)。
然后，如圖7和圖9所示，第一和第二光刻膠膜圖案310和320經(jīng)過灰化處理以從第二光刻薄膜圖案320中除去下層部分w2和w3，從而形成第二光刻膠膜圖案320′(圖13中操作S25)。
然后，利用第二光刻膠膜圖案320′作為蝕刻掩膜對第二柵極圖案120p制作圖案，從而形成第二柵極124p(圖13中操作S26)。
接下來，如圖14所示，源極區(qū)153n和一個漏極區(qū)155n形成在第一半導體層150n中(圖13中操作S27)。
更詳細地，利用第一柵絕緣層401、第二柵絕緣層402n和402p、第一和第二柵極124n和124p、第一和第二光刻膠膜圖案310和320′作為離子注入掩膜，將高濃度N型雜質(zhì)離子N+注入到第一半導體層150n中，從而在第一半導體層150n中形成源極區(qū)153n、漏極區(qū)155n和溝道區(qū)154n。在一個例子中，n型雜質(zhì)離子N+可以是PH3。離子注入劑量和離子注入能量可以根據(jù)器件特性進行調(diào)整，以便在第一半導體層150n中形成最高摻雜濃度。因此，n型雜質(zhì)離子N+沒有注入到被第二柵絕緣層402p和第一柵絕緣層401所覆蓋的第二半導體層150p中。
接下來，如圖10所示，利用在第一半導體層150n中形成源極區(qū)153n和漏極區(qū)155p所產(chǎn)生的組合結(jié)構(gòu)作為離子注入掩膜，將高濃度P型雜質(zhì)離子P+，例如B2H6，注入到第二半導體層150p中，從而在第二半導體層150p中形成源極區(qū)153p、漏極區(qū)155p和溝道區(qū)154p(圖13中操作S28)。
接下來，如圖11所示，首先除去第一和第二光刻膠膜圖案310和320′，然后再利用已除去第一和第二光刻膠膜圖案310和320′產(chǎn)生的組合結(jié)構(gòu)作為離子注入掩膜，將低濃度N型雜質(zhì)離子N-，例如PH3，注入到第一半導體層150n中，從而形成低濃度摻雜區(qū)152n(圖13中操作S29)。
接下來，如圖12所示，具有低濃度摻雜區(qū)152n的組合結(jié)構(gòu)被絕緣材料覆蓋從而形成內(nèi)絕緣層601。對內(nèi)絕緣層601制作圖案從而形成使源極區(qū)153n和153p和漏極區(qū)155n和155p分別顯露的第一連接孔141n和141p和第二連接孔142n和142p。
接下來，如圖2所示，在內(nèi)絕緣層601上形成分別經(jīng)過第一連接孔141n和141p與源極區(qū)153n和153p連接的源極173n和173p，以及分別經(jīng)過第二連接孔142n和142p與漏極區(qū)155n和155p連接的漏極175n和175p。
雖然上述實施例已經(jīng)描述了第二半導體層的源極區(qū)和漏極區(qū)是在第一半導體層的源極區(qū)和漏極區(qū)形成之后形成的，但是本發(fā)明并不局限于此。應該理解的是，可以在形成第一半導體層的源極區(qū)和漏極區(qū)之前形成第二半導體層的源極區(qū)和漏極區(qū)。
按照本發(fā)明的薄膜晶體管襯底的制造方法，更有利的是，因為在其上具有第一和第二半導體層的襯底上的第一和第二柵絕緣層形成和第一和第二柵極的形成，以及在第一和第二半導體層中雜質(zhì)離子注入?yún)^(qū)的形成，都是僅使用單掩膜來完成的，所以提高了加工效率，結(jié)果增加了生產(chǎn)量而降低了生產(chǎn)成本。
總之，本領域的技術熟練者應該理解，在不脫離所附的權利要求限定的本發(fā)明原則的情況下，能夠?qū)ι鲜鰧嵤├龀鲎兓托拚?。因此，本發(fā)明所公開的實施例只是用于常規(guī)的說明，并沒有限制目的。
權利要求
1.一種薄膜晶體管襯底，包括第一導電型MOS晶體管，其包括第一半導體層，它形成在阻擋層上并且具有與溝道區(qū)兩邊相鄰的第一導電型低濃度摻雜區(qū)，與第一導電型低濃度摻雜區(qū)相鄰的第一導電型源/漏極區(qū)，在第一半導體層上形成的第一柵絕緣層，第二柵絕緣層，它形成在第一柵絕緣層上并且與所述溝道區(qū)和第一半導體層的低濃度摻雜區(qū)重疊，和在第二柵絕緣層上形成的第一柵極；和第二導電型MOS晶體管，其包括第二半導體層，它形成在阻擋層上并且具有與溝道區(qū)兩邊相鄰的第二導電型源/漏極區(qū)，在第二半導體層上形成的第一柵絕緣層，第二柵絕緣層，它形成在第一柵絕緣層上并且與第二半導體層重疊，和在第二柵絕緣層上形成的第二柵極。
2.根據(jù)權利要求1所述的薄膜晶體管襯底，其特征在于所述第二柵絕緣層的厚度等于或大于第一柵絕緣層的厚度。
3.根據(jù)權利要求1所述的薄膜晶體管襯底，其特征在于還包括在第一導電型源/漏極區(qū)下方的第一導電型MOS晶體管的第一半導體層中的第二導電型摻雜雜質(zhì)。
4.根據(jù)權利要求1所述的薄膜晶體管襯底，其特征在于所述第一導電型為N型，第二導電型為P型。
5.根據(jù)權利要求1所述的薄膜晶體管襯底，其特征在于所述第一柵絕緣層包含二氧化硅膜。
6.根據(jù)權利要求1所述的薄膜晶體管襯底，其特征在于所述第二柵絕緣層包含氮化硅膜。
7.一種制造薄膜晶體管襯底的方法，所述方法包含提供一個襯底，其中在阻擋層上形成第一和第二半導體層；在第一半導體層上形成第一離子注入掩膜結(jié)構(gòu)，它包括第一柵絕緣層，與第一半導體層的溝道區(qū)重疊的第二柵絕緣層，與第一半導體層的溝道區(qū)重疊的第一柵極，和與第二柵絕緣層重疊的第一光刻膠膜圖案；在第二半導體層上形成第二離子注入掩膜結(jié)構(gòu)，它包括第一柵絕緣層，與第二半導體層重疊的第二柵絕緣層，與第二半導體層的溝道區(qū)重疊的第二柵極，與第二柵極重疊的第二光刻膠膜圖案；和利用第一和第二離子注入掩膜結(jié)構(gòu)，將高濃度的第二導電型雜質(zhì)離子注入到第二半導體層和第一半導體層下方的阻擋層而形成第二導電型源/漏極區(qū)。
8.根據(jù)權利要求7所述的方法，其特征在于還包括除去第一和第二光刻膠膜圖案；和將低濃度第一導電型雜質(zhì)離子注入第一半導體層中形成低濃度摻雜區(qū)。
9.根據(jù)權利要求7所述的方法，其特征在于所述第一和第二離子注入掩膜結(jié)構(gòu)的形成包括在其上具有第一和第二半導體層的阻擋層上依次形成第一和第二柵絕緣層和導電層；在導電層上形成一個單層光刻膠膜圖案和一個雙層光刻膠膜圖案，單層薄膜圖案與第一半導體層的溝道區(qū)和低濃度摻雜區(qū)重疊并且具有第一厚度，而雙層薄膜圖案具有與第二半導體層的溝道區(qū)重疊的第一厚度部分和與第二半導體層的源/漏極區(qū)重疊的第二厚度部分；利用單層和雙層光刻膠膜圖案作為蝕刻掩膜對導電層制作圖案而形成第一柵極和第二柵極圖案，和對第二柵絕緣層制作圖案；除去雙層光刻膠膜圖案的第二厚度部分；和利用除去了第二厚度部分的光刻膠膜圖案作為蝕刻掩膜，對第二柵極圖案制作圖案來形成第二柵極。
10.根據(jù)權利要求9所述的方法，其特征在于所述第一和第二離子注入掩膜結(jié)構(gòu)的形成包括在除去雙層光刻膠膜圖案中的第二厚度部分之前，利用單層和雙層光刻膠膜圖案作為蝕刻掩膜，將高濃度第一導電型雜質(zhì)離子注入第一半導體層中而形成第一導電型源/漏極區(qū)。
11.根據(jù)權利要求9所述的方法，其特征在于還包括在形成第二導電型源/漏極區(qū)之前，利用第一和第二離子注入掩膜結(jié)構(gòu)作為離子注入掩膜，將高濃度第一導電型雜質(zhì)離子注入第一半導體層中而形成第一導電型源/漏極區(qū)。
12.根據(jù)權利要求9所述的方法，其特征在于還包栝在形成第二導電型源/漏極區(qū)之后，利用第一和第二離子注入掩膜結(jié)構(gòu)作為離子注入掩膜，將高濃度第一導電型雜質(zhì)離子注入第一半導體層中而形成第一導電型源/漏極區(qū)。
13.根據(jù)權利要求7所述的方法，其特征在于所述第二導電型源/漏極區(qū)的形成過程中，第二導電型雜質(zhì)離子的最高摻雜濃度出現(xiàn)在第二半導體層中。
14.根據(jù)權利要求9所述的方法，其特征在于雙層光刻薄膜圖案中的第二厚度部分的除去是通過灰化處理實現(xiàn)的。
15.根據(jù)權利要求7所述的方法，其特征在于所述第二柵絕緣層的厚度等于或大于第一柵絕緣層的厚度。
16.根據(jù)權利要求7所述的方法，其特征在于所述第一導電型是N型，第二導電型是P型。
17.根據(jù)權利要求7所述的方法，其特征在于所述第一柵絕緣層包含二氧化硅膜。
18.根據(jù)權利要求7所述的方法，其特征在于所述第二柵絕緣層包含氮化硅膜。
全文摘要
薄膜晶體管襯底及其制造方法。襯底包括第一和第二導電型金屬氧化物半導體(MOS)晶體管。第一導電型MOS晶體管包括形成在阻擋層上具有與溝道兩邊相鄰的第一導電型低濃度摻雜區(qū)的第一半導體層，與第一導電型低濃度摻雜質(zhì)區(qū)相鄰的第一導電型源/漏極區(qū)，形成在第一半導體層上的第一柵絕緣層，形成在第一柵絕緣層上并與溝道區(qū)和第一半導體層的低濃度摻雜質(zhì)區(qū)重疊的第二柵絕緣層，形成在第二柵絕緣層上的第一柵極。第二導電型MOS晶體管包括形成在阻擋層上具有與溝道兩邊相鄰的第二導電型源/漏極區(qū)的第二半導體層，形成在第二半導體層上的第一柵絕緣層，形成在第一柵絕緣層上并與第二半導體層重疊的第二柵絕緣層，形成在第二柵絕緣層上的第二柵極。
文檔編號H01L29/786GK1913163SQ20061011014
公開日2007年2月14日 申請日期2006年8月7日 優(yōu)先權日2005年8月13日
發(fā)明者樸慶珉, 柳春基 申請人:三星電子株式會社