專利名稱：多層電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有通孔的多層電容器(multilayer capacitor)，進(jìn)一步詳細(xì)地說，涉及在維持低ESL的同時(shí)能夠使通過通孔的層疊方向上的內(nèi)部電極層相互間的接觸電阻減小而不會使內(nèi)部電極層的面積減小并且制造容易的多層電容器。
背景技術(shù)：
近年來，信息處理裝置中使用的CPU(主運(yùn)算處理裝置)因處理速度的提高和高集成化，而使工作頻率變高并且使消耗電流顯著增加。而且，伴隨于此，還有因功耗的降低化而使工作電壓減小的傾向。因此，在向CPU供給電力用的電源中，產(chǎn)生較高速且很大的電流變動，將伴隨該電流變動的電壓變動抑制在電源的容許值之內(nèi)變得非常困難。
因此，作為平滑用電容器的多層電容器以與電源連接的形式配置在CPU的周邊，頻繁地使用于電源的穩(wěn)定化對策中。即，利用高速且瞬時(shí)的電流變動時(shí)的快速充放電，從該多層電容器向CPU供給電流，以抑制電源的電壓變動。
但是，伴隨當(dāng)今CPU工作頻率的進(jìn)一步的高頻化，電流變動更高速且更大，作為平滑用電容器的多層電容器自身所具有的等效串聯(lián)電感(ESL)相對增大。其結(jié)果是，包含該等效串聯(lián)電感的總電感對電源的電壓變動產(chǎn)生很大的影響。
因此，作為用于實(shí)現(xiàn)低ESL化的現(xiàn)有多層電容器的結(jié)構(gòu)，已知的例如有文獻(xiàn)1(日本專利公開2001-284170號公報(bào))公開的結(jié)構(gòu)。即，在該文獻(xiàn)1中，公開了一種通過在呈長方體狀形成的多層電容器的4個(gè)側(cè)面分別各設(shè)置多個(gè)端子電極來實(shí)現(xiàn)低ESL化的結(jié)構(gòu)。
此外，如下面的文獻(xiàn)2(日本專利公開2001-148324號公報(bào))所示那樣，開發(fā)了一種多層電容器，其具有下述的結(jié)構(gòu)在多層電容器的上下表面的至少任一個(gè)表面上配置呈島狀隔離的形態(tài)的外部電極并且利用柱狀通孔電極將該外部電極連接于內(nèi)部電極層。
但是，如上述文獻(xiàn)1所示那樣，在分別在4個(gè)側(cè)面各設(shè)置多個(gè)端子電極再連接于CPU的周邊這樣形態(tài)的多層電容器中，不能充分實(shí)現(xiàn)低ESL化，限制了總電感的降低。
另一方面，如文獻(xiàn)2所示那樣，在具有島狀外部電極的結(jié)構(gòu)的多層電容器中，伴隨總電感的變小，就能夠應(yīng)對CPU的高速化。但是，在像文獻(xiàn)2所示那樣的多層電容器中，必須與外部電極的個(gè)數(shù)對應(yīng)地在多層電容器內(nèi)部制作許多細(xì)長的通孔，有使內(nèi)部電極層的電極面積變窄、靜電電容下降之虞。
此外，在細(xì)長的通孔中，有使通過通孔的層疊方向的內(nèi)部電極層相互間的接觸電阻增大、使等效串聯(lián)電阻(ESR)增大之虞。進(jìn)而，由于在多層電容器內(nèi)部制作許多細(xì)長的通孔，所以就使多層電容器的制造變得困難，成為了制造成本增大的原因。

發(fā)明內(nèi)容
本發(fā)明是鑒于這樣的實(shí)際情況而作出的，其目的在于提供一種多層電容器，其在維持低ESL的同時(shí)，能夠減小通過通孔的層疊方向的內(nèi)部電極層相互間的接觸電阻，而不會減小內(nèi)部電極層的面積，而且容易制造。
為了達(dá)到上述目的，本發(fā)明的多層電容器是在層疊電介質(zhì)層而形成的元件主體內(nèi)，一邊通過電介質(zhì)層隔開一邊交替配置分別呈平面狀形成的多個(gè)第1內(nèi)部電極層和多個(gè)第2內(nèi)部電極層，其特征在于，具有第1外部電極和第2外部電極，只配置于上述元件主體在上述電介質(zhì)層層疊方向的一個(gè)方向上的第1端面上；第1引出用柱狀電極，經(jīng)第1引出通孔將在上述元件主體的第1端面附近層疊的上述第1內(nèi)部電極層和上述第1外部電極連接；第2引出用柱狀電極，經(jīng)第2引出通孔將在上述元件主體的第1端面附近層疊的上述第2內(nèi)部電極層和上述第2外部電極連接；第1層間連接用柱狀電極，經(jīng)第1層間通孔將在上述元件主體的內(nèi)部層疊的上述第1內(nèi)部電極層相互連接；以及第2層間連接用柱狀電極，經(jīng)第2層間通孔將在上述元件主體的內(nèi)部層疊的上述第2內(nèi)部電極層相互連接，上述第1和第2層間連接用柱狀電極的各橫截面積比上述第1和第2引出用柱狀電極的各橫截面積大。
在本發(fā)明的多層電容器中，第1外部電極和第2外部電極在第1端面上呈島狀配置，所以，可以實(shí)現(xiàn)低ESL化并使總電感減小。因此，可應(yīng)對CPU的高速化，特別是可以減小CPU用電源的電壓變動。即，本發(fā)明的多層電容器能夠很適合作為能應(yīng)對CPU高速化的平滑用電容器使用。
此外，在本發(fā)明的多層電容器中，分別形成用來與外部電極連接的引出用柱狀電極和將存在于電介質(zhì)層的層間的內(nèi)部電極層相互間連接起來的層間連接用柱狀電極。因此，層間連接用柱狀電極的各橫截面積可以設(shè)定得比引出用柱狀電極的各橫截面積大。其結(jié)果是，可以減小通過通孔的層疊方向的內(nèi)部電極層相互之間的接觸電阻。此外，即使為了提高靜電電容而使內(nèi)部電極層的層數(shù)增加的情況下，也可以較可靠地確保多個(gè)內(nèi)部電極層相互之間的導(dǎo)通，可以可靠地發(fā)揮作為多層電容器的功能。
此外，由于可以將層間連接用柱狀電極的各橫截面積設(shè)定得比引出用柱狀電極的各橫截面積大，所以，還可以使層間連接用柱狀電極的個(gè)數(shù)與引出用柱狀電極的個(gè)數(shù)相比減少。因此，內(nèi)部電極層的面積不會因許多的層間連接用柱狀電極而減少，可以確保足夠的靜電電容。
此外，在本發(fā)明的多層電容器中，由于分別形成了引出用柱狀電極和層間連接用柱狀電極，所以就不需要形成從外部電極延伸的細(xì)長的通孔，多層電容器的制造也容易。因此，可以降低多層電容器的制造成本。
上述第1和第2層間連接用柱狀電極的各橫截面積最好是比上述第1和第2引出用柱狀電極的各橫截面積大2～16倍，理想的是大4～8倍。當(dāng)該倍數(shù)太小時(shí)，本發(fā)明的作用效果變小，當(dāng)該倍數(shù)太大時(shí)，內(nèi)部電極的面積減小，難以得到高的靜電電容，因而不優(yōu)選。
上述第1和第2層間連接用柱狀電極的各外徑最好是150～200μm，上述第1和第2引出用柱狀電極的各外徑最好是50～80μm。若層間連接用柱狀電極的外徑太小，則本發(fā)明的作用效果變小，若太大，則內(nèi)部電極的面積減小，難以得到高的靜電電容，因而不優(yōu)選。此外，若引出用柱狀電極的外徑太小，則接觸電阻變得太大，不優(yōu)選，若外徑太大，則窄間距的外部電極的配置會變得困難起來。
從與上述元件主體的第1端面垂直的方向看去，上述第1和第2層間連接用柱狀電極的各形成位置最好相對于上述第1和第2引出用柱狀電極的各形成位置，形成為位置偏移。通過形成為位置偏移，可以使引出用柱狀電極的外徑和層間連接用柱狀電極的外徑不同。
上述第1外部電極和第2外部電極最好在上述第1端面以彼此相鄰的方式呈矩陣狀配置。通過這樣呈矩陣狀配置外部電極，可以產(chǎn)生在第1外部電極和第2外部電極上相互反向流動的高頻電流，使磁場相互抵消，進(jìn)而，可以實(shí)現(xiàn)低ESL化。
上述第1層間連接用柱狀電極和第2層間連接用柱狀電極最好在上述元件主體內(nèi)部沿元件主體的側(cè)面交替配置。通過沿元件主體的側(cè)面配置層間連接用柱狀電極，從而在大部分的內(nèi)部電極層中，無需在內(nèi)部電極層的中央部形成通孔，可以取得較寬的成為電容的電極層的面積。此外，與內(nèi)部電極層的中央部相比，在其周邊部，即使加大層間連接用柱狀電極的外徑，也容易將這些電極間的間隔取得足夠大。
最好在離上述第1端面最近的第1內(nèi)部電極層上形成有避免與上述第2引出用柱狀電極的電連接的絕緣孔圖形，在離上述第1端面最近的第2內(nèi)部電極層上形成有避免與上述第1層間連接用柱狀電極的電連接的絕緣孔圖形，在其它的第1內(nèi)部電極層上形成有避免與上述第2層間連接用柱狀電極的電連接的絕緣孔圖形，在其它的第2內(nèi)部電極層上形成有避免與上述第1層間連接用柱狀電極的電連接的絕緣孔圖形。通過形成這樣的絕緣孔圖形，可以防止不同極性的電極之間的短路。


下面，基于附圖所示的實(shí)施方式來說明本發(fā)明。
圖1是本申請發(fā)明的第1實(shí)施方式的多層電容器的主要部分的剖面圖。
圖2是圖1所示的多層電容器的分解立體圖。
圖3是圖1所示的多層電容器的概略立體圖。
具體實(shí)施例方式
如圖1～圖3所示，本發(fā)明的一個(gè)實(shí)施方式的多層電容器2具有元件主體10，只在元件主體10在電介質(zhì)層4的層疊方向(Z軸方向)的一個(gè)方向上的第1端面10a上，呈矩陣狀排列第1外部端子12和第2外部端子14。在元件主體10的另一個(gè)方向上的第2端面10b和4個(gè)側(cè)面10c上不形成外部端子12或14。
在元件主體10的內(nèi)部，第1內(nèi)部電極層6和第2內(nèi)部電極層8通過電介質(zhì)層4而交替層疊。元件主體10是長方體形狀，可以通過將成為電介質(zhì)層4的陶瓷生片(green sheet)與成為內(nèi)部電極層6和8的電極糊層一起進(jìn)行多片層疊后進(jìn)行燒制來得到。
在本實(shí)施方式中，圖3所示的元件主體10的縱橫尺寸L1、L2例如分別是10mm，此外，高度尺寸H例如是0.85mm。在元件主體10內(nèi)，如圖1和圖2所示，在規(guī)定的高度(Z軸方向)位置上配置呈平面狀形成的第1內(nèi)部電極層6。
在第1內(nèi)部電極層6的下方，經(jīng)由電介質(zhì)層4，形成有與第1內(nèi)部電極層6同樣地呈平面狀形成的第2內(nèi)部電極層8。在第2內(nèi)部電極層8的下方，經(jīng)由電介質(zhì)層4，形成有第1內(nèi)部電極層6。這樣，在元件主體2的內(nèi)部，經(jīng)由電介質(zhì)層4交替層疊有許多第1內(nèi)部電極層6和第2內(nèi)部電極層8。
這些第1內(nèi)部電極層6和第2內(nèi)部電極層8的中心配置在與元件主體10中XY平面的中心大致相同的位置上，此外，內(nèi)部電極層6和內(nèi)部電極層8的縱橫尺寸比對應(yīng)的元件主體10的邊的長度小一些。因此，這些內(nèi)部電極層6和內(nèi)部電極層8的周邊部成為不從元件主體10的側(cè)面10c露出的結(jié)構(gòu)。
如圖1和圖2所示，在與這些內(nèi)部電極層6、8正交交叉而延伸的方向(Z軸方向)上，在第1端面10a的附近，與第1外部電極12和第2外部電極14相對應(yīng)地具有圓柱狀的第1引出用柱狀電極16和第2引出用柱狀電極18。第1外部電極12和第2外部電極14如圖3所示，在X軸和Y軸方向上呈矩陣狀配置，這些外部電極12和14配置成在X軸和Y軸方向上相互相鄰。
如圖2所示，在位于元件主體10的Z軸方向上最上部的電介質(zhì)層4中，形成與圖3所示的外部電極12和14的個(gè)數(shù)相對應(yīng)的通孔，并在其內(nèi)部形成第1和第2引出用柱狀電極16和18。如圖1和圖2所示，第1引出用柱狀電極16是用來將配置在元件主體10的第1端面10c的第1外部電極12和配置在第1端面10c最近處的單一的第1內(nèi)部電極層6連接起來的通孔電極。
第2引出用柱狀電極18是用來將配置在元件主體10的第1端面10c的第2外部電極14和配置在第1端面10c最近處的單一的第2內(nèi)部電極層8連接起來的通孔電極。為了防止第2引出用柱狀電極18與位于第1端面10a的最近處的第1內(nèi)部電極層6短路，如圖2所示，在該第1內(nèi)部電極層6上形成避免與第2引出用柱狀電極18的電連接的絕緣孔圖形24。
在最接近第1端面10a的第1內(nèi)部電極層6的Z軸方向下面，沿著其周圍，連接多個(gè)第1層間連接用柱狀電極20的頂部。為了防止和第1層間連接用柱狀電極20短路，如圖2所示，在最接近第1端面10a的第2內(nèi)部電極層8上形成絕緣孔圖形26。
第1層間連接用柱狀電極20經(jīng)第1層間通孔使元件主體10的內(nèi)部層疊的所有第1內(nèi)部電極層6相互之間連接，并通過分別在第2內(nèi)部電極層8形成的絕緣孔圖形26，使第1層間連接用柱狀電極20不連接到第2內(nèi)部電極層8上。
在本實(shí)施方式中，第1層間連接用柱狀電極20從最接近第1端面10a的第1內(nèi)部電極層6的Z軸方向下面，延伸到最接近第2端面10b的第2內(nèi)部電極層8的Z軸方向的下面，不在第2端面10b露出。但是，在本發(fā)明中，因第1層間連接用柱狀電極20不需要連接到第2內(nèi)部電極層8上，故延伸到最接近第2端面10b的第1內(nèi)部電極層6即可，不一定非要延長到位于Z軸方向的最下端的第2內(nèi)部電極層8。若位于Z軸方向的最下端的層為第1內(nèi)部電極層6，則第1層間連接用柱狀電極20的下端就要延伸到該位置。
在最接近第1端面10a的第2內(nèi)部電極層8的Z軸方向的下面，沿著其周圍，連接有多個(gè)第2層間連接用柱狀電極22的頂部。第2層間連接用柱狀電極22經(jīng)第2層間通孔使元件主體10的內(nèi)部層疊的所有第2內(nèi)部電極層8相互之間連接，并通過分別在第1內(nèi)部電極層6形成的絕緣孔圖形28，使第2層間連接用柱狀電極22不連接到第1內(nèi)部電極層6上。
在本實(shí)施方式中，第2層間連接用柱狀電極22從最接近第1端面10a的第2內(nèi)部電極層8的Z軸方向下面，延伸到最接近第2端面10b的第2內(nèi)部電極層8，不在第2端面10b露出。但是，若在元件主體10中位于Z軸方向的最下端的層是第2內(nèi)部電極層8，則第2層間連接用柱狀電極22的下端就不必延伸到該位置。
第1層間連接用柱狀電極20的橫截面積和第2層間連接用柱狀電極22的橫截面積差不多相同，第1引出用柱狀電極16的橫截面積和第2引出用柱狀電極18的橫截面積差不多相同。而且，第1和第2層間連接用柱狀電極20、22的各橫截面積比第1和第2引出用柱狀電極16、18的各橫截面積大2～16倍左右。
第1和第2層間連接用柱狀電極20、22的各外徑在150～200μm的范圍內(nèi)決定，第1和第2引出用柱狀電極16、18的各外徑在50～80μm的范圍內(nèi)決定。
在本實(shí)施方式中，從與元件主體10的第1端面10a垂直的方向(Z方向)看去，第1和第2層間連接用柱狀電極20、22的各形成位置相對于第1和第2引出用柱狀電極16、18的各形成位置，形成為位置偏移。
在本實(shí)施方式中，第1和第2引出用柱狀電極16、18在第1端面10a附近的第1內(nèi)部電極層6的中央部呈矩陣狀配置。此外，第1層間連接用柱狀電極20和第2層間連接用柱狀電極22在元件主體10的內(nèi)部沿元件主體10的側(cè)面10c交替配置。
這些柱狀電極16、18、20、22可以在利用電極糊印刷等形成內(nèi)部電極層6和8時(shí)，與內(nèi)部電極層6和8同樣地形成。
在本實(shí)施方式的多層電容器2中，第1外部電極12和第2外部電極14在第1端面10a上呈島狀配置，所以，可以實(shí)現(xiàn)低ESL化并減小總電感。因此，可應(yīng)對CPU的高速化，特別是可以減小CPU用電源的電壓變動。即，本實(shí)施方式的多層電容器2能夠很適合作為能應(yīng)對CPU的高速化的平滑用電容器使用。
此外，在本實(shí)施方式的多層電容器2中，分別形成用來與外部電極12、14連接的引出用柱狀電極16、18和將存在于電介質(zhì)層4的層間的內(nèi)部電極層6、8相互間連接起來的層間連接用柱狀電極20、22。因此，層間連接用柱狀電極20、22的各橫截面積可以設(shè)定得比引出用柱狀電極16、18的各橫截面積大。其結(jié)果是，可以減小通過通孔的層疊方向的內(nèi)部電極層6、8相互之間的接觸電阻。此外，即使在為了提高靜電電容而使內(nèi)部電極層6、8的層數(shù)增加的情況下，也可以更可靠地確保多個(gè)內(nèi)部電極層6、8相互之間的導(dǎo)通，可以可靠地發(fā)揮作為多層電容器2的功能。
此外，由于將層間連接用柱狀電極20、22的各橫截面積設(shè)定得比引出用柱狀電極16、18的各橫截面積大，所以，還可以使層間連接用柱狀電極20、22的個(gè)數(shù)與引出用柱狀電極16、18的個(gè)數(shù)相比減少。因此，內(nèi)部電極層6、8的面積不會因多個(gè)層間連接用柱狀電極20、22而減小，可以確保足夠的靜電電容。
再有，雖然在圖示的實(shí)施方式中，層間連接用柱狀電極20、22的總數(shù)是20，比引出用柱狀電極16、18的總數(shù)16多，但是，本發(fā)明不限于圖示的例子，可以減小。例如，層間連接用柱狀電極20、22可以按4個(gè)角各配置1個(gè)，合計(jì)共4個(gè)?；蛘?，按4個(gè)角各配置1個(gè)，按每一邊的中央各配置1個(gè)，合計(jì)共8個(gè)層間連接用柱狀電極20、22，或者，也可以是按4個(gè)角各配置1個(gè)，按每一邊各配置2個(gè)，合計(jì)共12個(gè)層間連接用柱狀電極20、22。
此外，在本實(shí)施方式的多層電容器2中，由于分別形成了引出用柱狀電極16、18和層間連接用柱狀電極20、22，所以就不需要形成從外部電極12、14延伸的細(xì)長的通孔，多層電容器2的制造也容易。因此，可以降低多層電容器2的制造成本。
進(jìn)而，由于在本實(shí)施方式中，第1外部電極12和第2外部電極14在第1端面10a上以彼此相鄰的方式呈矩陣狀配置，所以，可以產(chǎn)生在第1外部電極12和第2外部電極14上相互反向流動的高頻電流，使磁場相互抵消，進(jìn)而，可以實(shí)現(xiàn)低ESL化。
進(jìn)而，第1層間連接用柱狀電極20和第2層間連接用柱狀電極22在元件主體10內(nèi)部沿元件主體10的側(cè)面10c交替配置。因此，在除了位于第1端面10a附近的內(nèi)部電極層之外的所有內(nèi)部電極層6、8中，無需在內(nèi)部電極層6、8的中央部形成通孔，可以取得較寬的成為電容的電極層6、8的面積。此外，與內(nèi)部電極層6、8的中央部相比，在其周邊部，即使加大層間連接用柱狀電極20、22的外徑，也容易將這些電極間的間隔取得足夠大。
再有，本發(fā)明不限于上述實(shí)施方式，可以在本發(fā)明的范圍內(nèi)進(jìn)行各種各樣的改變。
例如，外部電極12、14的形成個(gè)數(shù)沒有特別限定，也可以是呈矩陣狀的8×8、合計(jì)64個(gè)等。
權(quán)利要求
1.一種多層電容器，在層疊電介質(zhì)層而形成的元件主體內(nèi)，一邊通過電介質(zhì)層隔開一邊交替配置分別呈平面狀形成的多個(gè)第1內(nèi)部電極層和多個(gè)第2內(nèi)部電極層，其特征在于，具有第1外部電極和第2外部電極，只配置于上述元件主體在上述電介質(zhì)層層疊方向的一個(gè)方向上的第1端面上；第1引出用柱狀電極，經(jīng)第1引出通孔將在上述元件主體的第1端面附近層疊的上述第1內(nèi)部電極層和上述第1外部電極連接；第2引出用柱狀電極，經(jīng)第2引出通孔將在上述元件主體的第1端面附近層疊的上述第2內(nèi)部電極層和上述第2外部電極連接；第1層間連接用柱狀電極，經(jīng)第1層間通孔將在上述元件主體的內(nèi)部層疊的上述第1內(nèi)部電極層相互連接；以及第2層間連接用柱狀電極，經(jīng)第2層間通孔將在上述元件主體的內(nèi)部層疊的上述第2內(nèi)部電極層相互連接，上述第1和第2層間連接用柱狀電極的各橫截面積比上述第1和第2引出用柱狀電極的各橫截面積大。
2.權(quán)利要求1記載的多層電容器，其特征在于，上述第1和第2層間連接用柱狀電極的各橫截面積比上述第1和第2引出用柱狀電極的各橫截面積大2～16倍。
3.權(quán)利要求1或2記載的多層電容器，其特征在于，上述第1和第2層間連接用柱狀電極的各外徑是150～200μm，上述第1和第2引出用柱狀電極的各外徑是50～80μm。
4.權(quán)利要求1或2記載的多層電容器，其特征在于，從與上述元件主體的第1端面垂直的方向看去，上述第1和第2層間連接用柱狀電極的各形成位置相對于上述第1和第2引出用柱狀電極的各形成位置，形成為位置偏移。
5.權(quán)利要求1或2記載的多層電容器，其特征在于，上述第1外部電極和第2外部電極在上述第1端面以彼此相鄰的方式配置成矩陣狀。
6.權(quán)利要求1或2記載的多層電容器，其特征在于，上述第1層間連接用柱狀電極和第2層間連接用柱狀電極在上述元件主體內(nèi)部沿元件主體的側(cè)面交替配置。
7.權(quán)利要求1或2記載的多層電容器，其特征在于，在離上述第1端面最近的第1內(nèi)部電極層上，形成有避免與上述第2引出用柱狀電極的電連接的絕緣孔圖形，在離上述第1端面最近的第2內(nèi)部電極層上，形成有避免與上述第1層間連接用柱狀電極的電連接的絕緣孔圖形，在其它的第1內(nèi)部電極層上，形成有避免與上述第2層間連接用柱狀電極的電連接的絕緣孔圖形，在其它的第2內(nèi)部電極層上，形成有避免與上述第1層間連接用柱狀電極的電連接的絕緣孔圖形。
全文摘要
本發(fā)明是一種多層電容器(2)，在層疊電介質(zhì)層(4)而形成的元件主體(10)內(nèi)，一邊通過電介質(zhì)層隔開一邊交替配置分別呈平面狀形成的多個(gè)第1內(nèi)部電極層(6)和多個(gè)第2內(nèi)部電極層(8)。只在元件主體(10)的第1端面(10a)上配置第1外部電極(12)和第2外部電極(14)。引出用柱狀電極(16、18)分別使在元件主體(10)的第1端面(10a)附近層疊的內(nèi)部電極層(6、8)和外部電極(12、14)連接。層間連接用柱狀電極(20或22)使在元件主體(10)的內(nèi)部層疊的內(nèi)部電極層(6或8)相互連接。層間連接用柱狀電極(20、22)的各橫截面積比引出用柱狀電極(16、18)的各橫截面積大。
文檔編號H01G4/38GK1905099SQ200610110039
公開日2007年1月31日 申請日期2006年7月31日 優(yōu)先權(quán)日2005年7月29日
發(fā)明者富樫正明, 安彥泰介 申請人:Tdk株式會社