專利名稱：一種硅基側(cè)柵單電子晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米電子器件及納米加工技術(shù)領(lǐng)域，尤其涉及一種硅基側(cè) 柵單電子晶體管及其制作方法。
背景技術(shù)：
以互補(bǔ)性金屬-氧化物-半導(dǎo)體(CMOS)器件為主流技術(shù)的集成電路 一直遵循著摩爾定律迅速發(fā)展，在2004年集成電路已進(jìn)入90nrn技術(shù)節(jié)點(diǎn)。 隨著特征尺寸進(jìn)入到納米級，傳統(tǒng)的CMOS技術(shù)面臨著越來越嚴(yán)重的挑 戰(zhàn)，因此，基于新原理的納米電子器件成為研究的熱點(diǎn)。單電子晶體管具有尺寸小、速度快、功耗低、可大規(guī)模集成等優(yōu)點(diǎn)， 而且具有十分廣闊的應(yīng)用前景，如可用來制作單電子存儲器、單電子邏輯 電路、電流標(biāo)準(zhǔn)、電阻標(biāo)準(zhǔn)、溫度標(biāo)準(zhǔn)、超靈敏靜電計(jì)、微波或紅外探測 器等。因此，單電子晶體管己經(jīng)成為未來替代MOS晶體管的重要侯選器 件之一。一般情況下，單電子晶體管由絕緣襯底101、源102、漏103、隧道結(jié) 104、庫侖島105、隧道結(jié)106、柵介質(zhì)107、柵108等部分構(gòu)成，如圖1 所示，圖1為目前常規(guī)單電子晶體管的結(jié)構(gòu)示意圖。單電子晶體管的核心 部分是庫侖島105、隧道結(jié)104和隧道結(jié)106。庫侖島105由極微小金屬 或半導(dǎo)體量子點(diǎn)顆粒構(gòu)成，它在某一方向上分別通過兩側(cè)的隧道結(jié)104和 106與源102、漏103相連接。源102和漏103位于庫侖島105的兩側(cè)。 隧道結(jié)104和106—般由絕緣層、異質(zhì)結(jié)勢壘、以及由界面態(tài)或外加電壓 等引起的勢場構(gòu)成。柵起到調(diào)節(jié)島的電化學(xué)勢從而控制島中的電子數(shù)的作 用。源102、漏103、柵108—般由金屬或摻雜半導(dǎo)體構(gòu)成，與外部連接。單電子晶體管要正常工作必須滿足庫侖島的充電能大于熱能的條件， 即e2/2C》^r，其中^為玻爾茲曼常數(shù)，因此必須通過降低島的電容C 來提高單電子晶體管的工作溫度r，這樣就必須通過盡量縮小隧道結(jié)面積
特別是庫侖島尺寸來實(shí)現(xiàn)。因此，如何獲得小尺寸的庫侖島結(jié)構(gòu)即"隧道 結(jié)-庫侖島-隧道結(jié)"結(jié)構(gòu)是制作高溫甚至常溫單電子器件的關(guān)鍵。目前，在制作單電子晶體管的庫侖島結(jié)構(gòu)時(shí)大多采用碳納米管、金屬 納米顆粒、納米金屬氧化線、量子線材料或量子點(diǎn)材料等。例如，申請?zhí)枮?2244235.9或02157972.5的中國專利公開了一種釆用碳納米管制作庫 侖島結(jié)構(gòu)的方法，申請?zhí)枮?3131772.3或00229474.5的中國專利公開了 一種采用金屬納米顆粒制作庫侖島結(jié)構(gòu)的方法，申請?zhí)枮?2157972.5的中 國專利公開了一種采用納米金屬氧化線制作庫侖島結(jié)構(gòu)的方法，申請?zhí)枮?01200510.X或03142350.7的中國專利公開了一種采用量子線材料制作庫 侖島結(jié)構(gòu)的方法，申請?zhí)枮?1200511.8的中國專利公開了一種采用量子點(diǎn) 材料制作庫侖島結(jié)構(gòu)的方法。利用上述制作的庫侖島結(jié)構(gòu)制作的單電子晶體管一般都能獲得較高 的工作溫度，但是利用上述庫侖島結(jié)構(gòu)制作單電子晶體管， 一般都存在制 作工藝復(fù)雜、制作成本高、制作效率低、可行性差及與傳統(tǒng)CMOS工藝兼 容性差的缺點(diǎn)。發(fā)明內(nèi)容(一) 要解決的技術(shù)問題 針對上述現(xiàn)有技術(shù)存在的不足，本發(fā)明的一個目的在于提供一種硅基側(cè)柵單電子晶體管，以提高單電子晶體管的可靠性及與傳統(tǒng)CMOS工藝的 兼容性。本發(fā)明的另一個目的在于提供一種硅基側(cè)柵單電子晶體管的制作方 法，以簡化制作工藝、降低制作成本和提高制作效率。(二) 技術(shù)方案為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的 一種硅基側(cè)柵單電子晶體管，該單電子晶體管包括庫侖島、位于庫 侖島兩側(cè)的源和漏、連接庫侖島與源的隧道結(jié)、連接庫侖島與漏的隧道結(jié)、 位于庫侖島側(cè)面的柵介質(zhì)和側(cè)柵、源上沉積的源電極、漏上沉積的漏電極、 以及側(cè)柵上沉積的側(cè)柵電極。 所述源、漏、側(cè)柵、庫侖島、隧道結(jié)由SOI襯底的表層硅制作而成。 所述SOI襯底包括-硅基底，用于支撐整個單電子晶體管；埋氧層，用于絕緣隔離單電子晶體管與SOI襯底的硅基底； 表層硅，用于制作硅基側(cè)柵單電子晶體管的庫侖島、隧道結(jié)、源、漏、 1則棚。所述SOI襯底表層硅的厚度為30nm。一種硅基側(cè)柵單電子晶體管的制作方法，該制作方法采用電子束光刻 和圖形依賴氧化方法，具體包括以下步驟-A、 對SOI襯底的表層硅進(jìn)行離子注入及快速退火；B、 在SOI襯底的表層硅上旋轉(zhuǎn)涂敷電子抗蝕劑并前烘，采用電子束 直寫曝光、顯影及定影在涂敷的電子抗蝕劑中形成源、漏、納米線、側(cè)柵 圖形；c、將在電子抗蝕劑中形成的圖形作為掩模，刻蝕SOI襯底的表層硅并去膠，在SOI襯底的表層硅中形成源、漏、納米線、側(cè)柵圖形；D、 對表層硅中形成的源、漏、納米線、側(cè)柵圖形進(jìn)行圖形依賴氧化，使一維硅納米線轉(zhuǎn)變?yōu)樗淼澜Y(jié)-庫侖島-隧道結(jié)結(jié)構(gòu)；E、 淀積Si02柵介質(zhì)薄膜；F、 旋轉(zhuǎn)涂敷光學(xué)抗蝕劑，對旋轉(zhuǎn)涂敷的光學(xué)抗蝕劑進(jìn)行前烘、光刻 掩模版曝光、反轉(zhuǎn)烘烤、泛曝、顯影和定影，在源、漏、柵上方形成接觸 孔圖形；G、 利用在光學(xué)抗蝕劑中形成的圖形作為掩模，腐蝕Si02介質(zhì)薄膜；H、 在露出的源、漏、柵及未去除的光學(xué)抗蝕劑上蒸發(fā)一層厚度小于 光學(xué)抗蝕劑厚度的金屬電極材料；I、 剝離光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料，對剝離后剩余的金 屬電極材料進(jìn)行退火處理，形成電極。所述步驟A包括向SOI襯底的表層硅注入P"+離子，注入能量為 30keV，注入劑量為lxl015cm—2，然后在N2氣氛中在100(TC溫度下快速退 火10秒。步驟B中所述在SOI襯底的表層硅上旋轉(zhuǎn)涂敷電子抗蝕劑為用勻膠機(jī)
旋轉(zhuǎn)涂敷HSQ負(fù)性負(fù)性電子抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為6000轉(zhuǎn)/分鐘，旋轉(zhuǎn)涂敷時(shí)間為60秒；步驟B中所述前烘為采用熱板在15(TC下前烘2分鐘；步驟B中所述電子束直寫曝光為釆用加速電壓為50KeV、電子束流為200pA、曝光劑量為1000至2000^iC/cn^的電子束光刻系統(tǒng)，對HSQ負(fù)性電子抗蝕劑進(jìn)行電子束直寫曝光；步驟B中所述顯影為采用含2.5%的四甲級氫氧化銨TMAH的水溶液在40至5(TC下顯影1至2分鐘；步驟B中所述定影為采用去離子水在室溫下定影1分鐘；步驟B中所述一維線條圖形的長度為50至200nm，寬度為20至50nm。步驟C中所述刻蝕SOI襯底的表層硅所采用的刻蝕方法為高密度電感耦合等離子ICP刻蝕；所述ICP刻蝕為采用CHF3/N2混合氣體，CHF3的流量為60sccm， N2的流量為60sccm，在400W射頻功率下刻蝕60秒； 步驟C中所述去膠為濕法去膠，所述濕法去膠為采用濃H2S04+H202煮膠。步驟D中所述圖形依賴氧化的溫度為1000°C;步驟D所述在圖形依賴氧化后形成的庫侖島的直徑為5至20nm，形 成的隧道結(jié)的寬度為l至5納米。步驟E中所述Si02柵介質(zhì)薄膜的淀積方法為低壓等離子體化學(xué)氣相 淀積LPCVD，所述Si02柵介質(zhì)薄膜的厚度為400nm。步驟F中所述旋轉(zhuǎn)涂敷光學(xué)抗蝕劑為用勻膠機(jī)旋轉(zhuǎn)涂敷厚度為1.6pm 的AZ5214正性光學(xué)抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為4000轉(zhuǎn)/分鐘，旋轉(zhuǎn)涂敷時(shí) 間為60秒；步驟F中所述前烘為采用熱板在95t:下前烘90秒； 步驟F中所述光刻掩模版曝光為采用光刻掩模版掩蔽進(jìn)行40秒的曝 光，曝光區(qū)域?yàn)樵?、漏、柵接觸孔以外的區(qū)域；步驟F中所述反轉(zhuǎn)烘烤為采用熱板在115。C下烘烤90秒；步驟F中所述泛曝為對AZ5214的所有區(qū)域曝光80秒；步驟F中所述顯影為采用AZ5214的專用顯影液在室溫下顯影60秒；步驟F中所述定影為采用去離子水在室溫下定影30秒；
步驟F中所述在源、漏、柵上方形成的接觸孔圖形為長、寬分別為5至500pm的矩形圖形。步驟G中所述Si02介質(zhì)薄膜為步驟D中所述在圖形依賴氧化過程中 生長的Si02介質(zhì)薄膜以及步驟E中所述淀積的SK)2柵介質(zhì)薄膜。步驟G中所述腐蝕Si02介質(zhì)薄膜為采用氫氟酸緩沖液HF+NH4F+H20在常溫下腐蝕。步驟H中所述金屬電極材料為厚度為lpm的Al-l%Si合金薄膜。步驟I中所述剝離為采用丙酮超聲進(jìn)行剝離；步驟I中所述退火為在40(TC下在N2中退火30分鐘。(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、 利用本發(fā)明，由于選用SOI襯底材料，通過采用電子束光刻、干 法刻蝕、圖形依賴氧化等方法在SOI襯底的表層硅上制作硅基側(cè)柵單電子 晶體管，能夠與傳統(tǒng)CMOS工藝制作的器件或電路兼容，所以大大提高了 單電子晶體管的可靠性及與傳統(tǒng)CMOS工藝的兼容性。2、 利用本發(fā)明提供的制作硅基側(cè)柵單電子晶體管的方法，大大簡化 了制作工藝，降低了制作成本，提高了工藝穩(wěn)定性和制作效率，非常有利 于本發(fā)明的廣泛推廣和應(yīng)用。3、 本發(fā)明采用的電子束光刻技術(shù)是一種有效的納米加工手段，具有 納米級的分辨率，特別是在原子序數(shù)相對較小的襯底上，分辨率更高。本 發(fā)明利用電子束光刻技術(shù)制作出的硅納米線具有納米尺度，寬度為可達(dá)到 20至50nm，在圖形依賴氧化后形成的庫侖島的直徑可達(dá)到5至20nm,形 成的隧道結(jié)的寬度可達(dá)到1至5nm，非常適合于制作單電子晶體管。4、 本發(fā)明利用電子束光刻只需制作出一維納米線結(jié)構(gòu)，進(jìn)而利用圖 形依賴氧化制作出小尺寸的"隧道結(jié)-庫侖島-隧道結(jié)"結(jié)構(gòu)，避免了直接 采用電子束光刻制作出小尺寸的"隧道結(jié)-庫侖島-隧道結(jié)"結(jié)構(gòu)的高難度。5、 本發(fā)明使用位于庫侖島側(cè)面的側(cè)柵，與采用位于庫侖島上方的頂 柵相比，可以省略多晶硅的生長、光刻、刻蝕等工藝步驟，簡化了工藝流 程。6、 本發(fā)明采用電子束光刻和圖形依賴氧化方法制作的單電子晶體管中庫侖島的總電容可低于10aF，可以獲得較高的操作溫度。7、 利用本發(fā)明制作出的單電子晶體管具有相對較低的隧道電阻，從 幾百KQ到幾MQ，這對高速操作是非常有利的。


圖1為目前常規(guī)單電子晶體管的結(jié)構(gòu)示意圖；圖2為本發(fā)明提供的硅基側(cè)柵單電子晶體管的結(jié)構(gòu)示意圖；圖3為本發(fā)明制作硅基側(cè)柵單電子晶體管總體技術(shù)方案的實(shí)現(xiàn)流程圖；圖4為本發(fā)明實(shí)施例中制作硅基側(cè)柵單電子晶體管的方法流程圖； 圖4-1為依照本發(fā)明實(shí)施例在SOI襯底的表層硅上進(jìn)行離子注入和快 速退火的示意圖；圖4-2為依照本發(fā)明實(shí)施例在SOI襯底的表層硅上旋轉(zhuǎn)涂敷HSQ負(fù) 性電子抗蝕劑并前烘的示意圖；圖4-3為依照本發(fā)明實(shí)施例對旋轉(zhuǎn)涂敷的HSQ負(fù)性電子抗蝕劑進(jìn)行電 子束直寫曝光、顯影和定影的示意圖；圖4-4為依照本發(fā)明實(shí)施例利用電子抗蝕劑為掩?？涛gSOI襯底表層 硅并去膠的示意圖；圖4-5為依照本發(fā)明實(shí)施例對刻蝕后在表層硅中形成的源、漏、納米 線、側(cè)柵進(jìn)行圖形依賴氧化處理的示意圖；圖4-6為依照本發(fā)明實(shí)施例在圖形依賴氧化后的表層硅上淀積Si02 柵介質(zhì)薄膜的示意圖；圖4-7為依照本發(fā)明實(shí)施例在淀積的Si02柵介質(zhì)薄膜上旋轉(zhuǎn)涂敷 AZ5214正性光學(xué)抗蝕劑并前烘的示意圖；圖4-8為依照本發(fā)明實(shí)施例對旋轉(zhuǎn)涂敷的AZ5214正性光學(xué)抗蝕劑進(jìn) 行光刻掩模版曝光、反轉(zhuǎn)烘烤、泛曝、顯影和定影的示意圖；圖4-9為依照本發(fā)明實(shí)施例采用AZ5214光學(xué)抗蝕劑掩模進(jìn)行掩蔽腐 蝕Si02介質(zhì)的示意圖；圖4-10為依照本發(fā)明實(shí)施例蒸發(fā)金屬電極材料的示意圖4-11為依照本發(fā)明實(shí)施例剝離、退火及形成電極的示意圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí) 施例，并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。如圖2所示，圖2為本發(fā)明提供的硅基側(cè)柵單電子晶體管的結(jié)構(gòu)示意 圖，該硅基側(cè)柵單電子晶體管包括硅基底201、埋氧層202、源203、漏 204、庫侖島205、隧道結(jié)206、隧道結(jié)207、柵介質(zhì)208、側(cè)柵209、源電 極210、漏電極211和柵電極212。其中，硅基底201用于支撐整個單電子晶體管；埋氧層202用于絕緣 隔離單電子晶體管與SOI襯底的硅基底201 。源203、漏204、庫侖島205、 隧道結(jié)206、隧道結(jié)207和側(cè)柵209由SOI襯底的表層硅制作而成。源203 和漏204位于庫侖島205的兩側(cè)，柵介質(zhì)208和側(cè)柵209位于庫侖島205 的側(cè)面。SOI襯底表層硅的原始厚度為30nm?；趫D2所示的硅基側(cè)柵單電子晶體管結(jié)構(gòu)示意圖，圖3示出了本發(fā) 明制作硅基側(cè)柵單電子晶體管總體技術(shù)方案的實(shí)現(xiàn)流程圖，該制作方法采 用電子束光刻和圖形依賴氧化方法，具體包括以下步驟步驟301:對SOI襯底的表層硅進(jìn)行離子注入及快速退火； 步驟302:在SOI襯底的表層硅上旋轉(zhuǎn)涂敷電子抗蝕劑并前烘，采用 電子束直寫曝光、顯影及定影在涂敷的電子抗蝕劑中形成源、漏、納米線、 側(cè)柵圖形；步驟303:將在電子抗蝕劑中形成的圖形作為掩模，刻蝕SOI襯底的 表層硅并去膠，在SOI襯底的表層硅中形成源、漏、納米線、側(cè)柵圖形；步驟304:對表層硅中形成的源、漏、納米線、側(cè)柵圖形進(jìn)行圖形依 賴氧化，使一維硅納米線轉(zhuǎn)變?yōu)樗淼澜Y(jié)-庫侖島-隧道結(jié)結(jié)構(gòu)；步驟305:淀積Si02柵介質(zhì)薄膜；步驟306:旋轉(zhuǎn)涂敷光學(xué)抗蝕劑，對旋轉(zhuǎn)涂敷的光學(xué)抗蝕劑進(jìn)行前烘、光刻掩模版曝光、反轉(zhuǎn)烘烤、泛曝、顯影和定影，在源、漏、柵上方形成接觸孔圖形；
步驟307:利用在光學(xué)抗蝕劑中形成的圖形作為掩模，腐蝕Si02介質(zhì)薄膜；步驟308:在露出的源、漏、柵及未去除的光學(xué)抗蝕劑上蒸發(fā)一層厚 度小于光學(xué)抗蝕劑厚度的金屬電極材料；步驟309:剝離光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料，對剝離后 剩余的金屬電極材料進(jìn)行退火處理，形成電極。這種制作方法的關(guān)鍵工藝是電子束光刻(EBL)和圖形依賴氧化，利 用電子束光刻和刻蝕可以制作出一維硅納米線，采用圖形依賴氧化可以由 一維硅納米線制作出小尺寸的"隧道結(jié)-庫侖島-隧道結(jié)"結(jié)構(gòu)。圖形依賴氧化方法是一種與被氧化物的具體圖形形狀密切相關(guān)的氧 化方法。 一維硅納米線在IOO(TC左右的干氧氣氛中氧化時(shí)，氧原子會從圖 形的頂部和側(cè)面擴(kuò)散，因而氧化更多地發(fā)生于圖形的邊緣附近；同時(shí)，硅 線中心區(qū)的氧化受到氧化過程中積累的應(yīng)力的抑制，因此一維硅線兩端氧 化最快，中間氧化較慢，這樣就形成兩端各有一隧道結(jié)的硅庫侖島，該勢 壘是由量子尺寸效應(yīng)引起的。本發(fā)明主要利用該氧化方法在SOI襯底的表 層硅上制作小尺寸的庫侖島和隧道結(jié)，從而制作完整的硅基側(cè)柵單電子晶 體管。基于圖3所述的制作硅基側(cè)柵單電子晶體管總體技術(shù)方案的實(shí)現(xiàn)流程 圖，以下結(jié)合具體的實(shí)施例對本發(fā)明制作硅基側(cè)柵單電子晶體管的方法進(jìn) 一步詳細(xì)說明。 實(shí)施例一如圖4所示，圖4為本發(fā)明實(shí)施例中制作硅基側(cè)柵單電子晶體管的方法流程圖，該方法包括以下步驟步驟401:對SOI襯底的表層硅進(jìn)行離子注入及快速退火。與本步驟對應(yīng)的工藝流程如圖4-1所示，圖4-1為依照本發(fā)明實(shí)施例 在SOI襯底的表層硅上進(jìn)行離子注入和快速退火的示意圖。圖4-l中，SOI襯底從下到上依次由硅基底401、埋氧層402、 30nm 厚的表層硅403三層構(gòu)成。所述對SOI襯底的表層硅403進(jìn)行離子注入及快速退火的目的是提高
SOI襯底表層硅的導(dǎo)電性。所述離子注入的條件為注入P"+離子、注入能量為30keV、注入劑量為lxl015cm—2;所述快速退火的條件為在N2 氣氛中在IOO(TC溫度下快速退火10秒。步驟402:在SOI襯底的表層硅上旋轉(zhuǎn)涂敷HSQ負(fù)性電子抗蝕劑并 前烘。與本步驟對應(yīng)的工藝流程如圖4-2所示，圖4-2為依照本發(fā)明實(shí)施例 在SOI襯底的表層硅上旋轉(zhuǎn)涂敷HSQ負(fù)性電子抗蝕劑并前烘的示意圖。所述在SOI襯底的表層硅上旋轉(zhuǎn)涂敷HSQ負(fù)性電子抗蝕劑為用勻膠 機(jī)旋轉(zhuǎn)涂敷HSQ負(fù)性電子抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為6000轉(zhuǎn)/分鐘，旋轉(zhuǎn)涂 敷時(shí)間為60秒。所述對旋轉(zhuǎn)涂敷的HSQ負(fù)性電子抗蝕劑進(jìn)行前烘為采用 熱板在15(TC下前烘2分鐘。步驟403:采用電子束直寫曝光、顯影、定影在HSQ負(fù)性電子抗蝕劑 中形成源、漏、納米線、側(cè)柵圖形。與本步驟對應(yīng)的工藝流程如圖4-3所示，圖4-3為依照本發(fā)明實(shí)施例 對旋轉(zhuǎn)涂敷的HSQ負(fù)性電子抗蝕劑進(jìn)行電子束直寫曝光、顯影和定影的 示意圖。圖4-3中，405、 406為HSQ負(fù)性電子源、漏圖形，407為HSQ負(fù)性 電子抗蝕劑納米線圖形，408為HSQ負(fù)性電子抗蝕劑側(cè)柵圖形，其中納米 線圖形407的具體尺寸為長度50至200nm、寬度20至50nm。所述電子束直寫曝光、顯影、定影的具體條件為采用加速電壓為 50KeV、電子束流為200pA、曝光劑量為1000至2000pC/cm2的電子束光 刻系統(tǒng)，對HSQ負(fù)性電子抗蝕劑進(jìn)行電子束直寫曝光，并采用含2.5%的 四甲級氫氧化銨(TMAH)的水溶液在40至5CTC下顯影1至2分鐘，采 用去離子水在室溫下定影1分鐘。步驟404:將HSQ負(fù)性電子抗蝕劑圖形作為掩模，刻蝕SOI襯底的表 層硅并去膠，在表層硅中形成源、漏、納米線、側(cè)柵圖形。與本步驟對應(yīng)的工藝流程如圖4-4所示，圖4-4為依照本發(fā)明實(shí)施例 利用電子抗蝕劑為掩?？涛gSOI襯底表層硅并去膠的示意圖。圖4-4中，409為源，410為漏，411為納米線，412為側(cè)柵，源409、 漏410、納米線411、側(cè)柵412均由SOI襯底的表層硅403構(gòu)成，其中硅
納米線411的具體尺寸為長度50至200nm、寬度20至50nm。所述刻蝕SOI襯底的表層硅403所采用的刻蝕方法為高密度電感耦合等離子(ICP)刻蝕，所述ICP刻蝕為采用CHF3/N2混合氣體，CHF3的流量為60sccm, &的流量為60sccm，在400W射頻功率下刻蝕60秒；所述去膠的方法為濕法去膠，所述濕法去膠為采用濃H2S04+H202煮膠。步驟405:對表層硅中形成的源、漏、納米線、側(cè)柵圖形進(jìn)行圖形依賴氧化，使硅納米線轉(zhuǎn)變?yōu)樗淼澜Y(jié)-庫侖島-隧道結(jié)結(jié)構(gòu)。與本步驟對應(yīng)的工藝流程如圖4-5所示，圖4-5為依照本發(fā)明實(shí)施例對刻蝕后在表層硅中形成的源、漏、納米線、側(cè)柵進(jìn)行圖形依賴氧化處理的示意圖。圖4-5中，413為圖4-4中的源409在氧化之后厚度減薄了的源，414 為圖4-4中的漏410在氧化之后厚度減薄了的漏，415為圖4-4中的納米 線411的中心區(qū)在氧化之后形成的庫侖島，416、 417為圖4-4中的納米線 411的兩端在氧化之后形成的兩個隧道結(jié)，419為氧化之后在由表層硅構(gòu) 成的源409、漏410、納米線411、側(cè)柵412的上面和側(cè)面生成的Si02介 質(zhì)。庫侖島415的直徑為5至20nm，隧道結(jié)416、 417的寬度為1至5納 米。所述圖形依賴氧化采用的的氧化溫度為IOO(TC。 步驟406:淀積Si02柵介質(zhì)薄膜。與本步驟對應(yīng)的工藝流程如圖4-6所示，圖4-6為依照本發(fā)明實(shí)施例 在圖形依賴氧化后的表層硅上淀積Si02柵介質(zhì)薄膜的示意圖。 圖4-6中，多晶硅薄膜420的厚度為200nm。 所述多晶硅薄膜的淀積方法為低壓化學(xué)氣相淀積(LPCVD)。 步驟407:旋轉(zhuǎn)涂敷AZ5214正性光學(xué)抗蝕劑并前烘。 與本步驟對應(yīng)的工藝流程如圖4-7所示，圖4-7為依照本發(fā)明實(shí)施例 在淀積的Si02柵介質(zhì)薄膜上旋轉(zhuǎn)涂敷AZ5214正性光學(xué)抗蝕劑并前烘的示 意圖。所述旋轉(zhuǎn)涂敷AZ5214正性光學(xué)抗蝕劑為用勻膠機(jī)旋轉(zhuǎn)涂敷厚度為 1.6pm的AZ5214正性光學(xué)抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為4000轉(zhuǎn)/分鐘，旋轉(zhuǎn) 涂敷時(shí)間為60秒;所述對旋轉(zhuǎn)涂敷的AZ5214正性光學(xué)抗蝕劑進(jìn)行前烘為
采用熱板在95。C下前烘90秒。步驟408:對旋轉(zhuǎn)涂敷的AZ5214正性光學(xué)抗蝕劑進(jìn)行光刻掩模版曝 光、反轉(zhuǎn)烘烤、泛曝、顯影、定影，在源、漏、柵上方形成接觸孔圖形。與本步驟對應(yīng)的工藝流程如圖4-8所示，圖4-8為依照本發(fā)明實(shí)施例 對旋轉(zhuǎn)涂敷的AZ5214正性光學(xué)抗蝕劑進(jìn)行光刻掩模版曝光、反轉(zhuǎn)烘烤、 泛曝、顯影和定影的示意圖。圖4-8中，經(jīng)過光刻掩模版曝光、反轉(zhuǎn)烘烤、泛曝、顯影、定影之后， 源413、漏414、側(cè)柵418上方的AZ5214光學(xué)抗蝕劑被去掉，從而在Si02 柵介質(zhì)的表面形成接觸孔圖形。所述光刻掩模版曝光為采用光刻掩模版掩蔽進(jìn)行40秒的曝光，曝光 區(qū)域?yàn)樵?、漏、柵接觸孔以外的區(qū)域；所述反轉(zhuǎn)烘烤為采用熱板在115°C 下烘烤90秒；所述泛曝為對AZ5214的所有區(qū)域曝光80秒；所述顯影為 采用AZ5214的專用顯影液在室溫下顯影60秒；所述定影為采用去離子水 在室溫下定影30秒；所述在源、漏、柵上方形成的接觸孔圖形為長、寬 分別為5至50(Him的矩形圖形。步驟409:利用AZ5214光學(xué)抗蝕劑圖形作為掩模，腐蝕Si02介質(zhì)薄膜。與本步驟對應(yīng)的工藝流程如圖4-9所示，圖4-9為依照本發(fā)明實(shí)施例 采用AZ5214光學(xué)抗蝕劑掩模進(jìn)行掩蔽腐蝕Si02介質(zhì)的示意圖。如圖4-9所示，腐蝕之后，源413、漏414、側(cè)柵418上方的Si02介 質(zhì)被去除，從而形成源、漏、柵接觸孔，在接觸孔的底部露出源413、漏 414、側(cè)柵418的表面，接觸孔的形狀為矩形，接觸孔的尺寸為長5至 500|im、寬5至500pm。所述Si02介質(zhì)薄膜為步驟405中所述在圖形依賴氧化過程中生長的 Si02介質(zhì)薄膜419以及步驟406中所述淀積的Si02柵介質(zhì)薄膜420;所述 腐蝕Si02介質(zhì)薄膜419及420可采用氫氟酸緩沖液HF+NH4F+H20在常溫 下腐蝕。步驟410:在露出的源、漏、柵及未去除的AZ5214光學(xué)抗蝕劑上蒸 發(fā)一層厚度小于AZ5214光學(xué)抗蝕劑厚度的金屬電極材料。與本步驟對應(yīng)的工藝流程如圖4-10所示，圖4-10為依照本發(fā)明實(shí)施
例蒸發(fā)金屬電極材料的示意圖。所述金屬電極材料422、 423、 424、 425為Al-l%Si合金薄膜，Al-l%Si 薄膜的厚度為lpm。步驟411:剝離AZ5214光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料， 對剝離后剩余的金屬電極材料進(jìn)行退火處理，在表層硅與金屬材料之間、 多晶硅與金屬材料之間形成歐姆接觸，形成電極，完成硅基側(cè)柵單電子晶 體管的制作。與本步驟對應(yīng)的工藝流程如圖4-11所示，圖4-11為依照本發(fā)明實(shí)施 例剝離、退火及形成電極的示意圖。圖4-ll中，423為源413上的源電極，424為漏414上的漏電極，425 為側(cè)柵418上的側(cè)柵電極。所述剝離AZ5214光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料的方法為 采用丙酮超聲進(jìn)行；所述對剝離后剩余的金屬電極材料進(jìn)行退火處理為在 40(TC下在N2中退火30分鐘。以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而 己，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、 一種硅基側(cè)柵單電子晶體管，其特征在于，該單電子晶體管包括 庫侖島、位于庫侖島兩側(cè)的源和漏、連接庫侖島與源的隧道結(jié)、連接庫侖島與漏的隧道結(jié)、位于庫侖島側(cè)面的柵介質(zhì)和側(cè)柵、源上沉積的源電 極、漏上沉積的漏電極、以及側(cè)柵上沉積的側(cè)柵電極。
2、 根據(jù)權(quán)利要求1所述的硅基側(cè)柵單電子晶體管，其特征在于，所 述源、漏、側(cè)柵、庫侖島、隧道結(jié)由SOI襯底的表層硅制作而成。
3、 根據(jù)權(quán)利要求2所述的硅基側(cè)柵單電子晶體管，其特征在于，所 述SOI襯底包括硅基底，用于支撐整個單電子晶體管；埋氧層，用于絕緣隔離單電子晶體管與SOI襯底的硅基底；表層硅，用于制作硅基側(cè)柵單電子晶體管的庫侖島、隧道結(jié)、源、漏、 側(cè)柵。
4、 根據(jù)權(quán)利要求2所述的硅基側(cè)柵單電子晶體管，其特征在于，所 述SOI襯底表層硅的厚度為30nm。
5、 一種硅基側(cè)柵單電子晶體管的制作方法，其特征在于，該制作方 法采用電子束光刻和圖形依賴氧化方法，具體包括以下步驟A、 對SOI襯底的表層硅進(jìn)行離子注入及快速退火；B、 在SOI襯底的表層硅上旋轉(zhuǎn)涂敷電子抗蝕劑并前烘，采用電子束 直寫曝光、顯影及定影在涂敷的電子抗蝕劑中形成源、漏、納米線、側(cè)柵 圖形；C、 將在電子抗蝕劑中形成的圖形作為掩模，刻蝕SOI襯底的表層硅 并去膠，在SOI襯底的表層硅中形成源、漏、納米線、側(cè)柵圖形；D、 對表層硅中形成的源、漏、納米線、側(cè)柵圖形進(jìn)行圖形依賴氧化，使一維硅納米線轉(zhuǎn)變?yōu)樗淼澜Y(jié)-庫侖島-隧道結(jié)結(jié)構(gòu)；E、 淀積Si02柵介質(zhì)薄膜；F、 旋轉(zhuǎn)涂敷光學(xué)抗蝕劑，對旋轉(zhuǎn)涂敷的光學(xué)抗蝕劑進(jìn)行前烘、光刻掩模版曝光、反轉(zhuǎn)烘烤、泛曝、顯影和定影，在源、漏、柵上方形成接觸孔圖形；G、 利用在光學(xué)抗蝕劑中形成的圖形作為掩模，腐蝕Si02介質(zhì)薄膜；H、 在露出的源、漏、柵及未去除的光學(xué)抗蝕劑上蒸發(fā)一層厚度小于 光學(xué)抗蝕劑厚度的金屬電極材料；I、 剝離光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料，對剝離后剩余的金 屬電極材料進(jìn)行退火處理，形成電極。
6、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，所述步驟A包括向SOI襯底的表層硅注入P"+離子，注入能量為30keV,注入劑量為 lxl0"cm—2，然后在N2氣氛中在1000。C溫度下快速退火10秒。
7、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟B中所述在SOI襯底的表層硅上旋轉(zhuǎn)涂敷電子抗蝕劑為用勻膠機(jī)旋轉(zhuǎn)涂敷HSQ負(fù)性負(fù)性電子抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為6000轉(zhuǎn)/分鐘，旋轉(zhuǎn)涂敷時(shí)間為60秒；步驟B中所述前烘為采用熱板在15(TC下前烘2分鐘；步驟B中所述電子束直寫曝光為采用加速電壓為50KeV、電子束流為200pA、曝光劑量為1000至2000^iC/ci^的電子束光刻系統(tǒng)，對HSQ負(fù)性電子抗蝕劑進(jìn)行電子束直寫曝光；步驟B中所述顯影為采用含2.5%的四甲級氫氧化銨TMAH的水溶液在40至5(TC下顯影1至2分鐘；步驟B中所述定影為采用去離子水在室溫下定影1分鐘； 步驟B中所述一維線條圖形的長度為50至200nm，寬度為20至50nm。
8、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟C中所述刻蝕SOI襯底的表層硅所采用的刻蝕方法為高密度電感 耦合等離子ICP刻蝕；所述ICP刻蝕為采用CffiVN2混合氣體，CHF3的 流量為60sccm， N2的流量為60sccm，在400W射頻功率下刻蝕60秒；步驟C中所述去膠為濕法去膠，所述濕法去膠為采用濃H2S04+H202煮膠。
9、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟D中所述圖形依賴氧化的溫度為IOO(TC;步驟D所述在圖形依賴氧化后形成的庫侖島的直徑為5至20nm，形 成的隧道結(jié)的寬度為l至5納米。
10、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟E中所述Si02柵介質(zhì)薄膜的淀積方法為低壓等離子體化學(xué) 氣相淀積LPCVD，所述Si02柵介質(zhì)薄膜的厚度為400rnn。
11、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟F中所述旋轉(zhuǎn)涂敷光學(xué)抗蝕劑為用勻膠機(jī)旋轉(zhuǎn)涂敷厚度為1.6pm 的AZ5214正性光學(xué)抗蝕劑，旋轉(zhuǎn)涂敷轉(zhuǎn)速為4000轉(zhuǎn)/分鐘，旋轉(zhuǎn)涂敷時(shí) 間為60秒；步驟F中所述前烘為采用熱板在95"C下前烘90秒；步驟F中所述光刻掩模版曝光為采用光刻掩模版掩蔽進(jìn)行40秒的曝光，曝光區(qū)域?yàn)樵?、漏、柵接觸孔以外的區(qū)域；步驟F中所述反轉(zhuǎn)烘烤為采用熱板在115"C下烘烤90秒；步驟F中所述泛曝為對AZ5214的所有區(qū)域曝光80秒；步驟F中所述顯影為采用AZ5214的專用顯影液在室溫下顯影60秒；步驟F中所述定影為采用去離子水在室溫下定影30秒；步驟F中所述在源、漏、柵上方形成的接觸孔圖形為長、寬分別為5至500pm的矩形圖形。
12、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟G中所述Si02介質(zhì)薄膜為步驟D中所述在圖形依賴氧化過 程中生長的Si02介質(zhì)薄膜以及步驟E中所述淀積的Si02柵介質(zhì)薄膜。
13、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟G中所述腐蝕Si02介質(zhì)薄膜為采用氫氟酸緩沖液 HF+NH4F+H20在常溫下腐蝕。
14、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟H中所述金屬電極材料為厚度為lpm的Al-l%Si合金薄膜。
15、 根據(jù)權(quán)利要求5所述的硅基側(cè)柵單電子晶體管的制作方法，其特 征在于，步驟I中所述剝離為采用丙酮超聲進(jìn)行剝離；步驟I中所述退火為在40(TC下在N2中退火30分鐘。
全文摘要
本發(fā)明公開了一種硅基側(cè)柵單電子晶體管，該單電子晶體管包括庫侖島、位于庫侖島兩側(cè)的源和漏、連接庫侖島與源的隧道結(jié)、連接庫侖島與漏的隧道結(jié)、位于庫侖島側(cè)面的柵介質(zhì)和側(cè)柵、源上沉積的源電極、漏上沉積的漏電極、以及側(cè)柵上沉積的側(cè)柵電極。本發(fā)明同時(shí)公開了一種硅基側(cè)柵單電子晶體管的制作方法。利用本發(fā)明，提高了單電子晶體管的可靠性及與傳統(tǒng)CMOS工藝的兼容性，簡化了制作工藝，降低了制作成本，提高了制作效率。
文檔編號H01L29/423GK101123272SQ20061010956
公開日2008年2月13日 申請日期2006年8月10日 優(yōu)先權(quán)日2006年8月10日
發(fā)明者明 劉, 李志剛, 琴 王, 陳寶欽, 龍世兵 申請人:中國科學(xué)院微電子研究所