專(zhuān)利名稱(chēng)：插件結(jié)構(gòu)及其制造方法、晶片級(jí)堆疊結(jié)構(gòu)和封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)和技術(shù)，尤其是涉及一種用于不管芯片尺寸而疊置不同種類(lèi)集成電路芯片的結(jié)構(gòu)和技術(shù)。
背景技術(shù)：
隨著數(shù)字網(wǎng)絡(luò)信息時(shí)代的到來(lái)，電子產(chǎn)品在不斷地迅速發(fā)展。例如，多媒體產(chǎn)品、數(shù)字家電產(chǎn)品和個(gè)人數(shù)字產(chǎn)品在迅速發(fā)展并將繼續(xù)迅速發(fā)展下去。在如此快速發(fā)展的形勢(shì)下，電子工業(yè)必須以有競(jìng)爭(zhēng)力的成本制造出可靠、輕便、緊湊、高速、多功能和高性能的電子產(chǎn)品。系統(tǒng)封裝(system-in-package)(SIP)結(jié)構(gòu)和技術(shù)已發(fā)展到能滿(mǎn)足這樣的需求。
系統(tǒng)封裝技術(shù)將不同種類(lèi)的芯片組裝在單一封裝內(nèi)，以改進(jìn)電性能、縮小尺寸和減少制造成本。例如，在單一封裝內(nèi)包括300MHz CPU、1Gb NAND閃存(“與非”型閃存)及256Mb DRAM的系統(tǒng)封裝已面世。系統(tǒng)封裝為各種電子產(chǎn)品，例如游戲機(jī)、手機(jī)、數(shù)字式手提攝像機(jī)和個(gè)人數(shù)字助理，提供多種多樣的多媒體功能，同時(shí)能縮小封裝尺寸并減少在數(shù)據(jù)傳輸中可能出現(xiàn)的電磁波干擾現(xiàn)象。
參見(jiàn)圖1，傳統(tǒng)系統(tǒng)封裝10包括印刷電路板11(PCB)和多個(gè)不同種類(lèi)的芯片12a、12b、12c及12d。用粘合劑15將芯片12a、12b及12c疊置于印刷電路板11的上表面，并用鍵合線(xiàn)(bonding wire)13將之與印刷電路板11電連接。位于印刷電路板11下表面的芯片12d以凸點(diǎn)14與印刷電路板11電連接。模制樹(shù)脂16密封芯片12a、12b和12c以及鍵合線(xiàn)13。底層填充樹(shù)脂17密封芯片12d和凸點(diǎn)14。外部連接端子，如焊球18，布于印刷電路板11的下表面。
在系統(tǒng)封裝10中，用鍵合線(xiàn)13和凸點(diǎn)14將不同種類(lèi)的芯片12a至12d與印刷電路板11連接。鍵合線(xiàn)13和凸點(diǎn)14的使用會(huì)導(dǎo)致較長(zhǎng)的連接，并可能限制系統(tǒng)性能和增加封裝尺寸。
參見(jiàn)圖2，系統(tǒng)封裝20包括印刷電路板21和多個(gè)不同種類(lèi)的芯片22a、22b和22c。疊置于印刷電路板21上表面的芯片22a、22b、22c利用通路(through via)23和重布線(xiàn)(rerouting line)24彼此電連接。嵌有無(wú)源器件的襯底25位于芯片22c和印刷電路板21之間，以補(bǔ)償芯片22c和印刷電路板21之間的焊盤(pán)節(jié)距之差。嵌有無(wú)源器件的襯底25具有通路23和凸點(diǎn)26。該襯底25以凸點(diǎn)26與印刷電路板21相連接。印刷電路板21下表面上的焊球27為封裝連接點(diǎn)。
系統(tǒng)封裝20具有利用通路23和重布線(xiàn)24直接互連的不同種類(lèi)的芯片22a至22c。如此使用通路23和重布線(xiàn)24導(dǎo)致較短的互連，并且改進(jìn)了系統(tǒng)性能，同時(shí)減小了封裝尺寸。但是，系統(tǒng)封裝20需要針對(duì)連接不同尺寸芯片22a、22b和22c時(shí)使用的通路23和重布線(xiàn)24的復(fù)雜布線(xiàn)。舉例來(lái)說(shuō)，如果較大的芯片22b將要疊置于較小的芯片22c上，則系統(tǒng)封裝20會(huì)具有不切實(shí)際或過(guò)于復(fù)雜的堆疊結(jié)構(gòu)。
由于傳統(tǒng)系統(tǒng)封裝10和20具有不同種類(lèi)和不同尺寸的芯片，所以晶片級(jí)堆疊技術(shù)可能難以用在系統(tǒng)封裝10和20上。在這種情況下，系統(tǒng)封裝10和20就失去了利用晶片級(jí)堆疊技術(shù)來(lái)降低成本的機(jī)會(huì)。

發(fā)明內(nèi)容
本發(fā)明的一示例性實(shí)施例提供一種用于不管芯片尺寸而疊置不同種類(lèi)芯片的改進(jìn)技術(shù)。
本發(fā)明的另一示例性實(shí)施例提供一種具有改進(jìn)的系統(tǒng)性能、改進(jìn)的芯片互連和縮小的封裝尺寸的系統(tǒng)封裝(SIP)。
本發(fā)明的又一個(gè)示例性實(shí)施例提供一種形成不同種類(lèi)芯片的堆疊結(jié)構(gòu)的晶片級(jí)技術(shù)。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種芯片嵌入型插件結(jié)構(gòu)(chip-embedded interposer structure)包括具有上表面和下表面的襯底；至少一個(gè)形成于所述襯底的所述上表面上的凹腔(cavity)；具有多個(gè)輸入/輸出(I/O)焊盤(pán)(pad)的集成電路芯片，該集成電路芯片至少部分位于所述凹腔內(nèi)；多個(gè)穿入所述襯底的通路；以及連接于所述輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體(rerouting conductor)。
所述襯底可以是晶片。所述凹腔可以形成于所述襯底的上表面并彼此充分隔開(kāi)。所述通路可形成于所述凹腔之間的區(qū)域中。
所述凹腔的深度可小于所述襯底的厚度。所述凹腔的尺寸可大于所述集成電路芯片的尺寸。在所述凹腔和所述集成電路芯片之間可設(shè)置粘合材料。所述通路可以延伸到所述襯底的所述下表面。所述通路可以是充填入所述襯底的通孔中的金屬材料。絕緣層可以設(shè)在所述通孔和金屬材料之間。可在所述襯底的上表面和所述重布線(xiàn)導(dǎo)體之間設(shè)置保護(hù)層。
一種用于制造芯片嵌入型插件的方法可以包括提供具有上表面和下表面的襯底；在所述襯底的所述上表面上形成多個(gè)通路；在所述襯底的所述上表面上形成至少一個(gè)凹腔；將集成電路芯片嵌入所述凹腔，所述芯片具有多個(gè)輸入/輸出焊盤(pán)；形成與所述輸入/輸出焊盤(pán)和所述通路連接的重布線(xiàn)導(dǎo)體；以及減薄該襯底從而暴露所述通路的一部分。
提供該襯底可以包括提供晶片形的硅襯底。形成所述通路可以包括在所述襯底中形成通孔并用金屬材料充填所述通孔。形成通路可以進(jìn)一步包括在所述通孔內(nèi)壁上形成絕緣層。
形成所述凹腔可以包括在部分所述襯底上形成掩模圖案；借助所述掩模圖案選擇性蝕刻所述襯底的上表面；以及去除所述掩模圖案。嵌入所述集成電路芯片可以包括將粘合材料涂覆于所述凹腔內(nèi)，并將所述集成電路芯片與所述凹腔對(duì)準(zhǔn)，從而將所述集成電路芯片設(shè)置在所述凹腔內(nèi)。
形成所述重布線(xiàn)導(dǎo)體可以包括將光致抗蝕劑涂覆于所述襯底上；構(gòu)圖該光致抗蝕劑，從而使輸入/輸出焊盤(pán)與所述通路相連；在圖案化的光致抗蝕劑中形成金屬材料；以及去除所述光致抗蝕劑。形成所述重布線(xiàn)導(dǎo)體可以進(jìn)一步包括在所述襯底上涂覆保護(hù)層，并構(gòu)圖所述保護(hù)層從而暴露所述輸入/輸出焊盤(pán)和所述通路。減薄所述襯底可以包括接觸式工藝，其用于去除所述襯底的部分下表面，從而減小所述襯底的厚度；以及非接觸式工藝，其用于去除所述襯底的部分下表面，從而暴露所述通路的一部分。
一種晶片級(jí)堆疊結(jié)構(gòu)可以包括下插件和至少一個(gè)上插件。每一插件可以包括具有第一表面和第二表面的襯底；至少一個(gè)形成于所述襯底的所述第一表面上的凹腔；具有多個(gè)輸入/輸出焊盤(pán)的集成電路芯片；多個(gè)穿入所述襯底的通路；以及連接至輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體。所述上插件的所述集成電路芯片的尺寸可與所述下插件的集成電路芯片的尺寸不同，所述上插件的所述重布線(xiàn)導(dǎo)體可以連接至所述下插件的所述通路。
相應(yīng)于所述上插件的所述集成電路芯片的所述凹腔相對(duì)于與所述下插件的所述集成電路芯片相應(yīng)的所述凹腔可以具有不同的尺寸。所述下插件的所述通路可自所述襯底的第二表面伸出。所述晶片級(jí)堆疊結(jié)構(gòu)可進(jìn)一步包括設(shè)置在所述下插件下方的嵌有無(wú)源器件的襯底。
一種封裝結(jié)構(gòu)可以包括封裝襯底、下插件和至少一個(gè)上插件。每一插件可以包括具有第一表面和第二表面的襯底；至少一個(gè)形成于所述襯底的所述第一表面上的凹腔；有多個(gè)輸入/輸出焊盤(pán)的集成電路芯片；多個(gè)穿入所述襯底的通路；以及連接至輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體。所述上插件的所述集成電路芯片相對(duì)于所述下插件的集成電路芯片可具有不同尺寸，所述上插件的所述重布線(xiàn)導(dǎo)體可與所述下插件的所述通路相連，所述下插件的所述重布線(xiàn)導(dǎo)體可以連接于所述封裝襯底。
所述封裝結(jié)構(gòu)還可在所述封裝襯底和所述下插件之間包括嵌有無(wú)源器件的襯底。


參照以下結(jié)合附圖給出的詳細(xì)說(shuō)明，本發(fā)明的示例性實(shí)施例將易于被理解，其中相同附圖標(biāo)記表示相同的結(jié)構(gòu)元件。
圖1(現(xiàn)有技術(shù))是傳統(tǒng)系統(tǒng)封裝的一示例的剖面圖。
圖2(現(xiàn)有技術(shù))是傳統(tǒng)系統(tǒng)封裝的另一示例的剖面圖。
圖3A至3F是根據(jù)本發(fā)明一示例性實(shí)施例的芯片嵌入型插件及相關(guān)制造方法的剖面圖。
圖4A至4C是根據(jù)本發(fā)明一示例性實(shí)施例的利用所述插件而包括不同種類(lèi)芯片的晶片級(jí)堆疊結(jié)構(gòu)及相關(guān)制造方法的剖面圖。
圖5是根據(jù)本發(fā)明一示例性實(shí)施例的使用所述插件的封裝結(jié)構(gòu)的剖面圖。
應(yīng)當(dāng)注意，這些圖是要說(shuō)明本發(fā)明示例性實(shí)施例的方法和器件的一般特性。但是，這些圖未按比例尺繪制，且可能未精確反映任何所給實(shí)施例的特性，且不應(yīng)被解釋為定義或限制本發(fā)明范圍內(nèi)示例性實(shí)施例的數(shù)值范圍或性質(zhì)。各種各樣的實(shí)施例中示出的元件的空間關(guān)系和相對(duì)尺寸可以縮小、放大或重新排列，從而提高針對(duì)相應(yīng)說(shuō)明的圖的清晰性。因此，這些圖不應(yīng)當(dāng)被解釋為準(zhǔn)確反映按本發(fā)明示例性實(shí)施例制造的實(shí)際器件可能包含的相應(yīng)結(jié)構(gòu)元件的相對(duì)尺寸和位置。為了圖示說(shuō)明的簡(jiǎn)單和清楚，一些元件的尺寸相對(duì)于其它元件被夸大。
具體實(shí)施例方式
下面，將參照附圖更充分地說(shuō)明本發(fā)明的示例性、非限定實(shí)施例。但本發(fā)明可以以許多不同的形式加以實(shí)施，而且不應(yīng)被解釋為限于此處提及的特定示例性實(shí)施例。此外，所公開(kāi)的實(shí)施例給出了詳盡且完全的公開(kāi)，且將把本發(fā)明傳達(dá)給本領(lǐng)域技術(shù)人員。因此，本發(fā)明的原理和特征可用在各種各樣的實(shí)施例中而不脫離本發(fā)明的范圍。
公知結(jié)構(gòu)和工藝不被詳細(xì)說(shuō)明或示出，從而避免使本發(fā)明實(shí)施例不清楚。相同的附圖標(biāo)記用于各附圖的相同和相應(yīng)的部件。
圖3A至3F是根據(jù)本發(fā)明一示例性實(shí)施例的芯片嵌入型插件100及相關(guān)制造方法的剖面圖。
參看3A，如硅襯底110的半導(dǎo)體襯底，可以是具有上表面111和下表面112的晶片形。雖然此示例性實(shí)施例示出了晶片形的硅襯底110，但在這點(diǎn)上，襯底110的材料和形狀不必受限。
硅襯底110，例如可以在通常的晶片制造工藝中使用的硅襯底，可以是普通硅片，一開(kāi)始其中未形成有特定的附加元件或結(jié)構(gòu)。因此，硅襯底110的直徑和厚度可以與通常晶片的直徑和厚度相似。例如，硅襯底110的直徑可以是8英寸或12英寸，厚度可以為約700微米至約800微米(μm)。
參看圖3B，多個(gè)通路(或通孔)120可在硅襯底110內(nèi)形成。通路120可以從硅襯底110的上表面111延伸至預(yù)定深度，但這里不必延伸到硅襯底110的下表面112?？紤]到下面更充分討論的芯片堆疊上的互連，通路120的布置可以基于最大芯片的尺寸。
通孔121可以用激光工藝或干蝕刻工藝在硅襯底110內(nèi)形成。如氮化硅的絕緣層122可以形成于通孔121的內(nèi)壁上。絕緣層122使通路120相對(duì)于硅襯底110電隔離，由此防止電流泄露。通孔121可以借助電鍍工藝以金屬材料填充，從而完成通路120，該金屬材料例如是銅、金或鎢。
參看圖3C，可以在硅襯底110中形成多個(gè)凹腔130。凹腔130可以分布于硅襯底110的上表面111上并彼此適當(dāng)隔開(kāi)。凹腔130的尺寸可以大于集成電路芯片的尺寸。凹腔形成位置可以與通路形成位置不同。例如，凹腔130可以設(shè)置于通路120之間的區(qū)域內(nèi)。
除了凹腔形成位置外，可以在硅襯底110的上表面111上形成掩模圖案(未示出)。掩模圖案可以由抗蝕劑材料或金屬層構(gòu)成。硅襯底110的上表面111可以借助掩模圖案被選擇性蝕刻。該選擇性蝕刻工藝可以使用等離子體蝕刻法。該掩模圖案可以被去除。
參看圖3D，具有多個(gè)輸入/輸出焊盤(pán)142的集成電路芯片140可以嵌到凹腔130中。
粘合材料143可施加于凹腔130。粘合材料143可包括液體、糊和帶型。集成電路芯片140可以與凹腔130對(duì)準(zhǔn)，從而位于凹腔130中。集成電路芯片140可以利用粘合材料143與硅襯底110接合。集成電路芯片140的高度可以與硅襯底110的上表面111齊平，或由于粘合材料143的緣故而高于硅襯底110的上表面111。
參看圖3E，重布線(xiàn)導(dǎo)體150可被形成，從而將輸入/輸出焊盤(pán)142與通路120連接。
具體地，保護(hù)層151可形成在硅襯底110上，并被構(gòu)圖從而暴露集成電路芯片140的輸入/輸出焊盤(pán)142和硅襯底110的通路120。例如，保護(hù)層151可以由光敏聚酰亞胺材料形成?？梢允褂脼R射工藝在硅襯底110上形成晶種金屬層(未示出)。光致抗蝕劑可涂覆于硅襯底110上，并被構(gòu)圖成連接輸入/輸出焊盤(pán)142和通路120?？墒褂秒婂児に噷⒗玢~的金屬材料形成于光致抗蝕劑圖案中。隨后，可實(shí)施光致抗蝕劑去除工藝和晶種金屬層蝕刻工藝，從而完成重布線(xiàn)導(dǎo)體150。雖然此示例性實(shí)施例示出了保護(hù)層151，但在形成重布線(xiàn)導(dǎo)體150時(shí)該保護(hù)層151可以是可省略的元件。
參看圖3F，硅襯底110可被減薄。硅襯底110的減薄可以減小硅襯底110的厚度，并暴露通路120的一部分。例如，如果減薄后的硅襯底110的厚度為約100微米，則凹腔130的深度可以為約50微米。
硅襯底110的減薄可包括接觸式工藝和非接觸式工藝。接觸式工藝可以去除硅襯底110的下表面112的一部分，從而減小硅襯底110的厚度。非接觸式工藝可以去除硅襯底110的下表面112的再一部分，從而暴露通路120的一部分。接觸式工藝可以包括機(jī)械磨削工藝和化學(xué)機(jī)械拋光工藝。非接觸式工藝可以包括旋轉(zhuǎn)濕蝕刻工藝和干蝕刻工藝。于是，可完成其中嵌入有芯片的插件100的制造。
所得插件100可以包括具有上表面111和下表面112的硅襯底110、至少一個(gè)形成于硅襯底110的上表面111的凹腔130、具有多個(gè)輸入/輸出焊盤(pán)142的集成電路芯片140、穿入硅襯底110的多個(gè)通路120、連接至輸入/輸出焊盤(pán)142和通路120的重布線(xiàn)導(dǎo)體150。
圖4A至4C是根據(jù)本發(fā)明示例性實(shí)施例的晶片級(jí)堆疊結(jié)構(gòu)200及相關(guān)制造方法的剖面圖，該晶片級(jí)堆疊結(jié)構(gòu)借助插件而具有不同種類(lèi)的芯片。
參看圖4A，插件100a、100b和100c各自分別包括嵌在其內(nèi)的芯片140a、140b和140c。芯片140a、140b和140c可以是具有不同尺寸的不同種類(lèi)芯片，但將供互連成系統(tǒng)封裝(SIP)使用。插件100a、100b和100c具有與插件100相同的結(jié)構(gòu)和制造方法，且以相對(duì)于先前圖示的配置顛倒的配置示出。因此，將略去進(jìn)一步的說(shuō)明，例如與插件100一樣的說(shuō)明。
集成電路芯片140a、140b和140c可以具有不同的尺寸，且相應(yīng)的凹腔130可以具有不同的尺寸?？紤]到芯片堆疊時(shí)的互連，通路120的布置可以基于最大芯片140a的尺寸來(lái)設(shè)計(jì)。一旦凹腔130的尺寸和通路120的布置被確定，相應(yīng)地重布線(xiàn)導(dǎo)體150的布置可被確定。
參看圖4B，插件100a、100b和100c可垂直疊置，從而形成晶片級(jí)堆疊結(jié)構(gòu)200。以下，插件100a可被稱(chēng)為最上層插件，插件100b可被稱(chēng)為中間插件，插件100c可被稱(chēng)為最下層插件。插件100a、100b和100c可以使用例如熱壓接合法(thermo compression bonding method)彼此機(jī)械和電連接。例如，最下層插件100c的通路120可以與中間插件100b的重布線(xiàn)導(dǎo)體150連接。此時(shí)，從硅襯底的下表面伸出的通路120可允許通路120與重布線(xiàn)導(dǎo)體150的更容易且更可靠的連接。
為了形成系統(tǒng)封裝，晶片級(jí)堆疊結(jié)構(gòu)200可以與封裝襯底相接。此時(shí)，最下層插件100c和封裝襯底之間的連接焊盤(pán)的大節(jié)距可能導(dǎo)致差的連接。為了解決該節(jié)距問(wèn)題，晶片級(jí)堆疊結(jié)構(gòu)200還可包括襯底210，襯底210具有嵌在其中的無(wú)源器件(未示出)。嵌有無(wú)源器件的襯底210可以具有通路211和凸點(diǎn)212。在本發(fā)明其它實(shí)施例中，嵌有無(wú)源器件的襯底210不必包括在晶片級(jí)堆疊結(jié)構(gòu)200中。
參看圖4C，所得晶片級(jí)堆疊結(jié)構(gòu)200可以沿劃線(xiàn)(scribe line)220分為單獨(dú)的堆疊結(jié)構(gòu)。該切片工藝可以按與通常晶片切割工藝相似的方式使用切割機(jī)或激光。由此，可以由一個(gè)晶片級(jí)堆疊結(jié)構(gòu)200獲得多個(gè)封裝結(jié)構(gòu)，如封裝結(jié)構(gòu)300。
圖5是根據(jù)本發(fā)明一示例性實(shí)施例的使用此處所述插件技術(shù)的封裝結(jié)構(gòu)300的剖面圖。
參看圖5，作為系統(tǒng)封裝的封裝300可以包括封裝襯底230和分別具有不同種類(lèi)芯片140a、140b和140c的插件100a、100b和100c。芯片140a、140b和140c可以分別包括例如DRAM、NAND閃存和CPU的電路。插件100a、100b和100c中的每一個(gè)可以具有用于容放芯片140a、140b和140c的凹腔130、形成于凹腔130附近的通路120和與通路120相連的重布線(xiàn)導(dǎo)體150。芯片140a、140b和140c可以利用通路120和重布線(xiàn)導(dǎo)體150彼此電連接。在最下層插件100c和封裝襯底230之間可設(shè)置襯底210，該襯底具有嵌在其中的無(wú)源器件。外部連接端子，例如焊球240，可以形成于封裝襯底230的下表面。
使用通路120和重布線(xiàn)導(dǎo)體150的互連可獲得改善的系統(tǒng)性能和減小的封裝尺寸。通路120不必形成于芯片140a、140b和140c中，而是形成于插件100a、100b和100c中。這可導(dǎo)致通路120和重布線(xiàn)導(dǎo)體150的限制更少的布圖，從而利于芯片之間的所需互連。插件100a、100b和100c的統(tǒng)一尺寸可導(dǎo)致穩(wěn)定的系統(tǒng)封裝(SIP)結(jié)構(gòu)。
根據(jù)本發(fā)明的示例性實(shí)施例，芯片嵌入型插件允許疊放不同種類(lèi)的芯片，而不管芯片尺寸。
芯片嵌入型插件提供了采用通路和重布線(xiàn)導(dǎo)體的互連，從而改善了系統(tǒng)性能并減小了封裝尺寸。
具有形成在其中的通路的芯片嵌入型插件提供了通路和重布線(xiàn)導(dǎo)體的限制更少的布局，從而利于芯片之間的所需互連。
與其它芯片嵌入型插件相比，尺寸較統(tǒng)一的芯片嵌入型插件提供了如此形成的系統(tǒng)封裝的結(jié)構(gòu)穩(wěn)定性。
晶片形式的芯片嵌入型插件在晶片層次上組成了堆疊結(jié)構(gòu)，從而減少了制造成本。
雖然以上已經(jīng)詳細(xì)介紹了本發(fā)明的示例性、非限制實(shí)施例，但應(yīng)理解，對(duì)本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的、對(duì)此處教導(dǎo)的基本發(fā)明概念的諸多改變和/或更改仍將落入如所附權(quán)利要求所述的本發(fā)明的示例性實(shí)施例的主旨和范圍內(nèi)。
本申請(qǐng)要求2005年7月8日提交的第2005-61573號(hào)韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容在此參考引用。
權(quán)利要求
1.一種芯片嵌入型插件結(jié)構(gòu)，包括具有上表面和下表面的襯底；至少一個(gè)形成于所述襯底的所述上表面的凹腔；集成電路芯片，其具有多個(gè)輸入/輸出焊盤(pán)，且至少部分位于該至少一個(gè)凹腔內(nèi)；多個(gè)穿入所述襯底的通路；以及連接于所述輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述襯底是硅襯底。
3.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述襯底是晶片。
4.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述襯底的所述上表面中的該至少一個(gè)凹腔相對(duì)于相鄰凹腔以隔開(kāi)的關(guān)系定位。
5.如權(quán)利要求4所述的結(jié)構(gòu)，其中至少一些所述通路位于該至少一個(gè)凹腔和該相鄰凹腔之間。
6.如權(quán)利要求1所述的結(jié)構(gòu)，其中該至少一個(gè)凹腔的深度小于所述襯底的厚度。
7.如權(quán)利要求1所述的結(jié)構(gòu)，其中該至少一個(gè)凹腔的尺寸大于所述集成電路芯片的尺寸。
8.如權(quán)利要求7所述的結(jié)構(gòu)，其中當(dāng)所述集成電路芯片位于該至少一個(gè)凹腔中時(shí)，粘合劑位于該至少一個(gè)凹腔和所述集成電路芯片之間。
9.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述通路延伸到所述襯底的所述下表面。
10.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述通路中的至少一個(gè)包括充填入所述襯底的通孔中的金屬材料。
11.如權(quán)利要求10所述的結(jié)構(gòu)，包括在所述通孔和所述金屬材料之間的絕緣層。
12.如權(quán)利要求1所述的結(jié)構(gòu)，包括在所述襯底的所述上表面和所述重布線(xiàn)導(dǎo)體之間的保護(hù)層。
13.一種制造芯片嵌入型插件的方法，所述方法包括；提供具有上表面和下表面的襯底；在所述襯底的所述上表面形成多個(gè)通路；在所述襯底的所述上表面形成至少一個(gè)凹腔；將集成電路芯片嵌入該至少一個(gè)凹腔中，所述芯片具有多個(gè)輸入/輸出焊盤(pán)；形成連接于所述輸入/輸出焊盤(pán)和連接于所述通路的重布線(xiàn)導(dǎo)體；以及減薄所述襯底，從而在所述襯底的所述下表面暴露所述通路的一部分。
14.如權(quán)利要求13所述的方法，其中提供襯底包括提供硅襯底。
15.如權(quán)利要求13所述的方法，其中提供所述襯底包括提供晶片形式的襯底。
16.如權(quán)利要求13所述的方法，其中形成多個(gè)通路包括在所述襯底中形成相應(yīng)的多個(gè)通孔并用金屬材料充填所述多個(gè)通孔。
17.如權(quán)利要求16所述的方法，其中形成多個(gè)通路還包括在所述多個(gè)通孔的每一個(gè)的內(nèi)壁上形成絕緣層。
18.如權(quán)利要求13所述的方法，其中形成至少一個(gè)凹腔包括在部分所述襯底上形成掩模圖案，利用所述掩模圖案選擇性蝕刻所述襯底的所述上表面，以及去除所述掩模圖案。
19.如權(quán)利要求13所述的方法，其中嵌入集成電路芯片包括于所述凹腔內(nèi)涂覆粘合材料、以及將所述集成電路芯片相對(duì)于所述凹腔對(duì)準(zhǔn)，從而將所述集成電路芯片至少部分地置于所述凹腔中。
20.如權(quán)利要求13所述的方法，其中形成所述重布線(xiàn)導(dǎo)體包括將光致抗蝕劑涂覆于所述襯底上、構(gòu)圖該光致抗蝕劑從而將該輸入/輸出焊盤(pán)與所述通路相連、在圖案化的光致抗蝕劑中形成金屬材料、以及去除所述光致抗蝕劑。
21.如權(quán)利要求20所述的方法，其中形成所述重布線(xiàn)導(dǎo)體還包括在所述襯底上涂覆保護(hù)層并構(gòu)圖所述保護(hù)層，從而露出所述輸入/輸出焊盤(pán)和所述通路。
22.如權(quán)利要求13所述的方法，其中減薄所述襯底包括以下工藝中的至少一種接觸式工藝，其去除所述襯底的所述下表面的一部分，從而減小所述襯底的所述厚度；以及非接觸式工藝，其去除所述襯底的所述下表面的一部分，從而暴露所述通路的一部分。
23.一種晶片級(jí)堆疊結(jié)構(gòu)，包括下插件；以及至少一個(gè)上插件，每一插件包括具有第一表面和第二表面的襯底；至少一個(gè)形成于所述襯底的所述第一表面的凹腔；具有多個(gè)輸入/輸出焊盤(pán)的集成電路芯片；多個(gè)穿入所述襯底的通路；以及連接于所述輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體，其中，所述上插件的所述集成電路芯片相對(duì)于所述下插件的所述集成電路芯片具有不同尺寸，所述上插件的所述重布線(xiàn)導(dǎo)體可與所述下插件的所述通路相連。
24.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述襯底是硅襯底。
25.如權(quán)利要求23所述的結(jié)構(gòu)，其中與所述上插件的所述集成電路芯片相應(yīng)的所述凹腔相對(duì)于與所述下插件的所述集成電路芯片相應(yīng)的所述凹腔具有不同尺寸。
26.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述下插件的所述通路延伸到相應(yīng)襯底的所述第二表面。
27.如權(quán)利要求23所述的結(jié)構(gòu)，還包括設(shè)置在所述下插件下方的嵌有無(wú)源器件的襯底。
28.一種封裝結(jié)構(gòu)，包括封裝襯底；下插件；以及至少一個(gè)上插件，每一插件包括具有第一表面和第二表面的襯底；至少一個(gè)形成于所述襯底的所述第一表面的凹腔；集成電路芯片，其具有多個(gè)輸入/輸出焊盤(pán)，且相對(duì)于至少一個(gè)所述凹腔定位；多個(gè)穿入所述襯底的通路；以及連接于所述輸入/輸出焊盤(pán)和所述通路的重布線(xiàn)導(dǎo)體，其中，所述上插件的所述集成電路芯片相對(duì)于所述下插件的所述集成電路芯片具有不同尺寸，所述上插件的所述重布線(xiàn)導(dǎo)體與所述下插件的所述通路相連，所述下插件的所述重布線(xiàn)導(dǎo)體連接于所述封裝襯底。
29.如權(quán)利要求28所述的結(jié)構(gòu)，其中每個(gè)襯底包括硅襯底。
30.如權(quán)利要求28所述的結(jié)構(gòu)，還包括所述封裝襯底和所述下插件之間的嵌有無(wú)源器件的襯底。
全文摘要
本發(fā)明涉及一種制造芯片嵌入型插件的方法，其可以包括在硅襯底上形成至少一個(gè)凹腔，形成多個(gè)穿入所述硅襯底的通路，提供具有多個(gè)輸入/輸出焊盤(pán)的集成電路芯片，以及形成連接于所述輸入/輸出焊盤(pán)和通路的重布線(xiàn)導(dǎo)體。使用所述插件，可以在晶片的層次上組成具有不同種類(lèi)的芯片的堆疊結(jié)構(gòu)。
文檔編號(hào)H01L25/065GK1893053SQ20061005494
公開(kāi)日2007年1月10日 申請(qǐng)日期2006年2月27日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者李康旭, 金玖星, 權(quán)容載, 馬金希, 韓成一 申請(qǐng)人:三星電子株式會(huì)社