專利名稱：用于增進(jìn)信道載子移動性之具有高應(yīng)力襯料之基于Si－Ge的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于包含晶體管在硅-鍺上之微型化半導(dǎo)體裝置。本發(fā)明特別可用在制造具有增進(jìn)信道載子移動性的晶體管。
背景技術(shù)：
堅持不懈的尋求小型化高速半導(dǎo)體裝置繼續(xù)挑戰(zhàn)傳統(tǒng)半導(dǎo)體材料與制造技術(shù)之極限。典型傳統(tǒng)半導(dǎo)體裝置系在平常的半導(dǎo)體基板之內(nèi)或上包含復(fù)數(shù)個主動裝置，例如CMOS裝置在間隔鄰近包含至少一對PMOS與NMOS晶體管。目前技術(shù)系利用結(jié)晶半導(dǎo)體晶圓做為基板，例如在重度摻雜結(jié)晶硅(Si)基板上生成輕度p-摻雜外延(“epi”)層。該重度摻雜基板之低電阻需用以最小化電納系數(shù)來鎖定(latch-up)，由于輕度摻雜之epi層允許形成于其內(nèi)之p型與n型井兩者之摻雜分布之獨立裁飾作為制造序列之一部分，從而產(chǎn)生最佳化PMOS與NMOS晶體管效能。
藉由利用淺溝隔離區(qū)(shallow trench isolation；STI)從較重度摻雜基板至該輕度摻雜epi層內(nèi)有利地最小化p型摻雜之上擴(kuò)散(up-diffusion)，將使用很薄之epi層(例如幾μm厚)變成可能。此外，藉由避免在各區(qū)域性硅氧化法(LOCOS，local oxidation of silicon)隔離結(jié)構(gòu)之邊緣形成鳥喙(bird’s beak)，STI容許鄰近主動區(qū)之較近間隔。STI亦藉由創(chuàng)造較陡之結(jié)構(gòu)而提供較佳之隔離、從主動區(qū)至隔離區(qū)降低垂直跳升(vertical step)以改善柵極微影之控制、排除以大直徑(例如8inch)晶圓可能造成問題之高溫場氧化步驟、以及對未來邏輯技術(shù)世代是可升級的。
基于”應(yīng)變硅(strained silicon)”的基板成為吸引人感興趣之半導(dǎo)體材料系因其中提供電子與電洞流之增速，從而允許以較高速度操作、增進(jìn)效能特點、以及較低電源消耗之半導(dǎo)體裝置制造。一很薄之拉伸應(yīng)變結(jié)晶硅層生成在幾微米厚之松弛漸變(relaxed，graded)組成之硅-鍺緩沖層上，其硅-鍺緩沖層系依序形成在合適之結(jié)晶基板上，例如硅晶圓或絕緣層上硅(silicon-on-insulator；SOI)晶圓。典型硅-鍺緩沖層含有12至25％之鍺。應(yīng)變硅技術(shù)系基于硅原子趨勢當(dāng)硅原子沉積在硅-鍺緩沖層上時會與較大之硅與鍺原子其內(nèi)之晶格常數(shù)(間距)(相對于純硅)對齊。在包含更間隔開原子的基板(Si-Ge)上沉積硅原子的結(jié)果，硅原子伸展(stretch)”與在下面的硅與鍺原子對齊，從而”伸展(stretching)”或拉伸應(yīng)變該沉積硅層。在該應(yīng)變硅層內(nèi)之電子與電洞較具有較小原子間距(即電子與/或電洞流具有較少之電阻)之傳統(tǒng)松弛硅層具有較大之移動性。舉例來說，在應(yīng)變硅內(nèi)之電子流可能較在傳統(tǒng)硅內(nèi)之電子流快至70％。在不需減少晶體管尺寸下，以該應(yīng)變硅層形成的晶體管與IC裝置較以傳統(tǒng)硅形成之相等裝置的晶體管與IC裝置可以顯現(xiàn)快至約35％之操作速度?；趹?yīng)變硅技術(shù)之習(xí)知作法亦涉及在拉伸應(yīng)力的硅層上外延生長一松弛硅層，該拉伸應(yīng)力的硅層隨后在松弛硅層內(nèi)摻雜以形成松弛源極/漏極區(qū)。
在傳統(tǒng)整體硅(bulk silicon)基板中，電子之移動性快于電洞之移動性。于是，在傳統(tǒng)CMOS晶體管中，PMOS晶體管之驅(qū)動電流(drive current)低于創(chuàng)造不平衡之NMOS晶體管之驅(qū)動電流。因電子移動性之增加較電洞移動性之增加為快，此不平衡系加重于制造在形成在應(yīng)變晶格半導(dǎo)體基板(例如應(yīng)變硅于Si-Ge上)內(nèi)之拉伸應(yīng)力主動裝置區(qū)上或其內(nèi)之CMOS晶體管內(nèi)。
當(dāng)進(jìn)行微型化時，隨即需要藉由增進(jìn)載子移動性來增加晶體管之驅(qū)動電流，包括形成在不同類型之應(yīng)變Si-Ge基板上的晶體管。于是，需要有一種方法，以制造具備晶體管于Si-Ge基板上之半導(dǎo)體裝置，該晶體管系以增加信道載子之移動性來增加驅(qū)動電流，而且也需要這種半導(dǎo)體裝置。

發(fā)明內(nèi)容
本發(fā)明之一優(yōu)點系一種制造包含在Si-Ge基板上具有增進(jìn)驅(qū)動電流的晶體管之半導(dǎo)體裝置之方法。
本發(fā)明之另一優(yōu)點系一種包含基于Si-Ge基板上具有增進(jìn)驅(qū)動電流的晶體管之半導(dǎo)體裝置。
本發(fā)明之額外優(yōu)點與其它觀點與特征將陳述于隨后之?dāng)⑹銮覍τ谠谒鶎偌夹g(shù)領(lǐng)域具有通常知識者透過隨后之檢查可將某些部分變得顯而易見或可從本發(fā)明之實行來得知。本發(fā)明之諸項優(yōu)點特別在附加之申請專利范圍中指出而得以了解與取得。
本發(fā)明某些部分之先前與其它優(yōu)點之取得系藉由一種半導(dǎo)體裝置，該裝置包含基板，系包含在硅-鍺(Si-Ge)層上具有應(yīng)變晶格的硅層；晶體管，系包含源極/漏極區(qū)與基板上方在其間具有柵極介電質(zhì)層的柵極電極；以及受應(yīng)力介電質(zhì)襯料，系在柵極電極的側(cè)表面上方與源極/漏極區(qū)之上方。
本發(fā)明另一優(yōu)點系一種半導(dǎo)體裝置之制造方法，該方法包含形成包含在硅-鍺(Si-Ge)層上具有應(yīng)變晶格硅層的基板；形成包含源極/漏極區(qū)與基板上方在其間具有柵極介電質(zhì)層且具有上表面與側(cè)表面的柵極電極的晶體管；以及形成在柵極電極的側(cè)表面上方與源極/漏極區(qū)上方的受應(yīng)力介電質(zhì)襯料。
本發(fā)明之實施例包含在柵極電極的側(cè)表面上形成例如氧化物襯料與氮化物層之介電質(zhì)側(cè)壁間隔件；在應(yīng)變硅層上外延生長松弛硅層；在松弛硅層內(nèi)形成源極/漏極區(qū)；然后在側(cè)壁間隔件上、松弛源極/漏極區(qū)上、以及在側(cè)壁間隔件與升起式的源極/漏極區(qū)間之部份應(yīng)變硅層上再沉積受應(yīng)力介電質(zhì)襯料。
本發(fā)明之實施例亦包括在柵極電極的側(cè)表面上形成介電質(zhì)側(cè)壁間隔件；在應(yīng)變硅層內(nèi)形成源極/漏極區(qū)；在柵極電極的上表面形成金屬硅化物層與在源極/漏極區(qū)上形成金屬硅化物層；除去介電質(zhì)側(cè)壁間隔件以顯露鄰近柵極電極側(cè)表面的部份應(yīng)變硅層；然后在金屬硅化物層上、在柵極電極的上表面上、在柵極電極的側(cè)表面上、在應(yīng)變硅層之鄰近顯露部分上、以及在覆于源極/漏極區(qū)上之硅化物層上形成應(yīng)力介電質(zhì)襯料。
在本發(fā)明包含N信道晶體管之實施例中，受應(yīng)力介電質(zhì)襯料顯現(xiàn)高拉伸應(yīng)力。在本發(fā)明包含P信道晶體管之實施例中，受應(yīng)力介電質(zhì)襯料顯現(xiàn)高壓縮應(yīng)力。該受應(yīng)力介電質(zhì)襯料可能包含厚度約200埃(Angstrom；)至1000埃的硅氮化物、硅碳化物、或硅氮氧化物層。
本發(fā)明之實施例包括制造包含在PMOS晶體管上具有壓縮膜與在NMOS晶體管上具有拉伸膜之互補(bǔ)金氧半導(dǎo)體(complementary metal oxide semiconductor；CMOS)的晶體管之半導(dǎo)體裝置。根據(jù)本發(fā)明一觀點之流程包括在NMOS與PMOS晶體管兩者上方沉積壓縮應(yīng)力氮化物膜，然后在NMOS與PMOS晶體管兩者上方沉積例如氧化物或氮氧化物膜之薄緩沖膜。當(dāng)屏蔽PMOS晶體管時，從NMOS晶體管導(dǎo)入選擇的蝕刻以除去氧化物與壓縮應(yīng)力氮化物膜。然后在NMOS與PMOS晶體管兩者上方沉積拉伸應(yīng)力氮化物膜，接著遠(yuǎn)離PMOS晶體管選擇性的蝕刻。最后的CMOS裝置包含具有拉伸應(yīng)力膜在其上之NMOS晶體管與具有壓縮應(yīng)力膜在其上之PMOS晶體管。
本發(fā)明之額外優(yōu)點與觀點從陳述于后之?dāng)⑹鰧τ谠谒鶎偌夹g(shù)領(lǐng)域具有通常知識者將變得非常顯而易見，其中本發(fā)明顯示與描述之實施例經(jīng)由圖解最佳模式簡化本發(fā)明之實行。如后所述，本發(fā)明適用于其它及不同之實施例且在不同明顯之觀點下容易地在不悖離本發(fā)明之精神下進(jìn)行各種修飾與變更。因此，圖標(biāo)與敘述僅例示性說明本發(fā)明之原理及其功效，而非用于限制本發(fā)明。


圖1及圖2系根據(jù)本發(fā)明實施例中方法之連續(xù)階段示意圖；圖3至圖6系根據(jù)本發(fā)明另一實施例中方法之連續(xù)階段示意圖；以及圖7至圖14系根據(jù)本發(fā)明另一實施例中方法之連續(xù)階段示意圖。
在圖1及圖2中相似之特征或組件以相似的參考字符來表示；在圖3至圖6中相似之特征或組件以相似的參考字符來表示；在圖7至圖14中相似之特征或組件以相似的參考字符來表示。
主要組件符號說明10 硅-鍺層11 硅層12 柵極電極 13 柵極介電質(zhì)層14 氧化物襯料 15 氮化物層16 松弛硅層(松弛源極/漏極區(qū))
20 金屬硅化物層 20a 屬硅化物層21 受應(yīng)力介電質(zhì)襯料 22 鎢栓23 阻障金屬 24 層間介電質(zhì)25 鎢栓 26 金屬線27 接觸孔洞 30 硅-鍺層31 硅層 32 柵極電極33 柵極介電質(zhì)層 34 襯料35 硅氮化物隔件 40 鎳硅化物41 鎳硅化物 50 受高應(yīng)力介電質(zhì)層70 硅-鍺層 71 硅層72 柵極電極 73 柵極介電質(zhì)層74 襯料 75 側(cè)壁間隔件76 金屬硅化物層 77 金屬硅化物層90 受應(yīng)力介電質(zhì)襯料100 氧化物或氮氧化物襯料 110 屏蔽120 受應(yīng)力介電質(zhì)襯料130 氧化物或氮氧化物襯料 131 屏蔽具體實施方式
建造在Si-Ge基板上的晶體管較建造在基體硅基板上的晶體管涉及不同的考量。因為硅基板的大厚度，沉積其上之應(yīng)力膜傾向于影響該具有藉由該膜顯現(xiàn)其相反應(yīng)力的基板。舉例來說，若在基體硅基板上沉積拉伸應(yīng)力膜，則壓縮應(yīng)力傳至基板以及信道區(qū)。然而根據(jù)本發(fā)明之典型實施例中，Su-Ge基板系以具有厚度約200埃至300埃之應(yīng)變硅層形成。松弛源極/漏極區(qū)可能以約至400埃之厚度形成于其上。因此典型應(yīng)變硅層與源極/漏極區(qū)之厚度加起來未超過800埃。結(jié)果該應(yīng)變硅層甚至連同松弛硅層系相對透明于藉由沉積其中之膜顯現(xiàn)應(yīng)力之類型。于是，在應(yīng)變硅層上沉積之拉伸應(yīng)力層或在應(yīng)變硅層上形成的松弛硅層亦將拉伸應(yīng)力傳至形成其中之信道區(qū)；以及在該一薄硅層或諸層上沉積壓縮應(yīng)力層將壓縮應(yīng)力傳至形成其中之信道區(qū)；然而，在基體基板將發(fā)生相反之情形。
本發(fā)明提出與解決藉由明顯增進(jìn)信道載子移動性以有效的成本和高效率的方式增加基于應(yīng)變硅基板的晶體管之驅(qū)動電流之問題。本發(fā)明系來自此基于應(yīng)變硅基板的晶體管之信道載子移動性可藉由運用應(yīng)力至此來增加之認(rèn)知。在形成P-信道晶體管中，藉由運用受應(yīng)力介電質(zhì)層對增加電洞移動性顯現(xiàn)高壓縮應(yīng)力來增進(jìn)信道載子移動性。在N-信道晶體管中，藉由運用受應(yīng)力介電質(zhì)層對增加電子移動性顯現(xiàn)高拉伸應(yīng)力來明顯增加信道載子移動性。受應(yīng)力介電質(zhì)層可能運用至其中有形成在應(yīng)變硅層內(nèi)部之源極/漏極區(qū)的晶體管以及運用至形成在應(yīng)變硅層上具有松弛源極/漏極區(qū)的晶體管。受應(yīng)力介電質(zhì)層可能包含硅碳化物、硅氮化物或硅氮氧化物，且可能借助離子加強(qiáng)化學(xué)蒸氣沉積(plasma enhanced chemical vapor deposition；PECVD)以約200埃至1000埃之厚度沉積。傳統(tǒng)PECVD條件可能采用于高壓縮或高拉伸介電質(zhì)層之沉積。在沉積顯現(xiàn)高壓縮受應(yīng)力之受應(yīng)力介電質(zhì)層中，高頻功率與低頻功率兩者均被運用。當(dāng)沉積顯現(xiàn)高拉伸應(yīng)力之受應(yīng)力介電質(zhì)層，低頻功率明顯被降低。在沉積顯現(xiàn)高拉伸應(yīng)力之受應(yīng)力介電質(zhì)層中，運用拉伸受應(yīng)力至其下之應(yīng)變或松弛硅層。在運用顯現(xiàn)高壓縮應(yīng)力之層中，運用壓縮應(yīng)力至其下之應(yīng)變或松弛硅層。
舉例來說，顯現(xiàn)高壓縮應(yīng)力(例如大于1Gpa)之應(yīng)力共形(conformal)硅氮化物層可能沉積在硅烷(SiH4)，流量在200至500sccm；氮(N2)，流量在2000至10000sccm；氨(NH3)，流量在2500至5000sccm；SiH4/NH3比例在0.2至0.04，溫度在350℃至550℃；壓力在1至6Torr；高頻功率在70至300watts；低頻功率在20至60watts以及電極(淋氣頭(shower head))距離在400至600mils。硅氮化物層顯現(xiàn)高拉伸應(yīng)力(例如大于1Gpa)可能沉積在SiH4，流量在50至500sccm；NH3，流量在1500至5000sccm；N2，流量在4000至30000sccm；SiH4/NH3比例在0.2至0.04，溫度在350℃至550℃；壓力在2至10Torr；高頻功率在40至300watts；低頻功率在0至10watts。
在本發(fā)明其它實施例中，藉由化學(xué)蒸氣沉積法沉積介電質(zhì)層以及接以紫外或電子束輻射施于該沉積介電質(zhì)層以增加其拉伸應(yīng)力可能形成顯現(xiàn)高拉伸應(yīng)力之介電質(zhì)層。
根據(jù)本發(fā)明之實施例在相對低溫下運用應(yīng)力層。于是在不超過鎳硅化物層之熱穩(wěn)定度限制下，本發(fā)明使在晶體管內(nèi)之拉伸或壓縮應(yīng)力層之沉積能具有形成在源極/漏極區(qū)與柵極電極上之鎳硅化物層。本發(fā)明亦適用于具有其它金屬硅化物(例如鈷硅化物)的晶體管。在鈷硅化中，在沉積鈷層與實現(xiàn)硅化之前先沉積分開的硅層。
圖1至圖6系本發(fā)明一實施例之示意圖。請參照圖1，應(yīng)變硅層11系形成在Si-Ge層10上。需了解在傳統(tǒng)實行中，硅層11可能在源極/漏極區(qū)內(nèi)完全地應(yīng)變或局部地應(yīng)變，而本實施例包含兩種類型之應(yīng)變硅層。柵極電極12在應(yīng)變硅層11上方形成且兩者間有柵極介電質(zhì)層13。然后形成包含L型氧化物襯料14(例如硅氧化物)以及氮化物層15(例如硅氮化物)于其上之側(cè)壁間隔件。然后在應(yīng)變硅層11與源極/漏極區(qū)上外延生長松弛硅層16，當(dāng)摻雜延伸源極/漏極區(qū)至應(yīng)變硅層11內(nèi)。金屬硅化物層20，20A(例如鎳硅化物)各別地形成在柵極電極12之上表面上以及在松弛源極/漏極區(qū)16上。然后在側(cè)壁間隔件上、硅化物20，20A上、以及在硅層11上的氧化物襯料14與松弛源極/漏極區(qū)16間形成受應(yīng)力介電質(zhì)襯料21。在本發(fā)明實施例中該硅層局部應(yīng)變于源極/漏極區(qū)，該應(yīng)力介電質(zhì)層21將應(yīng)變傳至柵極電極下方與間隔件下方的硅層11，因此有利地增加信道載子移動性。在實施例中整個硅層11應(yīng)變，受應(yīng)力介電質(zhì)層在柵極電極與間隔件下方之信道區(qū)內(nèi)更增加應(yīng)變，因此更增加信道載子移動性。受應(yīng)力介電質(zhì)層21可以是例如藉由PECVD沉積顯現(xiàn)高壓縮或拉伸應(yīng)力的硅氮化物。圖2圖標(biāo)之額外特征包括將鎢栓22與阻障金屬(barrier metal)23(例如鈦氮化物)填入層間介電質(zhì)24內(nèi)之開口，以及將鎢栓25與阻障金屬線26(例如鈦氮化物)填入層間介電質(zhì)24內(nèi)之接觸孔洞27。藉由受高應(yīng)力介電質(zhì)層21運用之應(yīng)力增進(jìn)了信道載子移動性，因此增加晶體管之驅(qū)動電流。
圖3至圖6系本發(fā)明另一實施例之示意圖。請參照圖3，應(yīng)變硅層31系在Si-Ge層30上方形成。如之前實施例中所討論，硅層31可能在源極/漏極區(qū)下方全面地應(yīng)變或局部地應(yīng)變。柵極電極32在應(yīng)變硅層31上方形成且兩者間有柵極介電質(zhì)層33。在柵極電極32之側(cè)表面上與應(yīng)變硅層31之部分上表面上形成包含如厚度約60埃至600埃氧化物襯料34之側(cè)壁間隔件。較佳該襯料34可能藉由ALD沉積以及可能包含硅氮化物。硅氧化物襯料藉由在側(cè)表面上硅化有利地預(yù)防柵極電極的消耗，以及在硅氮化物側(cè)壁間隔件上有利地預(yù)防隨后形成之鎳硅化物薄層接觸到柵極電極上表面上之鎳硅化物接觸層與/或接觸到應(yīng)變硅層31上表面上之鎳硅化物接觸層，因此有效預(yù)防鎳硅化物沿著硅氮化物側(cè)壁間隔件橋接。
藉由采用隨后蝕刻之PECVD在硅氧化物襯料34上形成硅氮化物間隔件35。如圖4所示，再藉由在柵極電極32上表面上形成鎳硅化物層40以及在應(yīng)變硅層31或應(yīng)變部分硅層31內(nèi)形成之源極/漏極區(qū)上形成鎳硅化物層41接著實現(xiàn)了硅化。
如圖5所示，接著除去襯料與側(cè)壁間隔件顯露出在硅化物層41與柵極電極32側(cè)表面間之應(yīng)變硅層31之部分上表面，其上具有當(dāng)作緩沖層之薄(約小于50埃)氧化物層。如圖6所示，藉由PECVD再沉積受高應(yīng)力介電質(zhì)層50(例如顯現(xiàn)高壓縮應(yīng)力的硅氮化物層)。該受高應(yīng)力介電質(zhì)層50作為增加信道電洞移動性，因此增加了驅(qū)動電流。
圖7至圖14系本發(fā)明另一實施例之示意圖。請參照圖7，系包含NMOS晶體管部分在左方以及PMOS晶體管部分在右方之CMOS裝置之示意圖，其相似之特征以相似的參考字符來表示。在Si-Ge層70上方形成應(yīng)變硅層71。如之前所討論實施例中，硅層71可能在源極/漏極區(qū)內(nèi)全面地應(yīng)變或局部地應(yīng)變。柵極電極72在應(yīng)變硅層71上方形成且兩者間有柵極介電質(zhì)層73。在柵極電極72之側(cè)表面上與應(yīng)變硅層71之部分上表面上形成包含如厚度約60埃至600埃氧化物襯料74之側(cè)壁間隔件。硅氧化物襯料74可以用如圖3中硅氧化物襯料34相同之方式來形成。藉由采用隨后蝕刻之PECVD在硅氧化物襯料74上形成硅氮化物間隔件75。再藉由在柵極電極72上表面上形成鎳硅化物層76以及在應(yīng)變硅層71上形成之源極/漏極區(qū)上形成鎳硅化物層77接著實現(xiàn)了硅化。
如圖8所示，從各晶體管除去襯料74與側(cè)壁間隔件75顯露出在硅化物層77與柵極電極72側(cè)表面間之應(yīng)變硅層71之部分上表面。如圖9所示，然后在NMOS與PMOS晶體管兩者上方沉積具有大于1.5GPa壓縮應(yīng)力之高壓縮應(yīng)力硅氮化物膜90。高壓縮應(yīng)力硅氮化物膜90之沉積可能實現(xiàn)在溫度約400℃至480℃；硅烷(SiH4)，流量在200至300sccm；氨(NH3)，流量在3000至4000sccm；氮(N2)，流量在3500至4500sccm；壓力在2至6Torr；淋氣頭(shower head)間距在400至600mils；高頻RF功率在60至100watts；低頻RF功率在40至90watts；后接NH3/N2離子處理與NH3，流量在500至1500sccm；以及與N2，流量在2000至4000sccm；高頻RF功率在100至600watts；以及低頻RF功率在20至60watts以約20至60秒。多層沉積與離子處理更增加了壓縮應(yīng)力。如圖10所示，接著藉由傳統(tǒng)CVD處理來沉積薄氧化物或氮氧化物膜100。典型薄氧化物或氮氧化物膜100之沉積厚度約為30至60埃。
如圖11所示，接著在PMOS晶體管上方運用如光阻劑或硬屏蔽之屏蔽110，而從NMOS晶體管除去氧化物或氮氧化物膜100與高壓縮應(yīng)力硅氮化物膜90。
請參照圖12，從PMOS晶體管除去屏蔽110，接著在PMOS與NMOS晶體管兩者上方沉積具有大于1.5GPa拉伸應(yīng)力之高拉伸應(yīng)力硅氮化物膜120。高壓縮應(yīng)力硅氮化物膜120之沉積可能實現(xiàn)在溫度約400℃至480℃；硅烷(SiH4)，流量在40至80sccm；氨(NH3)，流量在1500至2500sccm；氮(N2)，流量在20000至40000sccm；基板與淋氣頭間之距離在400至600mils；壓力在2至8Torr；高頻功率在40至80watts；以及低頻功率約至10watts。接著藉由傳統(tǒng)CVD處理來沉積厚度約為30至60埃之薄氧化物或氮氧化物膜130。
請參照圖13，接著在NMOS晶體管上方運用如光阻劑或硬屏蔽之屏蔽131，而從PMOS晶體管選擇地除去氧化物或氮氧化物膜130與高拉伸應(yīng)力硅氮化物膜120而停在氧化物或氮氧化物膜100上。如圖14所示，接著除去屏蔽131而得到結(jié)果包含在NMOS晶體管上方的氧化物或氮氧化物膜130與高拉伸應(yīng)力硅氮化物膜120以及在PMOS晶體管上方的氧化物或氮氧化物膜100與高壓縮應(yīng)力硅氮化物膜90之結(jié)構(gòu)。此結(jié)果的CMOS裝置包含具有增加載子移動性以及因此而增加驅(qū)動電流之PMOS與NMOS晶體管。
本發(fā)明提供使基于應(yīng)變晶格技術(shù)之高品質(zhì)、高操作速度之微型半導(dǎo)體裝置能具有最大化晶體管驅(qū)動電流之方法學(xué)。此發(fā)明方法學(xué)可以利用傳統(tǒng)處理技術(shù)與設(shè)備并滿足自動制造技術(shù)之產(chǎn)量需求來實行，且完全兼容于傳統(tǒng)高密度積體半導(dǎo)體裝置之制造流程。
本發(fā)明在制造不同類型之半導(dǎo)體裝置擁有極佳之產(chǎn)業(yè)利用性，尤其是在制造具有高操作速度之微型半導(dǎo)體裝置。
為了提供本發(fā)明之較佳了解，在之前的敘述中描述了許多特定細(xì)節(jié)(例如特定材料、結(jié)構(gòu)、反應(yīng)物、處理等)。然而不需憑借之前描述的特定細(xì)節(jié)亦可以實行本發(fā)明。為了不模糊本發(fā)明之精神，在其它例子中并未在細(xì)節(jié)中描述已知之處理材料與技術(shù)。
本發(fā)明說明僅顯示與描述本發(fā)明之較佳實施例與少數(shù)用途廣泛之范例。本發(fā)明亦可藉由其它不同的組合與環(huán)境加以施行或應(yīng)用，本說明書中的各項細(xì)節(jié)亦可基于不同觀點與應(yīng)用，在不悖離本發(fā)明之精神下進(jìn)行各種修飾與變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，包含基板，包含在硅-鍺層(70)上具有應(yīng)變晶格的硅層(70)；晶體管，包含源極/漏極區(qū)以及在基板上方且兩者之間有柵極介電質(zhì)層(73)的柵極電極；以及受應(yīng)力介電質(zhì)襯料(90，120)，位于柵極電極的側(cè)表面上方以及源極/漏極區(qū)上方。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，該源極/漏極區(qū)是形成在生長于應(yīng)變硅層上的松弛硅層內(nèi)，且受應(yīng)力介電質(zhì)襯料顯現(xiàn)高壓縮(90)或拉伸(120)應(yīng)力。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，進(jìn)一步包含介電質(zhì)側(cè)壁間隔件，位于柵極電極的側(cè)表面上；金屬硅化物層，位于柵極電極的上表面上，其中，該應(yīng)力介電質(zhì)襯料位于側(cè)壁間隔件上；側(cè)壁間隔件，包含在柵極電極的側(cè)表面上和在應(yīng)變硅層上表面部分上的氧化物襯料，以及氧化物襯料上的氮化物層；以及受應(yīng)力介電質(zhì)襯料，位于氮化物層上以及氧化物襯料的底部與松弛硅層之間。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其中，該晶體管為P-信道晶體管，且受應(yīng)力介電質(zhì)襯料(90)顯現(xiàn)高壓縮應(yīng)力。
5.如權(quán)利要求3所述的半導(dǎo)體裝置，其中，該晶體管為N-信道晶體管，且受應(yīng)力介電質(zhì)襯料(120)顯現(xiàn)高拉伸應(yīng)力。
6.一種半導(dǎo)體裝置的制造方法，包含形成包含有在硅-鍺層(70)上具有應(yīng)變晶格硅層(71)的基板；形成包含有源極/漏極區(qū)以及在其間具有柵極介電質(zhì)層、且位于基板上方具有上表面與側(cè)表面的柵極電極的晶體管；以及形成在柵極電極的側(cè)表面上方以及源極/漏極區(qū)上方的受應(yīng)力介電質(zhì)襯料(90，120)，其中，應(yīng)變硅層(71)在源極/漏極區(qū)內(nèi)完全地應(yīng)變或局部地應(yīng)變。
7.如權(quán)利要求6所述的方法，包含形成側(cè)壁間隔件于柵極電極的側(cè)表面上；在應(yīng)變硅層上外延生長松弛硅層；形成源極/漏極區(qū)于松弛硅層內(nèi)；以及沉積受應(yīng)力介電質(zhì)襯料于側(cè)壁間隔件上、松弛源極/漏極區(qū)上以及側(cè)壁間隔件與松弛源極/漏極區(qū)之間的部分應(yīng)變硅層上，其中，該受應(yīng)力介電質(zhì)襯料包含厚度約200至1000埃的硅氮化物、硅碳化物或硅氮氧化物層。
8.如權(quán)利要求7所述的方法，包含形成源極/漏極區(qū)于應(yīng)變硅層(71)內(nèi)；形成第一金屬硅化物層于柵極電極(76)的上表面上以及形成第二金屬硅化物層于源極/漏極區(qū)(71)上；除去介電質(zhì)側(cè)壁間隔件，以顯現(xiàn)鄰近柵極電極側(cè)表面的部分應(yīng)變硅層；以及形成受應(yīng)力介電質(zhì)襯料(90，120)于第一金屬硅化物層(76)上、柵極電極(72)的側(cè)表面上以及應(yīng)變硅層(71)的鄰近顯露部分。
9.如權(quán)利要求8所述的方法，其中，該晶體管是P-信道晶體管，該方法包含借助離子加強(qiáng)化學(xué)蒸氣沉積法沉積介電質(zhì)層以形成受應(yīng)力介電質(zhì)層(90)，因此顯現(xiàn)高壓縮應(yīng)力；或N-信道晶體管，該方法包含借助離子加強(qiáng)化學(xué)蒸氣沉積法沉積介電質(zhì)層以形成受應(yīng)力介電質(zhì)襯料層(120)，因此顯現(xiàn)高拉伸應(yīng)力。
10.一種半導(dǎo)體裝置的制造方法，包含形成包含有在硅-鍺層(70)上具有應(yīng)變晶格的硅層(71)的基板；形成包含有NMOS晶體管和PMOS晶體管的CMOS晶體管，各晶體管包含源極/漏極區(qū)以及在其間具有柵極介電質(zhì)層(73)、且位于基板上方具有上表面與側(cè)表面的柵極電極(72)；形成側(cè)壁間隔件于各柵極電極的側(cè)表面上；形成金屬硅化物層(76，77)于各柵極電極(72)的上表面上以及各晶體管源極/漏極區(qū)的表面上；從各柵極電極(72)的側(cè)表面除去側(cè)壁間隔件；沉積顯現(xiàn)有高壓縮應(yīng)力的硅氮化物層(90)于NMOS與PMOS晶體管上方；在顯現(xiàn)有高壓縮應(yīng)力的硅氮化物層(90)上沉積氧化物或氮氧化物襯料(100)；從NMOS晶體管選擇地除去氧化物或氮氧化物襯料(100)和顯現(xiàn)高壓縮應(yīng)力的硅氮化物層(90)；沉積顯現(xiàn)高拉伸應(yīng)力的硅氮化物層(120)于NMOS晶體管上；以及于PMOS晶體管上；以及在NMOS晶體管與PMOS晶體管上，在顯現(xiàn)有高拉伸應(yīng)力的硅氮化物層上沉積氧化物或氮氧化物襯料(130)；以及從PMOS晶體管選擇地除去氧化物或氮氧化物襯料和顯現(xiàn)高拉伸應(yīng)力的硅氮化物層。
全文摘要
藉由采用應(yīng)力襯料增加在Si－Ge裝置的晶體管信道區(qū)內(nèi)之載子移動性，于實施例中包括在松弛源極/漏極區(qū)上運用高壓縮或拉伸應(yīng)力膜，并且在其它實施例中包括于除去硅化物間隔件后，在P－信道或N－信道晶體管的柵極電極(72)與應(yīng)變硅源極/漏極區(qū)(71)之上方，各別地運用高壓縮(90)或高拉伸應(yīng)力膜(120)。
文檔編號H01L21/336GK1950946SQ200580014063
公開日2007年4月18日 申請日期2005年4月19日 優(yōu)先權(quán)日2004年5月5日
發(fā)明者S-P·孫, D·E·布朗 申請人:先進(jìn)微裝置公司