專利名稱：薄膜晶體管陣列面板及其制造方法
技術(shù)領域：
本發(fā)明涉及一種薄膜晶體管(“TFT”)陣列面板及其制造方法。更具體地，本發(fā)明涉及一種具有增加的可靠性的TFT陣列面板及其制造方法。
背景技術(shù)：
平板顯示器，例如液晶顯示器(“LCD”)和有機發(fā)光顯示器(“OLED”)，包括顯示面板，顯示面板包括多個像素電極、多個與其連接的薄膜晶體管(“TFT”)、多個連接至TFT的信號線、多個用于驅(qū)動顯示面板的驅(qū)動器、和用于控制驅(qū)動器的控制器。
信號線包括用于從驅(qū)動器向TFT傳輸柵極信號的柵極線，和用于從驅(qū)動器向TFT傳輸數(shù)據(jù)信號的數(shù)據(jù)線。
TFT包括非晶硅a-Si或多晶硅的半導體層、連接到柵極線的柵極、連接到數(shù)據(jù)線的源極、連接到像素電極的漏極。
與非晶硅a-Si TFT相比，將多晶硅用于半導體層的多晶硅TFT具有相對較高的電子遷移率，且多晶硅TFT能夠?qū)崿F(xiàn)玻載芯片技術(shù)(chip in glass)，在該技術(shù)中，顯示板將其驅(qū)動電路嵌入其中。
包括多晶硅層的TFT通常將柵極設置在多晶硅層上，該多晶層包括設置在溝道區(qū)與源和漏區(qū)之間的輕摻雜漏極(“LDD”)區(qū)，以降低擊穿等。由于具有與柵極交疊的輕摻雜漏區(qū)結(jié)構(gòu)的TFT的高可靠性，所以其被廣泛地使用。
然而，增加了漏電流和柵極與半導體層之間的寄生電容，從而產(chǎn)生了信號失真。
經(jīng)常通過由兩種具有不同寬度的金屬膜來制得柵極和通過使用這兩種金屬膜作為用于形成這兩個區(qū)域的掩模，來形成重摻雜區(qū)(例如源和漏區(qū))以及輕摻雜區(qū)。
然而，僅使用一個光刻步驟難以區(qū)分這兩種金屬膜，且難以限定輕摻雜區(qū)的長度，由此，處理時間長且產(chǎn)量降低。

發(fā)明內(nèi)容
在本發(fā)明的示意性實施例中，提供了一種薄膜晶體管陣列面板，其包括具有顯示區(qū)域和驅(qū)動器的基板；形成在基板上的多晶硅層，該多晶硅層包括溝道區(qū)、源和漏區(qū)以及設置在溝道區(qū)與源和漏區(qū)之間的輕摻雜區(qū)，該輕摻雜區(qū)具有比源和漏區(qū)的雜質(zhì)濃度低的雜質(zhì)濃度；形成在多晶硅層上的柵極絕緣層；形成在柵極絕緣層上并與多晶硅層的溝道區(qū)交疊的雜質(zhì)層，該雜質(zhì)層摻雜有雜質(zhì)；形成在雜質(zhì)層上的柵極；覆蓋所述柵極并具有第一和第二接觸孔的層間絕緣層，第一和第二接觸孔分別暴露出源和漏區(qū)；通過第一和第二接觸孔分別連接到該源和漏區(qū)的源和漏極。
多晶硅層可設置在顯示區(qū)域中，面板還可包括連接到柵極的柵極線、連接到源極并橫跨柵極線的數(shù)據(jù)線、以及連接到漏極的像素電極，且還可包括設置在像素電極和漏極之間的鈍化層。
多晶硅層可設置在驅(qū)動器中。
多晶硅層可包括第一和第二多晶硅層，其分別設置在顯示區(qū)域中和驅(qū)動器中，且分別摻雜有第一和第二導電雜質(zhì)，且雜質(zhì)層可包括摻雜有第一導電雜質(zhì)的第一和第二雜質(zhì)層，且將其分別設置在第一和第二多晶硅層上。第一導電雜質(zhì)可以是N型雜質(zhì)，第二導電雜質(zhì)可以是P型雜質(zhì)。
輕摻雜區(qū)分別設置在第一和第二多晶硅層中，且分別摻雜有第一和第二導電雜質(zhì)。
輕摻雜區(qū)可只設置在第一多晶硅層中。
雜質(zhì)層可與輕摻雜區(qū)交疊，且可以不與源和漏區(qū)交疊。
雜質(zhì)層和柵極絕緣層可具有基本相同的平面形狀，以使柵極絕緣層與溝道區(qū)交疊，但不與源和漏區(qū)交疊。
多晶硅層還可包括通過漏區(qū)與溝道區(qū)隔開的存儲區(qū)，雜質(zhì)層還包括與溝道區(qū)交疊的第一雜質(zhì)層和與存儲區(qū)交疊的第二雜質(zhì)層。
在本發(fā)明的另一示意性實施例中，提供了一種制造薄膜晶體管陣列面板的方法，其包括在基板上形成多晶硅層，在基板上沉積柵極絕緣層，在柵極絕緣層上沉積摻雜的硅層，在摻雜的硅層上沉積導電膜，相對于導電膜形成光刻膠，通過使用光刻膠作為蝕刻掩模的各向同性蝕刻來圖案化導電膜以形成柵極，通過使用光刻膠作為蝕刻掩模的各向異性蝕刻來圖案化摻雜的硅層以形成雜質(zhì)層，通過使用雜質(zhì)層作為掩模以將雜質(zhì)引入多晶硅層中來形成具有第一雜質(zhì)濃度的源和漏區(qū)，通過使用柵極作為掩模以將雜質(zhì)引入多晶硅件(member)中來形成具有低于第一雜質(zhì)濃度的第二雜質(zhì)濃度的輕摻雜區(qū)，形成覆蓋柵極、具有分別暴露出源和漏區(qū)的接觸孔的層間絕緣層，以及在層間絕緣層上形成源和漏極，該源和漏極通過接觸孔分別連接到源和漏區(qū)。
本方法還可包括形成連接到漏極的像素電極。
可以通過等離子體增強化學氣相沉積或等離子體感光乳劑來進行用于形成源和漏區(qū)的雜質(zhì)的引入。
當圖案化摻雜的硅層時，可以蝕刻柵極絕緣層。
在本發(fā)明的另一個示意性實施例中，提供了一種薄膜晶體管陣列面板，包括絕緣層，傳輸柵極信號的柵極導體，和摻雜有雜質(zhì)并插入到絕緣層和柵極導體之間的雜質(zhì)層。
半導體層可包括源區(qū)、漏區(qū)和設置在源區(qū)和漏區(qū)之間的溝道區(qū)，以使絕緣層設置在半導體層上，雜質(zhì)層與溝道區(qū)交疊且不與源和漏區(qū)交疊。
可將第一輕摻雜區(qū)設置在源區(qū)和溝道區(qū)之間，并將第二輕摻雜區(qū)設置在溝道區(qū)和漏區(qū)之間，以使雜質(zhì)層與第一和第二輕摻雜區(qū)交疊。
雜質(zhì)層可摻雜有N型導電雜質(zhì)。


通過參考附圖詳細描述本發(fā)明的實施例，本發(fā)明將變得更加顯而易見，附圖中圖1是根據(jù)本發(fā)明的LCD的示意性實施例的結(jié)構(gòu)圖；圖2是根據(jù)本發(fā)明的LCD的像素的示意性實施例的等效電路圖；圖3是根據(jù)本發(fā)明的圖1和2中示出的TFT陣列面板的示意性實施例的設計圖；圖4是沿著線IV-IV’取得的圖3中示出的顯示區(qū)域的截面圖；圖5是圖1和2中示出的驅(qū)動器的TFT的截面圖；圖6是在根據(jù)本發(fā)明制造方法的示意性實施例的第一步驟中的在圖3和4中示出的TFT陣列面板的設計圖；圖7是沿著線VII-VII’取得的圖6中示出的TFT陣列面板的截面圖；圖8是在圖6和7中示出的步驟中的圖5中示出的驅(qū)動器的TFT的截面圖；圖9是沿著線VII-VII’取得的圖6中示出的TFT陣列面板的截面圖，并說明了跟隨在圖7和8中示出的步驟之后的步驟；圖10是在圖9中示出的步驟中的驅(qū)動器的TFT的截面圖；圖11是在圖9和10中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖12是沿著線XII-XII’取得的圖11中示出的TFT陣列面板的截面圖；圖13是在圖11和12中示出的步驟中的驅(qū)動器的TFT的截面圖；圖14是在圖11至13中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖15是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖；圖16是圖14和15中示出的步驟中的驅(qū)動器的TFT的截面圖；圖17是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖，且說明了跟隨在圖14至16中示出的步驟之后的步驟；
圖18是在圖17中示出的步驟中驅(qū)動器的TFT的截面圖；圖19是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖，且說明了跟隨在圖17和18中示出的步驟之后的步驟；圖20是在圖19中示出的步驟中的驅(qū)動器的TFT的截面圖；圖21是在圖20中示出的步驟之后的步驟中的驅(qū)動器的TFT的截面圖；圖22是在圖20中示出的步驟之后的步驟中根據(jù)另一實施例的驅(qū)動器的TFT的截面圖；圖23是在圖20中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖24是沿著線XXIV-XXIV’取得的圖23中示出的TFT陣列面板的截面圖；圖25是圖23和24中示出的步驟中的驅(qū)動器的TFT的截面圖；圖26是在圖22至24中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖27是沿著線XXVII-XXVII’取得的圖26中示出的TFT陣列面板的截面圖；圖28是圖26和27中示出的步驟中的驅(qū)動器的TFT的截面圖；圖29是在圖26至28中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖30是沿著線XXX-XXX’取得的圖29中示出的TFT陣列面板的截面圖；圖31是圖29和30中示出的步驟中的驅(qū)動器的TFT的截面圖；圖32是根據(jù)本發(fā)明、在圖1和2中示出的TFT陣列面板的顯示區(qū)域的另一示意性實施例的設計圖；圖33是沿著線XXXIII-XXXIII’取得的圖32中示出的顯示區(qū)域的截面圖；圖34是用于圖32和33的TFT陣列面板的顯示區(qū)域的、圖1和2中所示驅(qū)動器的TFT的截面圖；圖35是根據(jù)本發(fā)明制造方法的另一示意性實施例的中間步驟中的TFT陣列面板的設計圖；圖36是沿著線XXXVI-XXXVI’取得的圖35中示出的TFT陣列面板的截面圖；圖37是在圖35和36中示出的步驟中的驅(qū)動器的TFT的截面圖；圖38是根據(jù)本發(fā)明制造方法的另一示意性實施例的中間步驟中的驅(qū)動器的TFT的截面圖；和圖39是根據(jù)本發(fā)明制造方法的另一示意性實施例的中間步驟中的驅(qū)動器的TFT的截面圖。
具體實施例方式
現(xiàn)在將在下文中參考附圖更完全地描述本發(fā)明，在附圖中示出了本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可以以多種不同的形式體現(xiàn)，且不應解釋為限于這里舉出的實施例。貫穿全文，相同的數(shù)字表示相同的元件。
在附圖中，為了清楚起見，放大了層和區(qū)域的厚度。貫穿全文，相同的數(shù)字表示相同的元件。將理解的是，當涉及到一個元件例如層、區(qū)或基板在另一個元件上時，其可以直接在該另一個元件上或也可以存在層間元件。相反，當涉及到一個元件直接位于另一個元件上時，將不存在層間元件。
現(xiàn)在將參考附圖描述作為根據(jù)本發(fā)明的顯示設備的示意性實施例的液晶顯示器(“LCD”)。
參考圖1和2，將詳細描述根據(jù)本發(fā)明的LCD的示意性實施例。
圖1是根據(jù)本發(fā)明的LCD的示意性實施例的結(jié)構(gòu)圖，圖2是根據(jù)本發(fā)明的LCD的像素的示意性實施例的等效電路圖。
參考圖1，LCD包括LC面板組件300、連接到LC面板組件300的柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500、連接到數(shù)據(jù)驅(qū)動器500的灰度電壓發(fā)生器800以及控制上述元件的信號控制器600。
參考圖1，LC面板組件300包括多個顯示信號線G1-Gn和D1-Dm及與其連接并基本以矩陣形式設置的多個像素。在圖2中示出的結(jié)構(gòu)圖中，LC面板組件300包括作為薄膜晶體管(“TFT”)面板的下部板100和作為濾色板的上部板200，其中板100和200相互面對，且LC層3插入二者之間。
顯示信號線G1-Gn和D1-Dm設置在下部板100上，且包括傳輸柵極信號(也稱作“掃描信號”)的多條柵極線G1-Gn和傳輸數(shù)據(jù)信號的多條數(shù)據(jù)線D1-Dm。該柵極線G1-Gn基本以行方向延伸且基本相互平行，同時數(shù)據(jù)線D1-Dm基本以列方向延伸且基本上相互平行。
每個像素包括連接到信號線G1-Gn和D1-Dm的開關(guān)元件Q和連接到開關(guān)元件Q的LC電容器Clc和存儲電容器Cst。在可選實施例中，如果不必要的話，可以省略存儲電容器Cst。
將包括TFT的開關(guān)元件Q設置在下部板100上，且其具有三個端子，其包括連接到柵極線G1-Gn之一的控制端子、連接到數(shù)據(jù)線D1-Dm之一的輸入端子和連接到LC電容器Clc和存儲電容器Cst的輸出端子。
LC電容器Clc包括設置在下部板100上的像素電極190和設置在上部板200上的共用電極270，作為兩個端子。設置在兩個電極190和270之間的LC層3起到LC電容器Clc的電介質(zhì)的作用。像素電極190連接到開關(guān)元件Q，向共用電極270提供共用電壓Vcom并覆蓋上部板200的整個表面，或基本覆蓋其整個表面?？蛇x地，像素電極和共用電極270可設置在下部板100上，且電極190和270的至少一個或其兩個都具有條或帶狀的形狀。
存儲電容器Cst是用于LC電容器Clc的輔助電容器。存儲電容器Cst包括像素電極190，和設置在下部板100上、通過絕緣體與像素電極190交疊的分立信號線。向該分立信號線提供預定電壓(例如共用電壓Vcom)?？蛇x地，存儲電容器Cst包括像素電極190和被稱作在先柵極線的相鄰柵極線，其通過絕緣體與像素電極190交疊。
對于彩色顯示器，每個像素唯一地表示三種顏色如紅、綠和藍(即，空間劃分)中的一種，或每個像素輪流表示三種顏色(即，時間劃分)，以使得將三種顏色的空間或時間和識別為希望的顏色。該三種顏色可以為原色或其他這里沒有具體描述的顏色。圖2示出了空間劃分的例子，其中在上部板200面對像素電極190的區(qū)域中，每個像素都具有表示三種顏色之一的濾色鏡230，即為紅、綠和藍濾色鏡中的一種。可選地，將濾色鏡230設置在位于下部板100上的像素電極190之上或之下。
偏振從光源單元(未示出)發(fā)出的光的一對偏振片(未示出)分別貼附在LC面板組件300的板100和200外部表面上。可選地，可以提供一個或多個偏振片。
再次參考圖1，灰度電壓發(fā)生器800產(chǎn)生與LCD的亮度有關(guān)的多個灰度級電壓?；叶入妷喊l(fā)生器800產(chǎn)生與像素的透射率相關(guān)的兩組多個灰度電壓，且將灰度電壓提供給數(shù)據(jù)驅(qū)動器500。數(shù)據(jù)驅(qū)動器500將灰度電壓作為數(shù)據(jù)信號分別施加給數(shù)據(jù)線，其中通過控制信號控制器600為每條數(shù)據(jù)線D1-Dm選擇灰度電壓。在一組中的灰度電壓相對于共用電壓Vcom具有正極性，同時在另一組中的那些相對于共用電壓Vcom具有負極性。
柵極驅(qū)動器400連接到LC面板組件300的柵極線G1-Gn，且其合成來自外部設備的柵極開啟電壓Von和柵極關(guān)閉電壓Voff，以產(chǎn)生具有柵極開啟電壓Von和柵極關(guān)閉電壓Voff的組合的柵極信號，以施加到柵極線G1-Gn上。柵極驅(qū)動器400安裝在LC面板組件300上，且其可包括多個集成電路(“IC”)芯片。
數(shù)據(jù)驅(qū)動器500連接到LC面板組件300的數(shù)據(jù)線D1-Dm，且其將數(shù)據(jù)電壓施加到數(shù)據(jù)線D1-Dm上，其中數(shù)據(jù)電壓選自從灰度電壓發(fā)生器800提供的灰度電壓。數(shù)據(jù)驅(qū)動器500也安裝在LC面板組件300上，且其也包括多個IC芯片。
驅(qū)動器400和500的IC芯片可安裝在作為載帶封裝(“TCP”)的柔性印刷電路(“FPC”)膜上，且貼裝至LC面板組件300。可選地，驅(qū)動器400和500可以與顯示信號線G1-Gn和D1-Dm以及TFT開關(guān)元件Q一起集成在LC面板組件300中。
信號控制器600控制柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500，且可以安裝在印刷電路板(“PCB”)上。
現(xiàn)在將參考圖3至5以及圖1和2詳細描述用于根據(jù)本發(fā)明的LCD的TFT陣列面板的示意性實施例。
圖3是根據(jù)本發(fā)明的圖1和2中示出的TFT陣列面板的示意性實施例的設計圖，圖4是沿著線IV-IV’取得的圖3中示出的示意性顯示區(qū)域的截面圖，和圖5是圖1和2中示出的驅(qū)動器的TFT的截面圖。
示意性地由氧化硅(SiO2)或氮化硅(SiNX)制成的阻擋膜111形成于如透明玻璃、石英或藍寶石的絕緣基板110上，其他適合的材料也在這些實施例的范圍之內(nèi)。阻擋膜111可具有雙層結(jié)構(gòu)。
優(yōu)選由多晶硅制成的多個半導體島151D、151N和151P形成于阻擋膜111上。半導體島151D、151N和151P中的每個包括多個含有N型或P型導電雜質(zhì)的非本征區(qū)和至少一個幾乎不含有導電雜質(zhì)的本征區(qū)。應當理解的是，雜質(zhì)是結(jié)合到半導體材料中并提供自由電子(N型雜質(zhì))或空穴(P型雜質(zhì))的物質(zhì)。
關(guān)于用于像素的半導體島151D，本征區(qū)包括溝道區(qū)154D和存儲區(qū)157，非本征區(qū)摻雜有N型雜質(zhì)例如磷(P)和砷(As)，且包括多個重摻雜區(qū)，例如相對于溝道區(qū)154D和虛擬區(qū)158(dummy region)相互分離的源和漏區(qū)153D和155D。在本征區(qū)154D和157與重摻雜區(qū)153D、155D和158之間設置多個輕摻雜區(qū)152D和156D。
關(guān)于用于N型TFT的半導體島151N，本征區(qū)包括溝道區(qū)154N，非本征區(qū)也參摻雜有N型雜質(zhì)，且包括多個重摻雜區(qū)(例如相對于溝道區(qū)154N相互分離的源和漏區(qū)153N和155N)和多個設置在溝道區(qū)154N和重摻雜區(qū)153N和155N之間的輕摻雜區(qū)152N。
關(guān)于用于P型TFT的半導體島151P，本征區(qū)包括溝道區(qū)154P，非本征區(qū)摻雜有P型雜質(zhì)如硼(B)和鎵(Ga)，且包括多個重摻雜區(qū)，例如相對于溝道區(qū)154P相互分離的源和漏區(qū)153P和155P。在可選實施例中，多個輕摻雜區(qū)可設置在溝道區(qū)154P與重摻雜區(qū)153P和155P之間。
輕摻雜區(qū)152D、152N和156D與重摻雜區(qū)153D、153N、155D、155N和158相比，具有相對小的厚度和長度，且其設置成靠近半導體島151D和151N的上部表面。設置在源極區(qū)153D/153N和溝道區(qū)154D/154N之間以及源極區(qū)155D/155N和溝道區(qū)154D/154N之間的輕摻雜區(qū)152D/152N稱為輕摻雜漏(“LDD”)區(qū)，且它們防止了TFT的泄漏電流。LDD區(qū)可進一步防止“擊穿”現(xiàn)象，其中擊穿現(xiàn)象表示結(jié)擊穿?？梢杂没静缓s質(zhì)的補償區(qū)域代替LDD區(qū)。
柵極絕緣膜140形成于半導體島151D、151N和151P上。柵極絕緣膜140可由氮化硅(SiNX)或氧化硅(SiO2)制成。
多個重摻雜有N型雜質(zhì)的雜質(zhì)層142、144、146和148形成在位于半導體島區(qū)151D、151N和151P上方的柵極絕緣層140上。每個雜質(zhì)層142、146、148和144分別與溝道區(qū)154D、154N和154P以及存儲區(qū)157交疊。雜質(zhì)層142、144和146分別在輕摻雜區(qū)152D、156D和152N上方延伸。
包括多個柵極線121、多個存儲電極線131、多個用于N型TFT的柵極124N和多個用于P型TFT的柵極124P的多個柵極導體分別形成于雜質(zhì)層142、144、146和148上。
用于傳輸柵極信號的柵極線121基本以橫向方向延伸，且包括用于像素的多個柵極124D，其中柵極124D向下突出以與半導體島151D的溝道區(qū)154D交疊。每條柵極線121可包括具有用于與另一層或外部驅(qū)動電路相接觸的較大面積的延伸端部。柵極線121可直接連接到用于產(chǎn)生柵極信號的柵極驅(qū)動電路上，其可集成到絕緣基板110上。
存儲電極線131提供有預定電壓如共用電壓，以形成像素的存儲電容，且其包括多個相對于存儲電極線131向上或向下突出、與半導體島151D的存儲區(qū)157交疊的存儲電極137。
柵極線121、存儲電極線131和柵極124N分別比雜質(zhì)層142、144和146窄輕摻雜區(qū)152D、156D和152N的寬度。柵極線121、存儲電極線131和柵極124N分別只與溝道區(qū)154D、存儲區(qū)157和溝道區(qū)154N交疊，且用于P型TFT的柵極124P具有與雜質(zhì)層148基本相同的平面形狀。
柵極導體121、131、124N和124P相對于基板110的表面具有傾斜側(cè)面，且其傾斜角度在約30至約80度的范圍內(nèi)。
層間絕緣層160形成于柵極導體121、131、124N和124P上，也形成于柵極絕緣層140的暴露部分上。層間絕緣層160優(yōu)選由具有良好平坦特性的感光性有機材料、低介電絕緣材料(例如通過等離子體增強化學氣相沉積(“PECVD”)形成的a-Si:C:O和a-Si:O:F)或無機材料(如氮化硅或氧化硅)制成。
層間絕緣膜160具有多個分別暴露出源區(qū)153D、153N和153P及漏區(qū)155D、155N和155P的接觸孔163D、163N、163P、165D、165N和165P。
包括多個數(shù)據(jù)線171、多個用于像素的源極和漏極173D和175D、多個用于N型TFT的源和漏極173N和175N以及多個用于P型TFT的源和漏極173P和175P的多個數(shù)據(jù)導體形成于層間絕緣層160上。
用于傳輸數(shù)據(jù)電壓的數(shù)據(jù)線171基本以縱向方向延伸并與柵極線121相交叉。當一對相鄰平行的數(shù)據(jù)線171和一對相鄰平行的柵極線121相互交叉時，像素區(qū)限定于其中，限定在形成于其間的矩形區(qū)域內(nèi)部。每條數(shù)據(jù)線171包括多個通過接觸孔163D連接至源區(qū)153D的用于像素的源極173D。每條數(shù)據(jù)線171可包括具有用于與另一層或外部驅(qū)動電路相接觸的較大面積的延伸端部。數(shù)據(jù)線171可直接連接到用于產(chǎn)生柵極信號的數(shù)據(jù)驅(qū)動電路，其可集成在絕緣基板110上。
源極173N和173P分別通過接觸孔163N和163P連接到源區(qū)153N和153P。
源極175D/175N/175P與源極173D/173N/173P相分離，且通過接觸孔165D/165N/165P連接到漏區(qū)155D/155N/155P。用于N型TFT的漏極175N和用于P型TFT的源極173P相互連接。
數(shù)據(jù)導體171、173D、175D、173N、175N、173P和175P優(yōu)選由包括鉻Cr、鉬Mo、鈦Ti、鉭Ta或其合金的難熔金屬制成。它們可具有優(yōu)選包括低電阻層和良好接觸層的多層結(jié)構(gòu)。多層結(jié)構(gòu)的好的例子包括Mo下部膜、Al中間膜和Mo上部膜以及上面描述的Cr下部膜和Al-Nd上部膜以及Al下部膜和Mo上部膜的組合。
另外，與柵極導體121、131、124N和124P相似，數(shù)據(jù)導體171、173D、175D、173N、175N、173P和175P相對于基板110的表面具有傾斜側(cè)面，且其傾斜角度在約30至約80度的范圍內(nèi)。
鈍化層180形成于數(shù)據(jù)導體171、173D、175D、173N、175N、173P和175P以及層間絕緣層160上。鈍化層180也優(yōu)選由具有良好的平坦特性的感光有機材料、低介電絕緣材料(如通過PECVD形成的a-Si:C:O和a-Si:O:F)或無機材料(如氮化硅和氧化硅)制成。鈍化層180可具有包括下部無機膜和上部有機膜的雙層結(jié)構(gòu)。
鈍化層180具有多個暴露出漏極175D的接觸孔185。鈍化層180還可具有多個暴露出數(shù)據(jù)線171端部的接觸孔(未示出)，且鈍化層180和層間絕緣層160可具有多個暴露出柵極線121端部的接觸孔(未示出)。
多個像素電極190形成于鈍化層180上，該多個像素電極190優(yōu)選由透明導體(如ITO或IZO)和不透明反射型導體(如Al或Ag)中的至少一種制成。
像素電極190通過接觸孔185物理并電連接到漏極175D，以使像素電極190通過漏極175D接收來自漏區(qū)155的數(shù)據(jù)電壓。
回來參考圖2，向其提供數(shù)據(jù)電壓的像素電極190與上部板200上的共用電極270合作產(chǎn)生電場，其確定了設置在其間的液晶層3中的液晶分子的方向或使設置在其間的發(fā)光元件(未示出)中產(chǎn)生電流。
如上所述，像素電極190和共用電極270形成液晶電容器Clc，像素電極190和與其連接的漏區(qū)155D、和包括存儲電極137的存儲電極線131形成存儲電容器Cst。
多個接觸輔助部件或連接構(gòu)件(未示出)也可形成于鈍化層180上，以使其連接到柵極線121或數(shù)據(jù)線171的露出端部。
現(xiàn)在，將參考圖6至31以及圖3至5詳細描述根據(jù)本發(fā)明的圖2至5中示出的TFT陣列面板的制造方法的示意性實施例。
圖6是根據(jù)本發(fā)明制造方法的第一步驟中的圖3和4中示出的TFT陣列面板的示意性實施例的設計圖；圖7是沿著線VII-VII’取得的圖6示出的TFT陣列面板的截面圖；圖8是圖6和7中示出的步驟中的圖5中示出的驅(qū)動器的TFT的截面圖；圖9是沿著線VII-VII’取得的圖6中示出的TFT陣列面板的截面圖，且說明了跟隨在圖7和8中示出的步驟之后的步驟；圖10是圖9中示出的步驟中的驅(qū)動器的TFT的截面圖；圖11是在圖9中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖12是沿著線XII-XII’取得的圖11中示出的TFT陣列面板的截面圖；圖13是圖11和12中示出的步驟中的驅(qū)動器的TFT的截面圖；圖14是在圖11至13中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖15是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖；圖16是圖14和15中示出的步驟中的驅(qū)動器的TFT的截面圖；圖17是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖，且說明了跟隨在圖14至16中示出的步驟之后的步驟；圖18是圖17中示出的步驟中的驅(qū)動器的TFT的截面圖；圖19是沿著線XV-XV’取得的圖14中示出的TFT陣列面板的截面圖，且說明了跟隨在圖17和18中示出的步驟之后的步驟；圖20是圖19中示出的步驟中的驅(qū)動器的TFT的截面圖；圖21是在圖20中示出的步驟之后的步驟中的驅(qū)動器的TFT的截面圖；圖22是在圖20中示出的步驟之后的步驟中根據(jù)本發(fā)明的驅(qū)動器的TFT的另一示意性實施例的截面圖；圖23是在圖20中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖24是沿著線XXIV-XXIV’取得的圖23中示出的TFT陣列面板的截面圖；圖25是在圖23和24中示出的步驟中的驅(qū)動器的TFT的截面圖；圖26是在圖22至24中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖27是沿著線XXVII-XXVII’取得的圖26中示出的TFT陣列面板的截面圖；圖28是在圖26和27中示出的步驟中的驅(qū)動器的TFT的截面圖；圖29是在圖26a至28中示出的步驟之后的步驟中的TFT陣列面板的設計圖；圖30是沿著線XXX-XXX’取得的圖29中示出的TFT陣列面板的截面圖；和圖31是圖29和30中示出的驅(qū)動器的TFT的截面圖。
參考圖6至8，阻擋膜111形成于絕緣基板110上，優(yōu)選由非晶硅a-Si制成的半導體層沉積于其上。然后通過激光退火、爐內(nèi)退火或結(jié)晶，使半導體層結(jié)晶，來形成多晶硅層。通過光刻和蝕刻來圖案化獲得的多晶硅層，以形成多個半導體島151D、151N和151P。
參考圖9至10，沉積厚度約200-500_的、優(yōu)選由氧化硅或氮化硅制成的柵極絕緣層140，隨后沉積厚度約500-1000_的、重摻雜有N型雜質(zhì)的雜質(zhì)層141。然后，沉積柵極導電膜120，且包括多個部分54D、57、54N和54P的光刻膠形成于柵極導電膜120上。部分54D和57設置在半導體島151D上，部分54N和54P分別設置在半導體島151N和151P上。應當注意到，部分54D和57只位于半導體島151D的局部截面上，部分54N只位于半導體島151N的局部截面上，但是部分54P位于半導體島151P的全部寬度上。光刻膠部分包括通過使用光刻工藝曝光圖案的感光材料。在顯影期間，移除光刻膠的已曝光部分，在表面上留下掩模圖案的正性圖像。
柵極導體膜120優(yōu)選由低阻材料制成，該低阻材料包括含鋁Al的金屬如Al和Al合金(例如，Al-Nd)、含銀Ag的金屬如Ag和Ag合金、含銅Cu的金屬如Cu和Cu合金、含鉬Mo的金屬如Mo和Mo合金、鉻Cr、鈦Ti和鉭Ta。柵極導體120可具有包括有不同物理特性的兩種膜的多層結(jié)構(gòu)。如果使用該雙層膜結(jié)構(gòu)，則兩種膜中的一個優(yōu)選由低阻金屬制成，該低阻金屬包括含Al金屬、含Ag金屬和含Cu金屬，以降低柵極導體膜120中的信號延遲或電壓降。另一膜優(yōu)選由如Cr、Mo、Mo合金、Ta或Ti等材料制成，其具有良好的物理、化學和與其它材料的電接觸特性，該其它材料例如為銦錫氧化物(ITO)和銦鋅氧化物(IZO)。提供優(yōu)選特性的適合組合的兩種膜的組合的一些例子包括下部Cr膜和上部Al-Nd合金膜以及下部Al膜和上部Mo膜。
參考圖11至13，通過使用光刻膠部分54D、57、54N和54P作為蝕刻掩模的各向同性蝕刻圖案化柵極導電膜120，以形成多個柵極導體，其中柵極導體包括包括柵極124D的多條柵極線121、包括在半導體島151D上的存儲電極137的多個存儲電極線131、在半導體島151N上用于N型TFT的多個柵極124N、和在半導體島151P上的多個電極導體126P。電極導體126P完全覆蓋半導體島151P。各向同性蝕刻使得柵極導體121、131、124N和126P的邊緣以約0.5至1.0μm的差值位于光刻膠部分54D、57、54N和54P的邊緣內(nèi)部，由此形成底切結(jié)構(gòu)(under-cut structure)。
另外，柵極導體121、131、124N和124P的側(cè)面相對于基板110的表面傾斜，如前所述。
參考圖14至16，通過使用光刻膠部分54D、57、54N和54P作為蝕刻掩模的各向異性蝕刻來圖案化如在圖13中示出的雜質(zhì)層141，以形成多個雜質(zhì)層島142、144、146和149。各向異性蝕刻使得雜質(zhì)島142、144、146和149的邊緣遠離柵極導體121、131、124N和126P的邊緣。即，雜質(zhì)島142、144、146和149的寬度大于柵極導體121、131、124N和126P的寬度。
參考圖17和18，移除光刻膠部分54D、57、54N和54P，且例如通過PECVD或等離子體感光乳劑，以約3-40eV的低能量，將高濃度N型雜質(zhì)引入半導體島151D和151N中，以使設置在雜質(zhì)層島142、144、146和149下方的半導體島151D、151N和151P的區(qū)域不被摻雜，且半導體島151D和151N的其余區(qū)域重摻雜，由此形成非本征源和漏區(qū)153D、153N、155D、和155N以及虛擬區(qū)158，以及本征溝道區(qū)154D和154N及存儲區(qū)157。應當理解，摻雜是為了改變其電學特性的目的將摻雜劑引入半導體中，其中摻雜劑是引入半導體中以建立p型(受主)或n型(施主)導電性的元素。低能量防止了由于用于產(chǎn)生高能量的高電壓而產(chǎn)生的損害，以穩(wěn)定TFT的特性。
參考圖19和20，通過使用掃描裝置或離子束裝置來以高能量將低濃度N型雜質(zhì)注入到半導體島151D和151N中，以使設置在柵極導體121、137、124N和126P下方的半導體島151D、151N和151P的區(qū)域不被摻雜，且半導體島151D和151N的其余區(qū)域重摻雜，以在溝道區(qū)與154D和154N以及存儲區(qū)157的上側(cè)部分形成輕摻雜區(qū)域152D、156D和152N。
如上所述，用于柵極導體121、131、124N和126P的光刻膠部分54D、57、54N和54P用作蝕刻掩模，以蝕刻雜質(zhì)層島142、144、146和149，且雜質(zhì)層島142、144、146和149用作摻雜掩模以形成重摻雜區(qū)域153D、153N、155D、155N和158以及輕摻雜區(qū)域152D、156D和152N。因此，通過使用單個的光刻步驟形成重摻雜區(qū)域153D、153N、155D、155N和158以及輕摻雜區(qū)域152D、156D和152N，由此簡化了制造方法以降低制造成本。而且，由于在相同的蝕刻條件下蝕刻柵極124D和124N以及雜質(zhì)島142和146，所以可以均勻地形成輕摻雜區(qū)域152D和152N的寬度，且由此容易控制。而且，由于雜質(zhì)島142和146以及柵極絕緣層140包括相同的材料(如硅)，所以可以容易地控制用于重摻雜區(qū)域153D、153N、155D、155N和158以及輕摻雜區(qū)域152D、156D和152N的摻雜能量。
而且，通過形成雜質(zhì)島142、144和146，可以省略輕摻雜區(qū)域152D、156D和152N的形成。
參考圖21，形成包括多個部分64D和64P的光刻膠。部分64D完全地覆蓋半導體島151D和151N，且部分64P設置于與半導體島151P相對的電極導體126P上。使用光刻膠部分64P圖案化前面在圖20中示出的電極導體126P，以形成多個柵極124P，圖案化也于前面在圖20中示出的雜質(zhì)層島149，以暴露出在半導體島151P的部分上的柵極絕緣層140，和以形成與雜質(zhì)層島149相比、具有減小了寬度的雜質(zhì)層島148。其后，通過PECVD或等離子體感光乳劑，以約3至40eV的低能量，將高濃度P型雜質(zhì)注入到半導體島151P中，以使設置在雜質(zhì)層島148下方的半導體島151P的區(qū)域、和柵極124P不摻雜，并重摻雜半導體島151P的其余區(qū)域，以形成源和漏區(qū)153P和155P以及本征溝道區(qū)154P。
在根據(jù)本發(fā)明的另一示意性實施例中，如在圖22中示出的，過蝕刻柵極124P以形成底切結(jié)構(gòu)，由此在漏區(qū)153P和155P與溝道區(qū)154P之間形成輕摻雜區(qū)域。
參考圖23至25，沉積并圖案化層間絕緣層160，以沿著柵極絕緣層140形成多個分別暴露出源區(qū)153D、153N和153P以及漏區(qū)155D、155N和155P的接觸孔163D、163N、163P、165D、165N和165P。
參考圖26至28，在層間絕緣層160上形成包括多條數(shù)據(jù)線171的多個數(shù)據(jù)導體、多個用于像素的漏極175D、多個用于N型TFT的源和漏極173N和175N、和多個用于P型TFT的源和漏極173P和175P，數(shù)據(jù)線171具有用于像素的源極173D。
參考圖29至31，沉積并圖案化鈍化層180以形成多個暴露出用于像素的漏極175D的接觸孔185。
參考圖3至5，多個像素電極190形成于鈍化層180上。
現(xiàn)在，將參考圖32至34詳細描述用于根據(jù)本發(fā)明的LCD的TFT陣列面板的另一示意性實施例。
圖32是根據(jù)本發(fā)明的圖1和2中示出的TFT陣列面板的顯示區(qū)域的另一示意性實施例的設計圖，圖33是沿著線XXXIII-XXXIII’取得的圖32中示出的示意性顯示區(qū)域的截面圖，圖34是用于圖32和33的TFT陣列面板的顯示區(qū)域的、圖1和2中所示驅(qū)動器的TFT的截面圖。
參考圖32至34，根據(jù)該實施例的TFT陣列面板的分層結(jié)構(gòu)幾乎與圖3至5中示出的那些相同。
即，阻擋膜111形成于絕緣基板110上，多個半導體島151D、151N、和151P形成于阻擋膜111上。半導體島151D、151N和151P包括溝道區(qū)154D、154N和154P，存儲區(qū)157，源和漏區(qū)153D、155D、153N、155N、153P和155P，虛擬區(qū)158，和輕摻雜區(qū)152D、156D和152N。代替如在現(xiàn)有實施例中、覆蓋半導體島151D、151N和151P的全部和阻擋膜111的整個暴露表面的柵極絕緣層140，在該實施例中，柵極絕緣體140D、140N、140P和143形成于半導體島151D、151N和151P的部分截面上，且雜質(zhì)層島142、144、146和148分別形成于其上。與現(xiàn)有實施例相類似，包括多個柵極線121、多個存儲電極線131、多個柵極124N和124P的多個柵極導體形成于其上。層間絕緣層160形成于柵極導體121、131、124N和124P上，且包括多條數(shù)據(jù)線171和多個源和漏極173N、173P、175D、175N和175P的多個數(shù)據(jù)導體形成于層間絕緣層160上。鈍化層180形成于數(shù)據(jù)導體171、175D、173N、175N、173P和175P以及層間絕緣層160上，多個像素電極190形成于鈍化層180上。層間絕緣層160具有多個接觸孔163D、163N、163P、165D、165N和165P，鈍化層180具有多個接觸孔185。
因此，與圖3至5中示出的TFT陣列面板不同，柵極絕緣體140D、140N、140P和143具有與雜質(zhì)層島142、144、146和148基本相同的平面形狀。
用于圖3至31中示出的LCD的TFT陣列面板的很多上述的特征都適用于圖32至34中示出的TFT陣列面板。
圖35是根據(jù)本發(fā)明制造方法的另一示意性實施例的中間步驟中的TFT陣列面板的設計圖；圖36是沿著線XXXVI-XXXVI’取得的圖35中示出的TFT陣列面板的截面圖；圖37是圖35和36中示出的步驟中的驅(qū)動器的TFT的截面圖；圖38是根據(jù)本發(fā)明制造方法的中間步驟中的驅(qū)動器的TFT的示意性實施例的截面圖；和圖39是根據(jù)本發(fā)明制造方法的中間步驟中的驅(qū)動器的TFT的另一示意性實施例的截面圖。
參考圖35至37，根據(jù)該實施例的TFT陣列面板的制造方法與圖14-16中示出的那些幾乎相同。
然而，如在圖35至37中示出的，當通過使用光刻膠部分54D、57、54N和54P作為蝕刻掩模的各向異性蝕刻來圖案化雜質(zhì)層(未示出)，以形成多個雜質(zhì)島142、144、146和149時，隨后圖案化柵極絕緣層(如柵極絕緣層140)，以形成柵極絕緣體140D、140N、140P和143。因此，獲得的柵極絕緣體140D、140N、140P和143與在圖32-34中形成的柵極絕緣體140D、140N、140P和143基本上相同。
在該實施例中，參考圖38，形成包括多個部分64D和64P的光刻膠。部分64D完全覆蓋半導體島151D和151N，部分64P設置在與半導體島151P相對的電極導體126P上。使用光刻膠部分64P圖案化電極導體126P以形成多個柵極124P，并且圖案化雜質(zhì)層島148，以暴露出半導體島151P的部分。其后，如在前面實施例中一樣，注入高濃度P型雜質(zhì)。
在根據(jù)本發(fā)明的另一實施例中，如在圖39中所示，過蝕刻柵極124P以形成底切結(jié)構(gòu)，以在源和漏區(qū)153P和155P與溝道區(qū)154P之間形成輕摻雜區(qū)。此時，雜質(zhì)層島148可具有與光刻膠部分64P相同的平面結(jié)構(gòu)，且可以不蝕刻柵極絕緣體140P。
如上所述，通過在柵極下方增加摻雜雜質(zhì)層，可以降低TFT的關(guān)閉電流，并且通過使摻雜雜質(zhì)層和輕摻雜區(qū)域相交疊來增強TFT的可靠性。
而且，通過使用單個的光刻步驟可以形成重摻雜區(qū)和輕摻雜區(qū)，從而簡化制造方法以降低制造成本。
盡管以上已經(jīng)詳細描述了本發(fā)明的優(yōu)選實施例，但是應當清楚地理解，對于本領域技術(shù)人員來講，很清楚，這里教導的很多基本發(fā)明原理的變化和修改也將落入如在附加的權(quán)利要求中所限定的本發(fā)明的精神和范圍內(nèi)。而且，使用術(shù)語第一、第二等，并不表示任何的次序或重要性，而是使用術(shù)語第一、第二等來將一個元件與另一個區(qū)分開來。而且，使用術(shù)語一個等并不表示數(shù)量的限制，而是表示存在至少一個相關(guān)項。
權(quán)利要求
1.一種薄膜晶體管陣列面板，包括具有顯示區(qū)域和驅(qū)動器的基板；形成于基板上的多晶硅層，該多晶硅層包括溝道區(qū)、源和漏區(qū)以及設置在溝道區(qū)與源和漏區(qū)之間的輕摻雜區(qū)，該輕摻雜區(qū)具有比源和漏區(qū)的雜質(zhì)濃度低的雜質(zhì)濃度；形成于多晶硅層上的柵極絕緣層；形成于柵極絕緣層上、并與多晶硅層的溝道區(qū)交疊的雜質(zhì)層，雜質(zhì)層摻雜有雜質(zhì)；形成于雜質(zhì)層上的柵極；覆蓋柵極并具有分別暴露出源和漏區(qū)的第一和第二接觸孔的層間絕緣層；和通過第一和第二接觸孔分別連接到源和漏區(qū)上的源和漏極。
2.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中多晶硅層設置在顯示區(qū)域中。
3.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，還包括連接到柵極的柵極線；連接到源極并橫跨柵極線的數(shù)據(jù)線；和連接到漏極的像素電極。
4.根據(jù)權(quán)利要求3的薄膜晶體管陣列面板，還包括設置在像素電極和漏極之間的鈍化層。
5.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中多晶硅層設置在驅(qū)動器中。
6.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中多晶硅層包括分別設置在顯示區(qū)域中和驅(qū)動器中、并分別摻雜有第一和第二導電雜質(zhì)的第一和第二多晶硅層。
7.根據(jù)權(quán)利要求6的薄膜晶體管陣列面板，其中第一導電雜質(zhì)是N型雜質(zhì)，第二導電雜質(zhì)是P型雜質(zhì)。
8.根據(jù)權(quán)利要求6的薄膜晶體管陣列面板，其中雜質(zhì)層包括摻雜有第一導電雜質(zhì)并分別設置在第一和第二多晶硅層上的第一和第二雜質(zhì)層。
9.根據(jù)權(quán)利要求8的薄膜晶體管陣列面板，其中第一導電雜質(zhì)是N型雜質(zhì)，第二導電雜質(zhì)是P型雜質(zhì)。
10.根據(jù)權(quán)利要求8的薄膜晶體管陣列面板，其中輕摻雜區(qū)分別設置在第一和第二多晶硅層中，并分別摻雜有第一和第二導電雜質(zhì)。
11.根據(jù)權(quán)利要求8的薄膜晶體管陣列面板，其中輕摻雜區(qū)只設置在第一多晶硅層中。
12.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中雜質(zhì)層與輕摻雜區(qū)交疊。
13.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中雜質(zhì)層不與源和漏區(qū)交疊。
14.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中雜質(zhì)層和柵極絕緣層具有基本相同的平面形狀。
15.根據(jù)權(quán)利要求14的薄膜晶體管陣列面板，其中柵極絕緣層與溝道區(qū)交疊，且不與源和漏區(qū)交疊。
16.根據(jù)權(quán)利要求1的薄膜晶體管陣列面板，其中多晶硅層還包括通過漏區(qū)與溝道區(qū)相隔開的存儲區(qū)，雜質(zhì)層還包括與溝道區(qū)交疊的第一雜質(zhì)層和與存儲區(qū)交疊的第二雜質(zhì)層。
17.一種薄膜晶體管陣列面板的制造方法，包括在基板上形成多晶硅層；在基板上沉積柵極絕緣層；在柵極絕緣層上沉積摻雜的硅層；在摻雜的硅層上沉積導電膜；相對于導電膜形成光刻膠；通過使用光刻膠作為蝕刻掩模的各向同性蝕刻來圖案化導電膜，以形成柵極；通過使用光刻膠作為蝕刻掩模的各向異性蝕刻來圖案化摻雜的硅層，以形成雜質(zhì)層；通過使用雜質(zhì)層作為掩模，將雜質(zhì)引入多晶硅層中來形成具有第一雜質(zhì)濃度的源和漏區(qū)；通過使用柵極作為掩模，將雜質(zhì)引入多晶硅件中來形成具有低于第一雜質(zhì)濃度的第二雜質(zhì)濃度的輕摻雜區(qū)；形成覆蓋柵極、具有分別暴露出源和漏區(qū)的接觸孔的層間絕緣層；和在層間絕緣層上形成源和漏極，源和漏極通過接觸孔分別連接到源和漏區(qū)。
18.根據(jù)權(quán)利要求17的方法，還包括形成連接到漏極的像素電極。
19.根據(jù)權(quán)利要求17的方法，其中通過等離子體增強化學氣相沉積或等離子體感光乳劑來進行用于形成源和漏區(qū)的雜質(zhì)的引入。
20.根據(jù)權(quán)利要求17的方法，還包括當圖案化摻雜的硅層時，蝕刻柵極絕緣層。
21.一種薄膜晶體管陣列面板，包括絕緣層；傳輸柵極信號的柵極導體；和摻雜有雜質(zhì)并插入到絕緣層和柵極導體之間的雜質(zhì)層。
22.根據(jù)權(quán)利要求21的薄膜晶體管陣列面板，還包括具有源區(qū)、漏區(qū)和設置在源區(qū)和漏區(qū)之間的溝道區(qū)的半導體層，其中絕緣層設置在半導體層上，且雜質(zhì)層與溝道區(qū)交疊且不與源和漏區(qū)交疊。
23.根據(jù)權(quán)利要求22的薄膜晶體管陣列面板，還包括在源區(qū)和溝道區(qū)之間的第一輕摻雜區(qū)，和在溝道區(qū)和漏區(qū)之間的第二輕摻雜區(qū)，其中雜質(zhì)層與第一和第二輕摻雜區(qū)交疊。
24.根據(jù)權(quán)利要求21的薄膜晶體管陣列面板，其中雜質(zhì)層摻雜有N型導電雜質(zhì)。
全文摘要
提供了一種薄膜晶體管陣列面板，其包括具有顯示區(qū)域和驅(qū)動器的基板；多晶硅層，形成于基板上，并包括溝道、源和漏區(qū)和設置在溝道區(qū)與源和漏區(qū)之間、且具有低于源和漏區(qū)的雜質(zhì)濃度的輕摻雜區(qū)；形成于多晶硅層上的柵極絕緣層；形成于柵極絕緣層上并與多晶硅層的溝道區(qū)交疊而且摻雜有雜質(zhì)的雜質(zhì)層；形成于雜質(zhì)層上的柵極；覆蓋柵極并具有分別暴露出源和漏區(qū)的第一和第二接觸孔的層間絕緣層；以及通過第一和第二接觸孔分別連接到源和漏區(qū)的源和漏極。
文檔編號H01L21/02GK1790723SQ20051011990
公開日2006年6月21日 申請日期2005年9月23日 優(yōu)先權(quán)日2004年9月24日
發(fā)明者鄭震九, 柳春基, 樸慶珉 申請人:三星電子株式會社