專利名稱：一種源漏位于絕緣層上的mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，尤其涉及一種源漏位于絕緣層上的MOSFET晶體管的制作方法。
背景技術(shù)：
集成電路尤其是超大規(guī)模集成電路中的主要器件是金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxide semiconductor field effect transistor，簡(jiǎn)稱MOSFET)。器件尺寸的不斷縮小可以提高M(jìn)OSFET器件的性能，同時(shí)可以極大地提高單個(gè)芯片的集成密度。并且隨著芯片尺寸的不斷擴(kuò)大，電路功能也不斷地增多。現(xiàn)在，MOSFET的幾何尺寸已經(jīng)進(jìn)入到納米尺度。
當(dāng)MOSFET器件的幾何尺寸進(jìn)入到納米尺度，各種微觀效應(yīng)相繼出現(xiàn)，嚴(yán)重地影響了器件性能隨尺寸縮小進(jìn)一步的提高。為了使器件尺寸縮小的同時(shí)繼續(xù)提高器件的性能，各種新工藝設(shè)計(jì)和新器件結(jié)構(gòu)被不斷提出。其中，最重要的兩種新技術(shù)是絕緣體上的硅(SOI)和Super halo摻雜技術(shù)。
絕緣體上的硅包括超薄體(UTB)技術(shù)無疑是一種非常具有吸引力的用于納米MOSFET器件制造的技術(shù)。但是，由于SOI材料中埋氧的存在，SOI器件有兩個(gè)固有的缺點(diǎn)，即所謂的“浮體效應(yīng)”和“自熱效應(yīng)”。另外，UTB器件對(duì)于硅膜厚度的要求，以及對(duì)全片硅膜厚度一致性的要求，也是目前SOI工藝中難以實(shí)現(xiàn)的。
Super halo摻雜技術(shù)也是一項(xiàng)非常重要的技術(shù)。當(dāng)器件尺寸縮小到深亞微米尺度乃至納米尺度時(shí)，Super halo摻雜可以極其顯著地減小器件的短溝道效應(yīng)，并且提供良好的閾值電壓調(diào)節(jié)能力。但是，Super halo摻雜需要非常精確的摻雜分布，這點(diǎn)在實(shí)際的工藝中難以做到；其次，利用Super halo摻雜技術(shù)的傳統(tǒng)的體硅MOSFET器件有著較大的源漏寄生電容和漏電；再次，由于溝道相對(duì)還是高摻雜，由于雜質(zhì)漲落帶來的閾值電壓擺幅在Super halo摻雜MOSFET器件中也難以消除。
一種新的源漏位于絕緣層上的MOSFET晶體管可以解決上述技術(shù)存在的問題。該結(jié)構(gòu)器件的源漏位于絕緣層上，與傳統(tǒng)的體硅MOSFET器件相比，源漏寄生電容減小，短溝道特性也有較大的改進(jìn)。同時(shí)，該結(jié)構(gòu)器件的溝道下方?jīng)]有埋氧，溝道與襯底直接相連，溝道和襯底是電耦合的，不會(huì)產(chǎn)生由于載流子積累而導(dǎo)致的浮體效應(yīng)，器件工作時(shí)產(chǎn)生的熱量可以通過埋氧中的硅通道及時(shí)地耗散出去。這樣，SOI器件的浮體效應(yīng)和自熱效應(yīng)得到了解決。利用Super halo摻雜技術(shù)并對(duì)其進(jìn)行相應(yīng)的簡(jiǎn)化，避免工藝的復(fù)雜性，新型結(jié)構(gòu)MOSFET器件特性會(huì)有進(jìn)一步的提高。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種制備源漏位于絕緣層上的MOSFET晶體管的方法。
本發(fā)明的技術(shù)方案如下一種源漏在絕緣層上的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體襯底表面形成高摻雜區(qū)；(2)外延生長(zhǎng)一未摻雜半導(dǎo)體層；(3)形成淺槽隔離場(chǎng)區(qū)；(4)生長(zhǎng)柵介質(zhì)層；(5)淀積柵電極層和犧牲介質(zhì)層，接著光刻和刻蝕所淀積的犧牲介質(zhì)層、柵電極層形成柵電極圖形；(6)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵介質(zhì)層，使兩側(cè)襯底表面露出；(7)腐蝕所露出的襯底，到高摻雜區(qū)時(shí)停止腐蝕；(8)選擇腐蝕高摻雜區(qū)，當(dāng)?shù)竭_(dá)柵覆蓋處停止腐蝕；(9)淀積絕緣介質(zhì)，填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(10)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(11)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(12)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的MOS晶體管。
上述的制作方法，所述的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAs，或其它II-VI，III-V和IV-IV族的二元和三元化合物半導(dǎo)體。
上述的制作方法，所述步驟(4)中的柵介質(zhì)層材料為二氧化硅。
上述的制作方法，所述步驟(4)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
上述的制作方法，所述步驟(5)中的柵電極層材料為多晶硅。
上述的制作方法，所述步驟(5)中的犧牲介質(zhì)層材料為氮化硅，或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
上述的制作方法，所述步驟(6)中的犧牲側(cè)墻介質(zhì)層材料為氮化硅，或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
上述的制作方法，所述步驟(8)中的腐蝕溶液為氫氟酸和硝酸系統(tǒng)，或者其它對(duì)摻雜硅等半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液配方。
上述的制作方法，所述步驟(9)中淀積的填充層為二氧化硅或者氮化硅。
上述的制作方法，所述的在高摻雜區(qū)上外延生長(zhǎng)的未摻雜半導(dǎo)體層的厚度5-30nm；柵介質(zhì)層的厚度為1-1.5nm；柵電極層的厚度為80-150nm；犧牲介質(zhì)層的厚度為20-40nm；犧牲側(cè)墻介質(zhì)層的厚度為30-150nm；柵電極兩側(cè)形成的側(cè)墻寬度為25-150nm；薄介質(zhì)層的厚度為5-20nm。
本發(fā)明的源漏在絕緣層上的MOS晶體管的制作方法，是通過擴(kuò)散或離子注入以及外延工藝，在半導(dǎo)體襯底表面形成低摻雜層，并在其下形成高摻雜的隱埋層，再利用對(duì)摻雜的選擇腐蝕技術(shù)將源漏底下的高摻雜區(qū)腐蝕掉，之后用介質(zhì)填充腐蝕后留下的孔洞，形成源漏下的絕緣層，從而實(shí)現(xiàn)源漏位于絕緣層上的MOSFET晶體管。
本發(fā)明的優(yōu)點(diǎn)和積極效果本發(fā)明的MOSFET晶體管工藝制備方法和傳統(tǒng)的CMOS工藝相兼容，利用從源漏兩端開槽對(duì)高摻雜區(qū)進(jìn)行選擇腐蝕，這個(gè)工藝過程是自對(duì)準(zhǔn)的。相對(duì)于注氧隔離工藝的制作方法，本發(fā)明的工藝制備過程利用選擇腐蝕技術(shù)，有著較小的熱預(yù)算，同時(shí)不會(huì)對(duì)源漏的半導(dǎo)體膜造成損傷，可以保證器件有著較小的源漏寄生電阻和很好的短溝道特性，有利于提高器件的性能。同時(shí)，采用本發(fā)明的工藝制備方法，在制備的MOSFET晶體管中溝道區(qū)下方與絕緣層相連的體區(qū)高摻雜，在溝道區(qū)垂直于溝道方向形成摻雜為階躍函數(shù)的雜質(zhì)分布。這種雜質(zhì)分布可以看作是簡(jiǎn)化的Super halo摻雜，可以提高器件的短溝道特性。
本發(fā)明的制備方法工藝簡(jiǎn)單，制備出的器件結(jié)合了納米MOSFET器件制作工藝的兩種新技術(shù)的優(yōu)點(diǎn)，具有較高的實(shí)用價(jià)值，有望在未來的納米集成電路中得到應(yīng)用。


圖1示意了在襯底表面形成高摻雜區(qū)的工藝步驟；圖2示意了在高摻雜區(qū)上外延生長(zhǎng)硅層的工藝步驟；圖3示意了淺槽隔離的工藝步驟；圖4示意了生長(zhǎng)柵介質(zhì)層的工藝步驟；圖5示意了柵電極以及犧牲側(cè)墻形成的工藝步驟；圖6示意了體硅腐蝕形成硅槽的工藝步驟；圖7示意了選擇腐蝕高摻雜硅層的工藝步驟；圖8示意了硅槽填充的工藝步驟；圖9示意了第二次柵電極側(cè)墻形成和源漏注入的工藝步驟；圖中1—硅襯底 2—注入高摻雜硅區(qū)3—外延生長(zhǎng)硅膜 4—淺槽隔離5—柵氧化層 6—氮化硅側(cè)墻7—多晶硅柵 8—RIE刻蝕形成的硅槽9—選擇刻蝕形成的硅槽 10—填充硅槽的二氧化硅11—二氧化硅側(cè)墻12—器件的漏區(qū)13—器件的源區(qū)
具體實(shí)施例方式本發(fā)明制作方法的一具體實(shí)施例包括圖1至圖9所示的工藝步驟所用單晶硅襯底的晶向?yàn)?100)，體區(qū)初始為輕摻雜，B+離子注入，注入劑量為1e+16/cm-2，注入能量為20KeV，獲得一表面高摻雜的硅區(qū)，如圖1所示。
在高摻雜硅上外延一未摻雜層硅膜，厚度為5-30nm，如圖2所示。
采用常規(guī)CMOS淺槽隔離技術(shù)制作有源區(qū)隔離層，如圖3所示。
接著生長(zhǎng)柵介質(zhì)層，柵介質(zhì)層為二氧化硅，其厚度為1-1.5nm。柵介質(zhì)的形成方法還可以為下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)，如圖4所示。
淀積柵電極層多晶硅層和犧牲介質(zhì)層氮化硅，如圖5所示。多晶硅層的厚度為80-150nm，氮化硅層的厚度為20-40nm。接著采用常規(guī)CMOS工藝光刻和刻蝕所淀積的多晶硅層和犧牲介質(zhì)層氮化硅。所淀積的柵電極材料還可以為多晶鍺硅合金。用LPCVD淀積30-150nm的犧牲側(cè)墻介質(zhì)層氮化硅，接著用回刻(etch-back)技術(shù)在柵電極兩側(cè)形成寬度為25-150nm的氮化硅側(cè)墻。然后以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵二氧化硅層的裸露部分。
以犧牲介質(zhì)層氮化硅掩膜腐蝕半導(dǎo)體體區(qū)所顯露的部分以形成硅槽。硅槽的深度為20-50nm。由于硅槽是以柵電極兩側(cè)的介質(zhì)層氮化硅為掩膜而形成，故其結(jié)構(gòu)與柵電極是自對(duì)準(zhǔn)的，如圖6所示。
采用選擇腐蝕技術(shù)腐蝕高摻雜硅層，腐蝕溶液為HF∶HNO3∶CH3COOH，體積比為1(40％)∶3(70％)∶8(100％)，通過控制腐蝕時(shí)間，當(dāng)?shù)竭_(dá)柵邊界處，腐蝕停止，如圖7所示。
采用CVD淀積一層二氧化硅，用以填充腐蝕帶來的源漏底下的硅槽，形成源漏底下的絕緣層，回刻去除表面的二氧化硅。如圖8所示。
用熱磷酸腐蝕掉所有柵電極頂部和兩側(cè)的犧牲介質(zhì)氮化硅層，并熱生長(zhǎng)另一厚度為5-20nm的二氧化硅介質(zhì)層，并以此為緩沖層，低能離子注入摻雜柵電極和柵電極兩側(cè)的體區(qū)部分，摻雜劑為砷。接著各向異性干法刻蝕所述離子注入緩沖層以形成柵電極側(cè)墻并使體區(qū)在柵電極兩側(cè)的表面暴露，如圖9所示。
最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的源漏位于絕緣層上的MOS晶體管。
權(quán)利要求
1.一種源漏位于絕緣層上的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體襯底表面形成高摻雜區(qū)；(2)外延生長(zhǎng)一未摻雜半導(dǎo)體層；(3)形成淺槽隔離場(chǎng)區(qū)；(4)生長(zhǎng)柵介質(zhì)層；(5)淀積柵電極層和犧牲介質(zhì)層，接著光刻和刻蝕形成柵電極圖形；(6)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵介質(zhì)層，使兩側(cè)襯底表面露出；(7)腐蝕所露出的襯底，到高摻雜區(qū)時(shí)停止腐蝕；(8)選擇腐蝕高摻雜區(qū)，當(dāng)?shù)竭_(dá)柵覆蓋處停止腐蝕；(9)淀積絕緣介質(zhì)，填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(10)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(11)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(12)最后進(jìn)入常規(guī)CMOS后道工序，即可制得所述的MOS晶體管。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe或者GaAs，或其它II-VI，III-V和IV-IV族的二元和三元化合物半導(dǎo)體。
3.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(4)中的柵介質(zhì)層為二氧化硅。
4.如權(quán)利要求2所述的制作方法，其特征在于，所述步驟(4)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
5.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(5)中的柵電極層材料為多晶硅或者多晶鍺硅合金。
6.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(5)中的犧牲介質(zhì)層材料為氮化硅。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(6)中的犧牲側(cè)墻介質(zhì)層材料為氮化硅。
8.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(8)中的腐蝕溶液為氫氟酸和硝酸系統(tǒng)。
9.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(9)中淀積的絕緣介質(zhì)為二氧化硅或者氮化硅。
10.如權(quán)利要求1所述的制作方法，其特征在于，所述的在高摻雜區(qū)上外延生長(zhǎng)的未摻雜半導(dǎo)體層的厚度5-30nm；柵介質(zhì)層的厚度為1-1.5nm；柵電極層的厚度為80-150nm犧牲介質(zhì)層的厚度為20-40nm；犧牲側(cè)墻介質(zhì)層的厚度為30-150nm；柵電極兩側(cè)形成的側(cè)墻寬度為25-150nm；薄介質(zhì)層的厚度為5-20nm。
全文摘要
本發(fā)明公開了一種制備源漏位于絕緣層上的MOSFET晶體管的方法，是通過擴(kuò)散或離子注入以及外延工藝，在半導(dǎo)體襯底表面形成低摻雜層，并在其下形成高摻雜的隱埋層，再利用對(duì)摻雜的選擇腐蝕技術(shù)將源漏底下的高摻雜區(qū)腐蝕掉，之后用介質(zhì)填充腐蝕后留下的孔洞，形成源漏下的絕緣層，從而實(shí)現(xiàn)源漏位于絕緣層上的MOSFET晶體管。本發(fā)明的制備方法和傳統(tǒng)CMOS工藝相兼容，制備出的器件結(jié)合了納米MOSFET器件制作工藝的兩種新技術(shù)的優(yōu)點(diǎn)，具有較高的實(shí)用價(jià)值，有望在未來的納米集成電路中得到應(yīng)用。
文檔編號(hào)H01L21/02GK1731570SQ20051008632
公開日2006年2月8日 申請(qǐng)日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者張盛東, 李定宇, 柯偉, 孫雷, 韓汝琦 申請(qǐng)人:北京大學(xué)