專利名稱：高壓元件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高壓元件結(jié)構(gòu)，特別是涉及一種可以抑制寄生電流(parasitical current)的高壓元件結(jié)構(gòu)。
背景技術(shù)：
近年來，隨著移動電話等電子通訊產(chǎn)品的蓬勃發(fā)展，其所應(yīng)用的液晶顯示器(liquid crystal display；LCD)的驅(qū)動器顯得格外的重要。現(xiàn)今業(yè)界已開發(fā)出32伏特、0.18微米高壓工藝技術(shù)的產(chǎn)品，以應(yīng)用于可攜式單芯片薄膜晶體管液晶顯示器(thin film transistor liquid crystal display；TFT LCD)等領(lǐng)域，這項技術(shù)的特點是可以為柵極驅(qū)動、源極驅(qū)動及控制器提供不同的電壓，使其能夠嵌入超高密度的靜態(tài)隨機(jī)存取存儲器(static random access memory；SRAM)元件中，并制造出面積更小的芯片。
請參考圖1，圖1為現(xiàn)有高壓元件結(jié)構(gòu)10的上視圖。如圖1所示，高壓元件結(jié)構(gòu)10形成于一P型基底(圖未顯示)中，包括一第一N型井區(qū)12(如虛線所示區(qū)域)、一第二N型井區(qū)14(如虛線所示區(qū)域)、一連接部分第一N型井區(qū)12與第二N型井區(qū)14的通道擴(kuò)散區(qū)(channel diffusion)16(如虛線所示區(qū)域)及一覆蓋于通道擴(kuò)散區(qū)16上方的多晶硅柵極18。高壓元件結(jié)構(gòu)10還包括一源極擴(kuò)散區(qū)20位于第一N型井區(qū)12中、一漏極擴(kuò)散區(qū)22位于第二N型井區(qū)14中，以及淺溝隔離(shallow trench isolation)24位于P型基底(圖未顯示)，用以將源極擴(kuò)散區(qū)20、漏極擴(kuò)散區(qū)22及通道擴(kuò)散區(qū)16作良好的隔離。其中，源極擴(kuò)散區(qū)20、漏極擴(kuò)散區(qū)22及多晶硅柵極18分別藉由接觸插塞26、28、30、32及34連接外部電路(圖未顯示)。
為了避免通道擴(kuò)散區(qū)的角落產(chǎn)生漏電流的現(xiàn)象，根據(jù)現(xiàn)有技術(shù)，高壓元件結(jié)構(gòu)10經(jīng)過改良，使得通道擴(kuò)散區(qū)16的長度大于源極擴(kuò)散區(qū)20及漏極擴(kuò)散區(qū)22的長度。然而，現(xiàn)今元件的尺寸越縮越小，造成通道擴(kuò)散區(qū)16長于源極擴(kuò)散區(qū)20及漏極擴(kuò)散區(qū)22的突出區(qū)域36及38具有高柵極電壓的地方產(chǎn)生許多寄生電流(parasitical current)，并造成不可預(yù)測的輸出電流電壓特性(I-V characteristic)曲線。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種高壓元件結(jié)構(gòu)，以解決前述的問題。
為達(dá)上述目的，根據(jù)本發(fā)明的優(yōu)選實施例，本發(fā)明的高壓元件結(jié)構(gòu)設(shè)于一第一導(dǎo)電類型的一基底中，且高壓元件結(jié)構(gòu)包含具有第二導(dǎo)電類型的一第一井區(qū)及一第二井區(qū)位于基底中、具有一第一長度的一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)分別位于第一井區(qū)及第二井區(qū)中以及具有一第二長度的一導(dǎo)體柵極層位于基底表面。其中，第二長度大于第一長度，因此形成二突出區(qū)域于導(dǎo)體柵極層兩側(cè)。本發(fā)明還包括一柵極氧化層位于導(dǎo)體柵極層所覆蓋的基底表面、一通道擴(kuò)散區(qū)位于被導(dǎo)體柵極層所覆蓋的基底中并位于部分第一井區(qū)及第二井區(qū)上方、至少一淺溝隔離位于基底中以隔離源極擴(kuò)散區(qū)、漏極擴(kuò)散區(qū)及通道擴(kuò)散區(qū)以及二窗口分別位于各突出區(qū)域。其中，各窗口暴露出部分柵極氧化層。
由于本發(fā)明形成二窗口于導(dǎo)體柵極層兩側(cè)突出的區(qū)域，故可有效地抑制寄生電流(parasitical current)的產(chǎn)生，并仍保有現(xiàn)有高壓元件結(jié)構(gòu)的長通道擴(kuò)散區(qū)可避免通道擴(kuò)散區(qū)的角落產(chǎn)生漏電流現(xiàn)象的優(yōu)點，因此本發(fā)明非常有利于小尺寸的高壓元件的制作。
為了進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而附圖僅供參考與輔助說明用，并非用來對本發(fā)明加以限制。


圖1為現(xiàn)有高壓元件結(jié)構(gòu)的上視圖。
圖2為本發(fā)明的高壓元件結(jié)構(gòu)的上視圖。
圖3為圖2中沿切線AA’的剖面示意圖。
圖4為圖2中沿切線BB’的剖面示意圖。
簡單符號說明10高壓元件結(jié)構(gòu)12第一N型井區(qū)14第二N型井區(qū) 16通道擴(kuò)散區(qū)
18多晶硅柵極 20源極擴(kuò)散區(qū)22漏極擴(kuò)散區(qū) 24淺溝隔離26接觸插塞28接觸插塞30接觸插塞32接觸插塞34接觸插塞36突出區(qū)域38突出區(qū)域50高壓元件結(jié)構(gòu)52第一井區(qū)54第二井區(qū)56源極擴(kuò)散區(qū) 58漏極擴(kuò)散區(qū)60導(dǎo)體柵極層 62通道擴(kuò)散區(qū)64突出區(qū)域66突出區(qū)域68窗口70窗口72接觸插塞74接觸插塞76接觸插塞78接觸插塞80接觸插塞82淺溝隔離84基底86柵極氧化層具體實施方式
請參考圖2，圖2為本發(fā)明的高壓元件結(jié)構(gòu)50的上視圖。如圖2所示，本發(fā)明的高壓元件結(jié)構(gòu)50設(shè)于一第一導(dǎo)電類型的一基底(圖未顯示)中，且該高壓元件結(jié)構(gòu)包含具有第二導(dǎo)電類型的一第一井區(qū)52(如虛線所示區(qū)域)及一第二井區(qū)54(如虛線所示區(qū)域)位于基底中、具有一第一長度L1的一源極擴(kuò)散區(qū)56及一漏極擴(kuò)散區(qū)58分別位于第一井區(qū)52及第二井區(qū)54中、具有一第二長度L2的一導(dǎo)體柵極層60位于基底表面、一通道擴(kuò)散區(qū)62(如虛線所示區(qū)域)位于被導(dǎo)體柵極層60所覆蓋的基底中并位于部分第一井區(qū)52及第二井區(qū)54上方以及一柵極氧化層(圖未顯示)位于導(dǎo)體柵極層60所覆蓋的基底表面。其中，第一導(dǎo)電類型具有P型摻雜者，第二導(dǎo)電類型具有N型摻雜者，以使高壓元件結(jié)構(gòu)50位于P型摻雜的基底中并具有N型摻雜的第一井區(qū)52與第二井區(qū)54，或者第一導(dǎo)電類型具有N型摻雜者，第二導(dǎo)電類型具有P型摻雜者，以使高壓元件結(jié)構(gòu)50位于N型摻雜的基底中并具有P型摻雜的第一井區(qū)52與第二井區(qū)54。導(dǎo)體柵極層60可由多晶硅(poly-silicon)或金屬多晶硅化合物與多晶硅所結(jié)合的雙層結(jié)構(gòu)等等所構(gòu)成。
上述第二長度L2大于第一長度L1，因此導(dǎo)體柵極層60的長度L2大于源極擴(kuò)散區(qū)56及漏極擴(kuò)散區(qū)58的長度L1，于是形成二突出區(qū)域64與66于導(dǎo)體柵極層60兩側(cè)，且導(dǎo)體柵極層60兩側(cè)的突出區(qū)域64與66具有二窗口68與70以暴露出部分柵極氧化層。其中，本發(fā)明于定義出導(dǎo)體柵極層60的時候，亦同時形成窗口68與70。通道擴(kuò)散區(qū)62的長度大于源極擴(kuò)散區(qū)56及漏極擴(kuò)散區(qū)58的長度，因此本發(fā)明可有效避免通道擴(kuò)散區(qū)62的角落產(chǎn)生漏電流的現(xiàn)象。
本發(fā)明的高壓元件結(jié)構(gòu)50還包括接觸插塞72、74、76、78及80分別位于源極擴(kuò)散區(qū)56、漏極擴(kuò)散區(qū)58及導(dǎo)體柵極層60的突出區(qū)域64上方以連接外部電路(圖未顯示)以及至少一淺溝隔離(shallow trench isolation)82位于基底中以隔離源極擴(kuò)散區(qū)56、漏極擴(kuò)散區(qū)58及通道擴(kuò)散區(qū)62。
為了更清楚說明本發(fā)明的高壓元件結(jié)構(gòu)，請參考圖3及圖4，圖3為圖2中沿切線AA’的剖面示意圖及圖4為圖2中沿切線BB’的剖面示意圖。如圖3所示，本發(fā)明的高壓元件結(jié)構(gòu)50位于第一導(dǎo)電類型的基底84中，包含具有第二導(dǎo)電類型的第一井區(qū)52及第二井區(qū)54位于基底84中、源極擴(kuò)散區(qū)56及漏極擴(kuò)散區(qū)58分別位于第一井區(qū)52及第二井區(qū)54中、導(dǎo)體柵極層60位于基底84表面、通道擴(kuò)散區(qū)62位于被導(dǎo)體柵極層60所覆蓋的基底84中并位于部分第一井區(qū)52及第二井區(qū)54上方、柵極氧化層86位于導(dǎo)體柵極層60與基底84表面之間以及淺溝隔離82位于基底84中以隔離源極擴(kuò)散區(qū)56、漏極擴(kuò)散區(qū)58及通道擴(kuò)散區(qū)62。
如圖4所示，導(dǎo)體柵極層60的突出區(qū)域64具有窗口68以暴露出部分柵極氧化層86。其中，導(dǎo)體柵極層60覆蓋于基底84中的通道擴(kuò)散區(qū)62上方，且基底84中包括淺溝隔離82以形成隔離。
相較于現(xiàn)有技術(shù)，由于本發(fā)明于導(dǎo)體柵極層兩側(cè)突出的區(qū)域形成二窗口，故可有效地避免凸出于通道擴(kuò)散區(qū)的導(dǎo)體柵極層所導(dǎo)致的電壓效應(yīng)，進(jìn)而能抑制寄生電流的產(chǎn)生，并能保有現(xiàn)有高壓元件結(jié)構(gòu)的長通道擴(kuò)散區(qū)可避免通道擴(kuò)散區(qū)的角落產(chǎn)生漏電流現(xiàn)象的優(yōu)點，因此本發(fā)明非常有利于小尺寸的高壓元件的制作。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種高壓元件結(jié)構(gòu)，該高壓元件結(jié)構(gòu)設(shè)于一第一導(dǎo)電類型的一基底中，且該高壓元件結(jié)構(gòu)包括位于該基底中的具有一第二導(dǎo)電類型的一第一井區(qū)及一第二井區(qū)；分別位于該第一井區(qū)及該第二井區(qū)中的具有一第一長度的一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)；位于該基底表面的具有一第二長度的一導(dǎo)體柵極層，其中該第二長度大于該第一長度，以于該導(dǎo)體柵極層兩側(cè)形成二突出區(qū)域；一通道擴(kuò)散區(qū)，位于被該導(dǎo)體柵極層所覆蓋的該基底中；以及二窗口，分別位于這些突出區(qū)域的該導(dǎo)體柵極層中。
2.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，其中該第一導(dǎo)電類型具有P型摻雜，該第二導(dǎo)電類型具有N型摻雜。
3.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，其中該第一導(dǎo)電類型具有N型摻雜，該第二導(dǎo)電類型具有P型摻雜。
4.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，其中該導(dǎo)體柵極層為多晶硅所構(gòu)成。
5.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，其中該通道擴(kuò)散區(qū)位于部分該第一井區(qū)及該第二井區(qū)上方。
6.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，其中該導(dǎo)體柵極層所覆蓋的該基底表面還包括一柵極氧化層。
7.如權(quán)利要求6所述的高壓元件結(jié)構(gòu)，其中這些窗口暴露出部分該柵極氧化層。
8.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，還包括一接觸插塞，位于這些突出區(qū)域上方。
9.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，還包括至少一接觸插塞，位于該源極擴(kuò)散區(qū)上方。
10.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，還包括至少一接觸插塞，位于該漏極擴(kuò)散區(qū)上方。
11.如權(quán)利要求1所述的高壓元件結(jié)構(gòu)，還包括位于該基底中的至少一淺溝隔離，以隔離該源極擴(kuò)散區(qū)、該漏極擴(kuò)散區(qū)及該通道擴(kuò)散區(qū)。
12.一種高壓元件結(jié)構(gòu)，該高壓元件結(jié)構(gòu)設(shè)于一第一導(dǎo)電類型的一基底中，且該高壓元件結(jié)構(gòu)包括位于該基底中的具有一第二導(dǎo)電類型的一第一井區(qū)及一第二井區(qū)；分別位于該第一井區(qū)及該第二井區(qū)中的具有一第一長度的一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)；位于該基底表面的具有一第二長度的一導(dǎo)體柵極層，其中該第二長度大于該第一長度，于該導(dǎo)體柵極層兩側(cè)形成二突出區(qū)域；一柵極氧化層，位于該導(dǎo)體柵極層所覆蓋的該基底表面；一通道擴(kuò)散區(qū)，位于被該導(dǎo)體柵極層所覆蓋的該基底中，并位于部分該第一井區(qū)及該第二井區(qū)上方；位于該基底中的至少一淺溝隔離，以隔離該源極擴(kuò)散區(qū)、該漏極擴(kuò)散區(qū)及該通道擴(kuò)散區(qū)；以及二窗口，分別位于這些突出區(qū)域的該導(dǎo)體柵極層中，且這些窗口分別暴露出部分該柵極氧化層。
13.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，其中該第一導(dǎo)電類型具有P型摻雜，該第二導(dǎo)電類型具有N型摻雜。
14.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，其中該第一導(dǎo)電類型具有N型摻雜，該第二導(dǎo)電類型具有P型摻雜。
15.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，其中該導(dǎo)體柵極層為多晶硅所構(gòu)成。
16.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，還包括一接觸插塞，位于這些突出區(qū)域上方。
17.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，還包括至少一接觸插塞，位于該源極擴(kuò)散區(qū)上方。
18.如權(quán)利要求12所述的高壓元件結(jié)構(gòu)，還包括至少一接觸插塞，位于該漏極擴(kuò)散區(qū)上方。
全文摘要
一種高壓元件結(jié)構(gòu)設(shè)于一第一導(dǎo)電類型的一基底中，包含具有第二導(dǎo)電類型的一第一井區(qū)及一第二井區(qū)位于基底中、具有一第一長度的一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)分別位于第一井區(qū)及第二井區(qū)中以及具有一第二長度的一導(dǎo)體柵極層位于基底表面。其中第二長度大于第一長度，因此形成二突出區(qū)域于導(dǎo)體柵極層兩側(cè)。本發(fā)明還包括二窗口分別位于各突出區(qū)域。
文檔編號H01L29/78GK1832197SQ20051005431
公開日2006年9月13日 申請日期2005年3月8日 優(yōu)先權(quán)日2005年3月8日
發(fā)明者李文芳, 徐尉倫, 林育賢 申請人:聯(lián)華電子股份有限公司