專利名稱：半導體器件的制作方法
技術(shù)領域：
本發(fā)明涉及一種雙極晶體管，具體涉及偏置電壓減小、導通電阻減小以及效率提高的異質(zhì)結(jié)型雙極晶體管如便攜式終端中的功率放大器。
背景技術(shù)：
近年來技術(shù)的進步伴隨異質(zhì)結(jié)雙極晶體管(HBT)如用于便攜式終端的功率晶體管的使用增長。為了延長便攜式終端中電池的使用時間，重要的是提高便攜終端的功率晶體管的功率-增加效率。在HBT的伏安特性中，存在一個區(qū)域，其中當集電極-發(fā)射極電壓VCE接近0V時，即使VCE增加，集電極電流IC也不流動；通過減少該區(qū)域，可以大大地提高HBT功率-增加效率。IC不流動處的最高VCE被稱作偏置電壓，為了提高效率，重要的是降低偏置電壓以及導通電阻。
在低偏壓結(jié)構(gòu)的例子中，在IEEE Transactions on ElectronDevices，Vol.50 No.4，2003，pp.894-900(此后，“現(xiàn)有技術(shù)例子1″)的表1中描述的常規(guī)HBT中，在集電極層和基極層之間采用具有大的價帶突變ΔE的InGaP層，以及其頂部形成的GaAs間隔層。InGaP層充當空穴阻擋層，抑制子集電極和基極之間的空穴移動。在常規(guī)HBT的結(jié)構(gòu)中，如圖17所示，在子集電極層10上依次淀積GaAs集電極層9a、不摻雜的空穴阻擋薄膜層8c、GaAs間隔層8d以及基極層7。
美國專利號6,563,145(此后“現(xiàn)有技術(shù)例子2”)的圖3中所示的常規(guī)HBT類似于現(xiàn)有技術(shù)例子1配置。圖18中示出了現(xiàn)有技術(shù)例子2中公開的常規(guī)HBT的剖面結(jié)構(gòu)。在該現(xiàn)有技術(shù)例子中，在子集電極層10上依次淀積GaAs集電極層9a、N型空穴阻擋薄膜層8a、N型δ摻雜(也稱作尖峰(spike)-摻雜)區(qū)15、GaAs間隔層8d以及基極層7。為了提高N型空穴阻擋薄膜層8a和GaAs間隔層8d之間導帶的連接提供N型δ摻雜區(qū)15。
日本未審專利申請公開號2002-252344(此后“現(xiàn)有技術(shù)例子3”)的圖1中公開的常規(guī)HBT具有集電極-向上結(jié)構(gòu)，但是基本上采用與現(xiàn)有技術(shù)例子1所示結(jié)構(gòu)相同的結(jié)構(gòu)。圖19中示出了該常規(guī)HBT的剖面結(jié)構(gòu)。采用一種結(jié)構(gòu)，其中在InGaAs帽層14的下面依次形成GaAs集電極層9a、N型空穴阻擋薄膜層8a、GaAs間隔層8d以及基極層7，InGaAs帽層14相當于子集電極層10。
這些現(xiàn)有技術(shù)例子基本上采用其中在GaAs集電極層9a和基極層7之間插入空穴阻擋層(8a，8c)以及GaAs間隔層8d的結(jié)構(gòu)。
接下來，解釋常規(guī)HBT中的工作。對于VCE基本上為0V，當基極電壓VBE高于導通電壓時，除了從基極電極2流動到發(fā)射極電極1的電流之外，如果從基極電極2流動到集電極電極3的電流很大，那么集電極電流為負，亦即電流在相反方向上流動。這里，如果VCE增加，那么基極和集電極之間的PN結(jié)從正向偏置變?yōu)榉聪蚱?，從基極電極2流動到集電極電極3的電流減小，且當VCE超過偏置電壓時，電流在正方向流動。因此，為了降低偏置電壓，當VCE接近0V時，必須抑制電流從基極電極2流動到集電極電極3。在正常工作期間，從集電極電極3通過基極層7流動到發(fā)射極1的是電子，以及即使空穴電流被抑制，以便減小從基極電極2流動到集電極電極3的電流，對正常工作期間的性能也沒有副作用。因此在基極層7和子集電極層10之間形成空穴阻擋層，亦即價帶突變，對于減小偏置電壓是有效的。
使用寬帶隙材料形成空穴阻擋層；但是通常，除價帶突變之外，也發(fā)生導帶突變，導致導通電阻增加的問題。為了減輕圖17中所示的常規(guī)HBT中的導帶突變的效果，在用于空穴阻擋層形成的不摻雜空穴阻擋薄膜層8c和基極層7之間插入GaAs間隔層8d。
圖20示出了圖17的常規(guī)HBT中的導帶形狀。由于在不摻雜的空穴阻擋薄膜層8c和基極層7之間插入GaAs間隔層8d，因此由于在不摻雜的空穴阻擋薄膜層8c中形成的導帶突變，電子從基極層7朝著具有比勢壘能量更高的集電極流動，因此不容易受勢壘的影響。結(jié)果，認為不摻雜空穴阻擋薄膜層8c的引入允許減小導通電阻，且因此被廣泛地采用。
但是，在現(xiàn)有技術(shù)例子1、2和3中公開的HBT存在大量問題。
第一問題是通過引入GaAs間隔層8d，導通電阻不是降低而是增加的事實。第二問題是大電流流動時導通電阻增加。第三問題是基極集電極電容增加。

發(fā)明內(nèi)容
本發(fā)明認識到一種異質(zhì)結(jié)雙極晶體管，具有一個結(jié)構(gòu)，該結(jié)構(gòu)中在半絕緣半導體襯底上依次形成具有比集電極層更高摻雜濃度的第一導電類型的子集電極層、第一導電類型的集電極層、第二導電類型基極層以及第一導電類型的發(fā)射極層，其中在基極層和集電極層之間插入具有比基極層更寬帶隙的半導體材料的空穴阻擋層，以便與基極層直接接觸。
首先，說明與現(xiàn)有技術(shù)相比本發(fā)明能減小導通電阻。圖10示出了圖示本發(fā)明的作用的導帶形狀。圖11示出了圖17所示的現(xiàn)有技術(shù)例子1的導帶形狀。圖9示意地示出了從基極層7朝著GaAs集電極層9a移動的導帶形狀和電場強度。電場強度在基極層7的邊緣最強，且遠離邊緣趨于下降。因此，在圖17所示的現(xiàn)有技術(shù)例子1中，因為GaAs間隔層8d的存在，所以減弱了不摻雜空穴阻擋薄膜層8c中的電場。另一方面，因為在基極層7的邊緣存在N型空穴阻擋薄膜層8a，所以感覺到非常地強的電場。如由圖10中的導帶形狀可見，強電場使得電位傾斜，從而形成基本上三角形勢壘形狀，看到實際上勢壘寬度被大大地減小。另一方面，如從圖11的導帶形狀所見，在現(xiàn)有技術(shù)例子1中，由不摻雜的空穴阻擋薄膜層8c感覺到的電場較弱，且隨著不摻雜空穴阻擋薄膜層8c的厚度改變勢壘寬度基本上保持不變。圖12示意地示出了接近N型空穴阻擋薄膜層8a的放大的導帶形狀。圖13示意地示出了接近不摻雜的空穴阻擋薄膜層8c的放大的導帶形狀。在現(xiàn)有技術(shù)例子1中，如由圖13可見，由電子感覺到和由空穴感覺到的勢壘相同。另一方面，在本發(fā)明中，如由圖12可見，因為價帶的帶突變相對較大，因此由空穴感覺到的勢壘寬度基本上與現(xiàn)有技術(shù)例子1中的相同，但是因為導帶的帶突變較小，因此勢壘形狀接近三角形勢壘形狀，以及勢壘寬度被大大地減小。結(jié)果，與現(xiàn)有技術(shù)例子1比較，在本發(fā)明中，電子更容易從基極流動到集電極層，因此可以減小導通電阻。在現(xiàn)有技術(shù)例子1的情況下，實際地測量的導通電阻是8.9×10-6Ω-cm2，以及在圖1所示的本發(fā)明的情況下，實際測量的導通電阻減小到6.1×10-6Ω-cm2，從而對于本發(fā)明的結(jié)構(gòu)降低了導通電阻。該結(jié)果表明在低VCE工作過程中，如圖20中所示的模型和過去采用的模型中，電子不流動。換句話說，即使使不摻雜的空穴阻擋薄膜層8c中的導帶電位低于基極，但是實際上導通電阻沒有降低。在低VCE工作過程中，電子從基極層7朝著GaAs集電極層9a移動的動能較低，從而由于導帶底附近電子運動，即使使不摻雜的空穴阻擋薄膜層8c的電位位置低于基極層的電位位置，由于存在導帶突變，勢壘上升，從而認為導通電阻并未降低。
接下來，說明與現(xiàn)有技術(shù)比較，在本發(fā)明中，即使在大電流下，導通電阻也不趨于惡化。在圖17所示的現(xiàn)有技術(shù)例子1中，空穴阻擋層遠離基極層7，以便隨著集電極電流增加，空間電荷量增加，因此空穴被注入到GaAs間隔層8d中，由GaAs間隔層8d感覺到的電場急劇地下降，以及電子速度減小。結(jié)果，導通電阻隨集電極電流增加而趨于增加。另一方面，因為在本發(fā)明中，N型空穴阻擋薄膜層8a與基極層7接觸，因此基極層7中的空穴不容易注入到GaAs集電極層9a中，從而即使在大電流工作期間，由GaAs集電極層9a感覺到的電場也不會易于下降。結(jié)果，與現(xiàn)有技術(shù)相比較，在本發(fā)明中可以抑制由于集電極電流增加導通電阻上升的增加。
接下來，說明與現(xiàn)有技術(shù)相比較基極集電極電容被減小。在圖17所示的現(xiàn)有技術(shù)例子1的導帶形狀的示意圖(圖20)中，在GaAs間隔層8d和不摻雜的空穴阻擋薄膜層8c之間的導帶上有電位谷，以致電荷被集中，并且空間電荷量增加。結(jié)果，基極集電極電容增加。另一方面，在本發(fā)明中，設置N型空穴阻擋薄膜層8a與基極層7接觸，N型空穴阻擋薄膜層8a是空穴阻擋層，從而不會發(fā)生如現(xiàn)有技術(shù)的例子中看到的電容量增加。
接下來，說明P型δ摻雜區(qū)和P++ GaAs層的作用。新增加的P型δ摻雜區(qū)12和P++GaAs層17可以增加N型空穴阻擋薄膜層8a的內(nèi)建電位。通過該方法，由N型空穴阻擋薄膜層8a感覺到的電場可以增加，從而導通電阻可以被進一步降低。
如上所解釋，本發(fā)明的第一有利結(jié)果是能夠提供一種在降低偏置電壓的同時降低導通電阻以實現(xiàn)高功率增加效率的半導體器件。這是因為，通過放置采用具有寬帶隙的半導體材料的空穴阻擋層與基極層直接接觸，可以使空穴阻擋層的導帶側(cè)上勢壘上升為三角形勢壘，以及可以降低導通電阻。
第二有利結(jié)果是能夠提供一種半導體器件，其中可以減小基極集電極電容，以便實現(xiàn)高功率增益。這是因為在基極層和空穴阻擋層之間沒有間隔層，從而在空穴阻擋層和間隔層之間出現(xiàn)的載流子不會發(fā)生積累。
第三有利的結(jié)果是能提高在10kA/cm2的電流密度附近中的中間電流工作期間的集電極-發(fā)射極擊穿電壓。這是因為，通過在集電極中的兩個位置插入具有寬帶隙的半導體層，接近與子集電極層的界面和與基極層界面接觸，通過離子化碰撞和散射形成的空穴被限制在集電極內(nèi)。結(jié)果，導帶上升，電場集中在其中離子化碰撞和散射不容易發(fā)生的寬帶隙半導體層中，因此擊穿電壓增加。
從下面給出的詳細描述和附圖將更完全地理解本發(fā)明的上述及其他目的、特點和優(yōu)點，從下面給出的詳細描述和附圖僅僅是說明性的，因此不能被認為是限制本發(fā)明。


從下面結(jié)合附圖的說明中將更明白本發(fā)明的上述及其他目的、優(yōu)點及特點，其中圖1示出了本發(fā)明的第一實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖2示出了本發(fā)明的第二實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖3示出了本發(fā)明的第三實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖4示出了本發(fā)明的第五實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖5示出了本發(fā)明的第六實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖6示出了本發(fā)明的第七實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖7示出了本發(fā)明的第八實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖8示出了本發(fā)明的第十實施例的異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)的剖面圖；圖9示出了接近基極-集電極界面的導帶形狀和電場強度形狀；
圖10示出了在本發(fā)明的第一實施例中接近基極-集電極界面的導帶形狀；圖11示出了現(xiàn)有技術(shù)例子1中接近基極-集電極的導帶形狀；圖12示意地示出了本發(fā)明的第一實施例中接近基極-集電極界面的放大導帶形狀。
圖13示意地示出了現(xiàn)有技術(shù)例子1中接近基極-集電極界面的放大導帶形狀；圖14示出了本發(fā)明的第一實施例中N型空穴阻擋薄膜層8a的InGaP層厚度與偏置電壓關(guān)系；圖15示出了本發(fā)明的第一實施例中N型空穴阻擋薄膜層8a的InGaP層厚度與導通電阻關(guān)系；圖16示出了本發(fā)明的有利結(jié)果的伏安特性；圖17示出了現(xiàn)有技術(shù)例子1的異質(zhì)結(jié)雙極晶體管的剖面結(jié)構(gòu)；圖18示出了現(xiàn)有技術(shù)例子2的異質(zhì)結(jié)雙極晶體管的剖面結(jié)構(gòu)；圖19示出了現(xiàn)有技術(shù)例子3的異質(zhì)結(jié)雙極晶體管的剖面結(jié)構(gòu)；圖20是用來解釋現(xiàn)有技術(shù)例子1的異質(zhì)結(jié)雙極晶體管的工作原理的導帶形狀的示意圖；圖21示出了現(xiàn)有技術(shù)例子的異質(zhì)結(jié)雙極晶體管的剖面結(jié)構(gòu)；以及圖22是大電流和中電流工作過程中導帶形狀的示意圖。
具體實施例方式
(第一方面)接下來，參考附圖詳細說明本發(fā)明的第一方面。在圖1中，示出了本發(fā)明的第一方面的半導體器件的剖面圖。在本發(fā)明中，在GaAs襯底11上形成子集電極層10和GaAs集電極層9a，GaAs襯底11是半絕緣半導體襯底。在該子集電極層10和GaAs集電極層9a上，依次淀積N型空穴阻擋薄膜層8a和基極層7。N型空穴阻擋薄膜層8a與基極層7接觸，結(jié)果抑制空穴從基極層7擴散到GaAs集電極層9a中。通過該方法，由于空穴被大大地抑制，從基極電極2流動到集電極電極3的電流的電流分量有助于減小偏置電壓。而且，通過在基極層7的邊緣設置N型空穴阻擋薄膜層8a，基極層7和子集電極層10之間電場強度最高，可以減小由導帶突變形成的勢壘寬度，以便可以降低導通電阻。這里，因為價帶突變大于導帶突變，因此由于由強電場勢壘引起的變形效果，由勢壘寬度減小引起的效果很小。因此，即使N型空穴阻擋薄膜層8a位于具有強電場的區(qū)域中，空穴阻擋效果幾乎保持不變，并可以獲得令人滿意的偏置電壓減小效果。而且，通過N型空穴阻擋薄膜層8a，可以防止基極層7中的空穴朝著GaAs集電極層9a擴散，以致也可以抑制在大電流工作期間導通電阻的增加。
參考圖1和示了本發(fā)明的有利結(jié)果的圖14至圖16詳細說明基于本發(fā)明的第一方面的實施例1。圖16示出了Gm模式中的伏安特性。在本發(fā)明的圖16中，縱軸繪制集電極電流密度；橫軸繪制N型空穴阻擋薄膜層8a的層厚度。在這些測量中使用的N型空穴阻擋薄膜層8a具有2×1018cm-3的摻雜濃度，以及是具有1.85eV帶隙的有序-系統(tǒng)In0.48Ga0.52P。這里，“有序--系統(tǒng)”表示在生長條件下生長，以便在InGaP層中形成普通超晶格。與無序-系統(tǒng)相比較有序-系統(tǒng)具有稍微低的帶隙Eg，但是具有較小的導帶突變。結(jié)果，從減小導通電阻的觀點，優(yōu)選使用有序-系統(tǒng)InGaP作為N型空穴阻擋薄膜層8a。GaAs集電極層9a是摻雜至5×1015cm-3的800nm厚度的GaAs。基極層7是摻雜至4×1019cm-3的80nm厚度的GaAs，以及InGaP發(fā)射極層6是摻雜至3×1017cm-3的30nm厚度的In0.48Ga0.52P。GaAs發(fā)射極帽層5和子集電極層10都是摻雜至4×1018cm-3的GaAs層。在圖16中，由“0nm InGaP”表示的虛線數(shù)據(jù)是圖21的現(xiàn)有技術(shù)例子的評價結(jié)果。該現(xiàn)有技術(shù)例子唯一不同之處在于其中沒有插入本發(fā)明的N型空穴阻擋薄膜層8a。圖21中所示的現(xiàn)有技術(shù)例子的偏置電壓是100mV。另一方面，用于本發(fā)明的N型空穴阻擋薄膜層8a是5nm厚(在圖中由“5nm InGaP”表示)的實線數(shù)據(jù)的器件的偏置電壓和層厚度是10nm(在圖中由“10nm InGaP”表示)的虛線數(shù)據(jù)的器件的偏置電壓都是27mV，從而偏置電壓顯著地降低。圖14是沿橫軸繪制圖1中的N型空穴阻擋薄膜層8a的厚度和沿縱軸繪制偏置電壓的曲線。還繪制圖17中所示的現(xiàn)有技術(shù)例子的評價結(jié)果。從偏置電壓的觀點，希望N型空穴阻擋薄膜層8a的厚度是4nm或更大。另一方面，圖15是沿縱軸繪制導通電阻以示出圖16中上升性能的斜率的曲線。橫軸示出了N型空穴阻擋薄膜層8a的厚度。在圖17的現(xiàn)有技術(shù)例子1中，導通電阻高，但是在本發(fā)明的結(jié)構(gòu)的情況下，因為N型空穴阻擋薄膜層8a與基極層7直接接觸，因此導通電阻降低。因為當N型空穴阻擋薄膜層8a的厚度變?yōu)?0nm，導通電阻在5nm值的基礎上增加20％或更多，因此希望N型空穴阻擋薄膜層8a厚度小于10nm?；谒鼋Y(jié)果，N型空穴阻擋薄膜層8a的層厚度是4nm或更大但是小于10nm是適合的。
(第二方面)接下來，參考圖2和圖3詳細說明本發(fā)明的第二方面。與第一方面的結(jié)構(gòu)類似的部分結(jié)構(gòu)的說明被省略。在第二方面，在基極層7和N型空穴阻擋薄膜層8a的界面處提供P型δ摻雜區(qū)12，如圖2所示，或在基極層7的N型空穴阻擋薄膜層8a上提供P++ GaAs層17，如圖3所示。這里，設置P++ GaAs層17中的受主濃度高于基極層7的其他區(qū)中的濃度。P型δ摻雜區(qū)12和P++ GaAs層17的目的是通過增加與N型空穴阻擋薄膜層8a接觸的區(qū)中的受主濃度增加PN結(jié)的內(nèi)建電位；因此P++ GaAs層17的層厚度應該比由內(nèi)建電位形成的耗盡層寬度更厚。當P++ GaAs層17的受主濃度是1019m-3或更高時，耗盡層幾乎不變寬，從而5nm厚度的P++ GaAs層17是足夠的。
使用圖2說明基于第二方面的實施例2。在實施例2中，在摻雜至5×1015cm-3的N型GaAs集電極層9a上形成用硅摻雜至2×1018cm-3的5nm厚的N型In0.48Ga0.52P層作為N-型空穴阻擋薄膜層8a。該InGaP層是具有1.85eV帶隙的有序-系統(tǒng)InGaP。在N型空穴阻擋薄膜層8a上形成具有4×1019cm-3的受主濃度的80nm厚的P型GaAs層，在與N型空穴阻擋薄膜層8a的界面處執(zhí)行P型δ摻雜。P型δ摻雜區(qū)12的δ摻雜薄層濃度是1×1012cm-3?？梢妼娮鑿牟恍纬蒔型δ摻雜區(qū)12時的6.1×10-6Ω-cm-2減小到形成P型δ摻雜區(qū)12時的5.5×10-6Ω-cm-2。
使用圖3說明基于第3方面的實施例3。與圖2所示結(jié)構(gòu)的差異是插入P++ GaAs層17代替P型δ摻雜區(qū)12。對于P++ GaAs層17，使用摻雜至4.2×1019cm-3的5nm厚度的GaAs。因為基極層7的其他區(qū)摻雜至4×1019cm-3，所以由于引入P++ GaAs層17，受主濃度增加是1×1012cm-3。此時導通電阻是5.5×10-6Ω-cm2，從而獲得與實施例2相同的低值。
(第三方面)在本發(fā)明的第一和第二方面，N型空穴阻擋薄膜層8a可以構(gòu)成為不摻雜的空穴阻擋薄膜層。該結(jié)構(gòu)被作為本發(fā)明的第三方面來說明。與第一和第二方面類似的部分結(jié)構(gòu)的說明被省略。在第三方面，圖1至圖3中的N型空穴阻擋薄膜層8a變?yōu)槠渲袥]有N型摻雜的無摻雜的空穴阻擋薄膜層。由于與N型空穴阻擋薄膜層8a相比較降低了施主濃度，無摻雜的空穴阻擋薄膜層具有稍微降低的內(nèi)建電位。因此，無摻雜的空穴阻擋薄膜層中的電場被稍微降低。結(jié)果導通電阻稍微增加，但是導通電阻基本上低于圖17中的現(xiàn)有技術(shù)例子1，且獲得本發(fā)明的有利結(jié)果。
下面解釋基于第三方面的實施例4。在圖1中，代替N型空穴阻擋薄膜層8a，使用具有1.85eV帶隙、5nm厚度的不摻雜有序-系統(tǒng)In0.48Ga0.52P層。此時導通電阻是6.8×10-6Ω-cm2。使用圖1所示的N型空穴阻擋薄膜層8a時的導通電阻是6.1×10-6Ω-cm2，從而導通電阻增加近10％；但是對于圖17所示的現(xiàn)有技術(shù)例子1，該值是8.9×10-6Ω-cm2，從而在本實施例4中，也看到降低導通電阻的實質(zhì)性效果。
(第四方面)
在本發(fā)明的第四方面，除本發(fā)明的上述第一、第二和第三方面之外，在GaAs集電極層9a和子集電極層10之間插入具有比GaAs集電極層9a更寬帶隙的半導體材料的InGaP集電極層9c。參考圖4解釋第四方面。為了提高大電流工作(集電極電流密度20kA/cm2)期間的擊穿電壓引入InGaP集電極層9c。在大電流工作狀態(tài)，如圖22所示，集電極層9a中的導帶變?yōu)橹型九蛎?swelled)，接近基極層7電場減弱，且相反地，當接近子集電極層10時電場加強。因此，大電流工作期間的擊穿電壓基本上由鄰近子集電極層10的集電極層內(nèi)的雪崩擊穿決定。因為在寬帶隙InGaP集電極層9c中不容易發(fā)生離子化碰撞和散射，因此基本上可以抑制雪崩擊穿，以及可以提高擊穿電壓。但是，一般在具有寬帶隙的半導體中，電子的有效質(zhì)量大以及電子遷移率低，因此容易形成高阻區(qū)，以致在圖4中，寬帶隙InGaP集電極層9c僅僅位于其中電場強的區(qū)域中。但是，給出該結(jié)構(gòu)，在中電流(集電極電流密度10kA/cm2)工作期間，高電場區(qū)從InGaP集電極層9c延伸到GaAs集電極層9a，因此存在擊穿電壓可以下降的可能性。在本發(fā)明中，存在N型阻擋薄膜層8a，從而當在GaAs集電極層9a中感覺到強電場時，電場強度自動地下降，且下降至電場再分布到寬帶InGaP集電極層9c的程度，從而可以有效地提高中電流工作期間的擊穿電壓。
在本發(fā)明中，因為存在N型空穴阻擋薄膜8a，由GaAs集電極層9a中的離子化碰撞和散射形成的空穴不能逃到基極層7，因此空穴在GaAs集電極層9a中積累。通過空穴積累，GaAs集電極層9a的電位增加，電場強度自動地下降，且下降到在寬帶隙InGaP集電極層9c中感覺到電場。結(jié)果，可以提高中電流工作期間的擊穿電壓。因此1)通過引入N型空穴阻擋薄膜層8a，可以減小偏置電壓和導通電阻；以及2)借助于其中在GaAs集電極層9a和子集電極層10之間插入具有比GaAs集電極層9a的帶隙更寬的半導體材料的InGaP集電極層9c，提高大電流工作期間的擊穿電壓。結(jié)合這兩種結(jié)構(gòu)，獲得可以提高中電流工作期間的擊穿電壓的新有利結(jié)果。
參考圖4說明基于第四方面的實施例5。在實施例5中，在子集電極層10上依次形成InGaP集電極層9c，N+ GaAs集電極層9b，GaAs集電極層9a，N型空穴阻擋薄膜層8a以及基極層7，子集電極層10是摻雜至4×1018cm-3的N-型GaAs。對于InGaP集電極層9c，使用具有比GaAs集電極層9a的帶隙更寬的In0.48Ga0.52P層。InGaP集電極層9c的摻雜濃度是1×1016cm-3，以及層厚度是100nm。因為與GaAs相比InGaP具有更低的電子遷移率，因此如果厚度增加太多，那么形成高阻區(qū)以及存在導通電阻惡化的問題。使用N+GaAs集電極層9b，以平滑地連接InGaP集電極層9c和GaAs集電極層9a之間的導帶。N+ GaAs集電極層9b是摻雜至3×1018cm-3的5nm厚度的n+ GaAs層。GaAs集電極層9a是摻雜至3×1017cm-3的700nm厚的GaAs。N型空穴阻擋薄膜層8a是摻雜至2×1018cm-3的5nm厚的In0.48Ga0.52P的空穴阻擋層?；鶚O層7是摻雜至4×1019cm-3的80nm厚的P型GaAs。在大電流工作期間，集電極-發(fā)射極擊穿電壓沒有取決于是否存在N型空穴阻擋薄膜層8a的區(qū)別，以及在兩種情況中集電極發(fā)射極擊穿電壓是13V。但是在中電流工作期間中，當集電極電流密度是10kA/cm2時，在實施例5中沒有N型空穴阻擋薄膜層8a時是16V的擊穿電壓提高至18V，從而觀察到擊穿電壓增加的有利結(jié)果。
圖5中示出了基于第四方面的實施例6。與實施例5的差異是N+ GaAs集電極層9b變?yōu)镹+ InGaP集電極層9d。N+ InGaP集電極層9d如同N+ GaAs集電極層9b那樣，用來平滑地連接InGaP集電極層9c和GaAs集電極層9a之間的導帶。N+ InGaP集電極層9d是摻雜至2×1018cm-3的5nm厚的N型In0.48Ga0.52P層。導通電阻與實施例5的值相同。
在圖6中示出了基于第四方面的實施例7。與實施例6的差異是在GaAs集電極9a和N+ InGaP集電極層9d之間插入N+ GaAs集電極層9b。
在圖7中示出了基于第四方面的實施例8。與實施例6的差異是使用N型δ摻雜區(qū)9e代替N+ InGaP集電極層9d。
實施例9具有其中在實施例5至8中的N型空穴阻擋薄膜層8a和基極層7之間增加P型δ摻雜區(qū)12的結(jié)構(gòu)。
實施例10具有一種結(jié)構(gòu)，該結(jié)構(gòu)在實施例5至8中的基極層7的N型空穴阻擋薄膜層8a的一側(cè)上還包括P++ GaAs層17。圖8示出了包括實施例5中的基極層7的N型空穴阻擋薄膜層8a的一側(cè)上的P++ GaAs層17的結(jié)構(gòu)。
在本發(fā)明的實施例中，使用In0.48Ga0.52P作為寬帶隙層、作為N型空穴阻擋薄膜層8a以及作為InGaP集電極層9c和9d；但是該帶隙僅僅需要比GaAs寬。例如，也可以使用AlGaAs、InP、InAlGaAs或GaInAsN作為寬帶隙層。
本發(fā)明的應用例子是在用于便攜式電話終端和便攜式電話基站的功率放大中采用的半導體器件。
很明顯本發(fā)明不局限于上述實施例，在不脫離本發(fā)明的范圍和精神的條件下可以改進和改變本發(fā)明。
權(quán)利要求
1.一種異質(zhì)結(jié)雙極晶體管，具有一個結(jié)構(gòu)，該結(jié)構(gòu)中在半絕緣半導體襯底上依次形成具有比集電極層更高摻雜濃度的第一導電類型的子集電極層、第一導電類型的集電極層、第二導電類型的基極層以及第一導電類型的發(fā)射極層，其中在基極層和集電極層之間插入具有比基極層更寬帶隙的半導體材料的空穴阻擋層，以便與基極層直接接觸。
2.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中空穴阻擋層和基極層之間的界面用第二導電類型的雜質(zhì)進行δ摻雜。
3.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中基極層包括與空穴阻擋層接觸側(cè)上的第一半導體層，第一半導體層的第二導電類型雜質(zhì)的濃度高于基極層內(nèi)的其他區(qū)。
4.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中空穴阻擋層是第一導電類型或未摻雜有雜質(zhì)。
5.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中在集電極層和子集電極層之間插入帶隙寬度比集電極層寬的第二半導體層。
6.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中空穴阻擋層是InGaP層，而且在InGaP層中形成普通超晶格。
7.根據(jù)權(quán)利要求1的異質(zhì)結(jié)雙極晶體管，其中空穴阻擋層的厚度是4nm或更大，且小于10nm。
8.根據(jù)權(quán)利要求5的異質(zhì)結(jié)雙極晶體管，其中第二半導體層是InGaP層，而且在InGaP層中形成普通超晶格。
9.根據(jù)權(quán)利要求5的異質(zhì)結(jié)雙極晶體管，其中在第二半導體層和集電極層之間插入具有高于第二半導體層的雜質(zhì)濃度的第三半導體層。
10.根據(jù)權(quán)利要求9的異質(zhì)結(jié)雙極晶體管，其中第三半導體層由GaAs或InGaP形成。
11.根據(jù)權(quán)利要求5的異質(zhì)結(jié)雙極晶體管，其中第二半導體層和集電極層之間的界面用第一導電類型的雜質(zhì)進行δ摻雜。
全文摘要
一種異質(zhì)結(jié)雙極晶體管，具有一個結(jié)構(gòu)，其中在半絕緣半導體襯底上依次淀積具有比集電極層更高摻雜濃度的第一導電類型的子集電極層、第一導電類型的集電極層、第二導電類型基極層以及第一導電類型的發(fā)射極層，以及其中在基極層和集電極層之間插入具有比基極層更寬帶隙的半導體材料的空穴阻擋層，以便與基極層直接接觸。
文檔編號H01L21/02GK1619830SQ200410094800
公開日2005年5月25日 申請日期2004年11月18日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者丹羽隆樹 申請人:Nec化合物半導體器件株式會社