專利名稱：電力半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在大功率控制中使用的電力半導(dǎo)體器件，特別涉及具有超級(jí)結(jié)(superjunction)結(jié)構(gòu)的縱型功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)中的漂移(drift)層的結(jié)構(gòu)。
背景技術(shù)：
作為電力半導(dǎo)體器件的一種的縱型功率MOSFET，其導(dǎo)通電阻很大程度地依存于傳導(dǎo)層(漂移層)部分的電阻。決定上述漂移層電阻的摻雜濃度，對(duì)應(yīng)于基極和漂移層形成的pn結(jié)的耐壓，不能超出界限。因此，器件耐壓和導(dǎo)通電阻存在權(quán)衡(tradeoff)的關(guān)系，改善該權(quán)衡對(duì)于低功耗電力器件變得重要。該權(quán)衡有由器件材料決定的界限，超過(guò)該界限是通往實(shí)現(xiàn)超越已有功率器件的低導(dǎo)通電阻器件的途徑。
作為解決這個(gè)問(wèn)題的MOSFET的一個(gè)例子，已知的有在漂移層中埋入被稱作超級(jí)結(jié)結(jié)構(gòu)的RESURF(リサ一フp柱層和n柱層)結(jié)構(gòu)。
圖15是示意性表示埋入了RESURF結(jié)構(gòu)的縱型功率MOSFET結(jié)構(gòu)的剖面圖。
該MOSFET在n柱層(pillar layer)103的一個(gè)表面上形成n+型漏極層(n+襯底)101，在該n+型漏極層101上形成漏電極105。另外，在n柱層103的另一個(gè)表面上選擇性形成多個(gè)p型基極層106，在該各p型基極層106表面上選擇性形成n+型源極層107。另外，在從上述p型基極層106和上述n+型源極層107經(jīng)由上述n柱層103到相鄰的上述p型基極層106和上述n+型源極層107的區(qū)域上，中間插入柵極絕緣膜109形成柵電極110。
另外，以中間隔著上述柵絕緣膜109夾著柵電極110的方式，在一方的上述p型基極層106和n+型源極層107上各自形成源電極108。然后，在上述p型基極層106和上述漏電極105之間的上述n柱層103中，形成與上述p型基極層106連接的p柱層104。也就是說(shuō)，柱層整體形成n柱層103和p柱層104在橫向交替重復(fù)的縱型RESURF結(jié)構(gòu)。在這樣的超級(jí)結(jié)結(jié)構(gòu)的MOSFET中，通過(guò)使這些柱層的間隔(單元寬度)變窄，能夠增加上述n柱層103的雜質(zhì)濃度，導(dǎo)通電阻下降。
對(duì)在上述MOSFET中埋入超級(jí)結(jié)結(jié)構(gòu)的具體工藝進(jìn)行說(shuō)明，在外延生長(zhǎng)的Si襯底上的n層表面上選擇性離子注入硼(B)，外延生長(zhǎng)n層，由此埋入上述離子注入的硼。在上述外延生長(zhǎng)的n層表面上再選擇性離子注入硼之后，再進(jìn)行n層的外延生長(zhǎng)。這樣多次重復(fù)硼離子埋入和結(jié)晶生長(zhǎng)(埋入外延生長(zhǎng))的工序，然后在熱處理的基礎(chǔ)上使所埋入的硼擴(kuò)散，則形成在縱向(深度方向)延伸的剖面波型的p柱層104。
但是，如上所述的反復(fù)進(jìn)行n層外延生長(zhǎng)和p型摻雜的離子注入來(lái)埋入超級(jí)結(jié)結(jié)構(gòu)的方法，由于需要復(fù)雜的制作工藝，所以與現(xiàn)有的功率MOSFET相比較，晶片的制造成本增加。
另外，雖然如上所述通過(guò)使單元寬度變窄而能夠降低導(dǎo)通電阻，但為了使單元寬度變窄，上述離子注入的硼每一次的擴(kuò)散深度和寬度變小，硼離子的埋入和外延生長(zhǎng)的重復(fù)次數(shù)必須增加，晶片的成本也進(jìn)一步增加。
另外，專利文獻(xiàn)1(日本特表2001-501042號(hào)公報(bào))中也公開了超級(jí)結(jié)結(jié)構(gòu)的MOSFET的結(jié)構(gòu)。
如上所述的埋入了現(xiàn)有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET，為了降低導(dǎo)通電阻而使單元寬度變窄，存在需要復(fù)雜的制作工藝的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問(wèn)題提出來(lái)的，其目的在于提供一種電力半導(dǎo)體器件，不使形成埋入了超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的超級(jí)結(jié)結(jié)構(gòu)的工藝變復(fù)雜，就能得到高耐壓、低導(dǎo)通電阻的縱型功率MOSFET。
本發(fā)明的電力半導(dǎo)體器件，其特征在于，具備第1導(dǎo)電型的第1半導(dǎo)體層；形成在上述第1半導(dǎo)體層上、周期地布置在橫向上的第1導(dǎo)電型的第2半導(dǎo)體層和第2導(dǎo)電型的第3半導(dǎo)體層；與上述第1半導(dǎo)體層電連接的第1主電極；選擇地形成在上述第2半導(dǎo)體層和第3半導(dǎo)體層的表面上的第2導(dǎo)電型的第4半導(dǎo)體層；選擇地形成在上述第4半導(dǎo)體層的表面上的第1導(dǎo)電型的第5半導(dǎo)體層；以與上述第4半導(dǎo)體層和上述第5半導(dǎo)體層的表面接合的方式形成的第2主電極；以及在上述第2半導(dǎo)體層、第4半導(dǎo)體層和第5半導(dǎo)體層的表面上，中間插入柵絕緣膜而形成的控制電極；上述第1半導(dǎo)體層的雜質(zhì)濃度低于上述第2半導(dǎo)體層的雜質(zhì)濃度，表示上述第1半導(dǎo)體層的厚度t對(duì)于上述第1半導(dǎo)體層的厚度t與上述第2半導(dǎo)體層的厚度d之和的比(＝t/(t+d))的層厚比A在0.72以下。


圖1是示意性表示本發(fā)明實(shí)施方式1涉及的具有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
圖2是表示使圖1中的n-漂移層的厚度發(fā)生變化時(shí)的導(dǎo)通電阻的變化的特性圖。
圖3是表示圖1的MOSFET中，導(dǎo)通電阻比現(xiàn)有例的超級(jí)結(jié)結(jié)構(gòu)低的最大層厚比AMAX與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積AMAX·B的縱橫比依存性的特性圖。
圖4是表示圖1的MOSFET中，實(shí)現(xiàn)從最低的導(dǎo)通電阻到最低的導(dǎo)通電阻的+5％左右的導(dǎo)通電阻的層厚比A、與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積A·B的縱橫比依存性的特性圖。
圖5是表示圖1的MOSFET中，導(dǎo)通電阻變得最低的最佳層厚比Aopt與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積Aopt·B的縱橫比依存性的特性圖。
圖6是表示圖1的MOSFET中，n-漂移層厚度t的縱橫比依存性的特性圖。
圖7是表示圖1的MOSFET中，n-層雜質(zhì)濃度Nn的縱橫比依存性的特性圖。
圖8是示意性表示本發(fā)明實(shí)施方式2涉及的具有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
圖9是概略表示制造圖8的MOSFET的工藝流程的一個(gè)例子的剖面圖。
圖10是概略表示制造圖8的MOSFET的工藝流程的另一個(gè)例子的剖面圖。
圖11是表示有關(guān)用圖9或圖10示出的工藝形成的p柱層4中的雜質(zhì)濃度，在縱向的分布(profile)的一個(gè)例子的圖。
圖12是示意性表示本發(fā)明實(shí)施方式2涉及的具有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
圖13是示意性表示本發(fā)明實(shí)施方式3涉及的具有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
圖14是概略表示制造圖13的MOSFET的工藝流程的一個(gè)例子的剖面圖。
圖15是示意性表示具有現(xiàn)有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
具體實(shí)施例方式
以下，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。另外，在以下的實(shí)施方式中，第1導(dǎo)電型為n型，第2導(dǎo)電型為p型。而且，附圖中的相同部分附帶相同圖號(hào)。
(實(shí)施例1)圖1是示意性表示本發(fā)明實(shí)施方式1涉及的具有超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
該MOSFET，在作為第1半導(dǎo)體層的n-漂移層2的表面上，形成構(gòu)成超級(jí)結(jié)結(jié)構(gòu)的作為第2半導(dǎo)體層的n柱層3和作為第3半導(dǎo)體層的p柱層4。在n-漂移層2的另一個(gè)表面上形成高濃度半導(dǎo)體層、即n+漏極層1，在該n+漏極層1上形成作為第1主電極的漏電極5。
另外，形成上述n-漂移層2和n+漏極層1的方法，可以在上述n-漏極層1的單面進(jìn)行雜質(zhì)擴(kuò)散而形成，也可以將上述n+漏極層1作為襯底來(lái)結(jié)晶生長(zhǎng)上述n-漂移層2。
在上述超級(jí)結(jié)結(jié)構(gòu)的表面上，作為第4半導(dǎo)體層，選擇性且成平面帶狀地?cái)U(kuò)散形成p型基極層6，在該p型基極層6的表面上，作為第5半導(dǎo)體層，選擇性且成平面帶狀地?cái)U(kuò)散形成n+型源極層7。
然后，在從形成于p型基極層6上的n+型源極層7經(jīng)由該p型基極層6、n柱層3到相鄰的p型基極層6和n型源極層7的區(qū)域的表面上，中間隔著膜厚約為0.1μm的柵絕緣膜(例如硅氧化膜)9，形成平面帶狀的柵電極10作為控制電極。
再者，中間隔著柵絕緣膜9夾著柵電極10，在各p型基極層6上形成作為第2主電極的平面帶狀的源電極8，以便p型基極層6和n+型源極層7的表面接合。
如上所述的本實(shí)施例的MOSFET由第2半導(dǎo)體層(n柱層3)和第3半導(dǎo)體層(p柱層4)形成的超級(jí)結(jié)結(jié)構(gòu)、以及第1半導(dǎo)體層(n-漂移層2)形成的漂移層構(gòu)成。
在第1主電極(漏電極5)和第2主電極(源電極8)之間加高的電壓時(shí)，由n柱層3和p柱層4形成的超級(jí)結(jié)結(jié)構(gòu)完全耗盡。然后，在上述2個(gè)區(qū)域(超級(jí)結(jié)結(jié)構(gòu)和n-漂移層2)的兩者上保持耐壓，所以，超級(jí)結(jié)結(jié)構(gòu)的厚度能夠比現(xiàn)有例薄。因此，通過(guò)多次埋入外延形成縱橫比等于現(xiàn)有例的超級(jí)結(jié)結(jié)構(gòu)的情況下，能夠比現(xiàn)有例減少埋入外延次數(shù)，能夠簡(jiǎn)化工藝，降低晶片成本。
圖2是表示使圖1中的n-漂移層2的厚度發(fā)生變化時(shí)的導(dǎo)通電阻的變化的特性圖。橫軸是層厚比A，表示n-型漂移層2的厚度t與漂移層整體厚度(超級(jí)結(jié)結(jié)構(gòu)的厚度d與n-漂移層2的厚度t之和)之比(＝t/(t+d))?？v軸表示用現(xiàn)有的超級(jí)結(jié)MOSFET的導(dǎo)通電阻規(guī)格化了的導(dǎo)通電阻。其中，以表示n柱層3的厚度d與p柱層4的水平方向的周期w之比(＝d/w)的超級(jí)結(jié)(SJ)結(jié)構(gòu)的縱橫比B作為參數(shù)，表示從1.5變化至3時(shí)的導(dǎo)通電阻。
從圖2可知，縱軸是規(guī)格化的導(dǎo)通電阻，所以其值在1以下表示本實(shí)施例的結(jié)構(gòu)的導(dǎo)通電阻低于現(xiàn)有例的結(jié)構(gòu)。
為了得到超級(jí)結(jié)結(jié)構(gòu)的優(yōu)點(diǎn)，優(yōu)選縱橫比B在1.5以上，縱橫比B等于1.5時(shí)，如果層厚比A在0.72以下，則導(dǎo)通電阻低于現(xiàn)有例的超級(jí)結(jié)MOSFET?？v橫比B相同而導(dǎo)通電阻低，表示不增加工藝的工序和難度就能得到低導(dǎo)通電阻。
另外，從圖2可知，當(dāng)超級(jí)結(jié)結(jié)構(gòu)的縱橫比B變化時(shí)，本實(shí)施例的MOSFET變成低于現(xiàn)有例的超級(jí)結(jié)MOSFET的導(dǎo)通電阻的、層厚比A的范圍變化。另外，當(dāng)層厚比A變化時(shí)，存在導(dǎo)通電阻變成最小的層厚比。
圖3是表示圖1的MOSFET中，導(dǎo)通電阻低于現(xiàn)有例的超級(jí)結(jié)結(jié)構(gòu)的最大層厚比AMAX與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積AMAX·B的縱橫比依存性的特性圖。
從圖3可知，即使縱橫比B發(fā)生變化，最大層厚比AMAX和縱橫比B之積(AMAX×B)也不變化，為1.15左右。這樣一來(lái)，通過(guò)以使層厚比A與縱橫比B之積在1.15以下的方式形成器件，可以實(shí)現(xiàn)低于現(xiàn)有例的超級(jí)結(jié)MOSFET的導(dǎo)通電阻。
圖4是表示圖1的MOSFET中，實(shí)現(xiàn)從最低的導(dǎo)通電阻到最低的導(dǎo)通電阻的+5％左右的導(dǎo)通電阻的層厚比A與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積A·B的縱橫比依存性的特性圖。
從圖4可知，優(yōu)選設(shè)計(jì)層厚比A和縱橫比B，以便得到低導(dǎo)通電阻，以便使A·B進(jìn)入陰影線表示的最佳范圍。其中，陰影線表示的范圍是-0.04B+0.48＜(A×B)＜0.13B+0.59 …… (1)圖5是表示圖1的MOSFET中，導(dǎo)通電阻變最低的最佳層厚比Aopt與超級(jí)結(jié)結(jié)構(gòu)的縱橫比B之積Aopt·B的縱橫比依存性的特性圖。
從圖5可知，Aopt·B之積基本一定，與B無(wú)關(guān)。通過(guò)使Aopt·B為0.65左右，可以實(shí)現(xiàn)比本實(shí)施例的結(jié)構(gòu)還低的導(dǎo)通電阻?？紤]10％左右的工藝余裕，則優(yōu)選0.58＜(A×B)＜0.71 …… (2)接著，說(shuō)明圖1中的n-漂移層2的具體設(shè)計(jì)。
n-漂移層2的厚度t和雜質(zhì)濃度Nn能夠與現(xiàn)有例的功率MOSFET的漂移層一樣設(shè)計(jì)。
已經(jīng)知道現(xiàn)有的功率MOSFET的漂移層厚度td，對(duì)耐壓VB表示為td＝C×VB7/6(cm) …… (3)其中，C是常數(shù)。
與此相對(duì)，在現(xiàn)有的功率MOSFET中，在漂移層對(duì)所有的耐壓進(jìn)行保持，但本實(shí)施例的MOSFET中，在n-漂移層2和超級(jí)結(jié)結(jié)構(gòu)兩者保持耐壓。在n-漂移層2保持的耐壓基本與層厚比A成比例，所以，n-漂移層2的厚度t如下式所示t＝Ct×(A×VB)7/6(cm) …… (4)其中，Ct是n-層厚系數(shù)。
在此，由層厚比A是最大層厚比AMAX時(shí)的n-漂移層厚度t和耐壓VB，求出n-層厚系數(shù)Ct后繪圖，則如圖6所示。
圖6是表示圖1的MOSFET中，最大層厚比AMAX時(shí)的n-漂移層厚度t的縱橫比依存性的特性圖。
從圖6可知，Ct與縱橫比B無(wú)關(guān)，為2.3×10-6，基本一定。這樣，能夠求出最大的n-漂移層厚度tMAX，通過(guò)使n-漂移層厚度在tMAX以下，可以實(shí)現(xiàn)比現(xiàn)有超級(jí)結(jié)MOSFET低的導(dǎo)通電阻?？紤]到工藝余裕，若保持10％左右的余裕，則優(yōu)選t＜2.53×10-6×(A×VB)7/6(cm)…… (5)另外，已經(jīng)知道現(xiàn)有的功率MOSFET的漂移層濃度Nd，對(duì)耐壓VB表示為Nd＝D×VB-4/3(cm-3)…… (6)其中，D是常數(shù)。
另外，與上述漂移層厚度一樣，使用本實(shí)施例的MOSFET，則上式(6)變化成Nn＝Dn×(A×VB)-4/3(cm-3)…… (7)其中，Dn是n-層濃度常數(shù)。
在此，由層厚比A是最大層厚比AMAX時(shí)的n-漂移層濃度Nn和耐壓VB，求出n-層濃度系數(shù)Dn后繪圖，則如圖7所示。
圖7是表示圖1的MOSFET中，最大層厚比AMAX時(shí)的n-漂移層濃度Nn的縱橫比依存性的特性圖。
從圖7可知，n-層濃度常數(shù)Dn與上述n-層厚系數(shù)Ct一樣，與縱橫比B無(wú)關(guān)，為1.23×1018，基本一定。這樣，能夠求出最大的n-漂移層雜質(zhì)濃度NnMAX，通過(guò)使n-漂移層雜質(zhì)濃度在NnMAX以下，可以實(shí)現(xiàn)比現(xiàn)有超級(jí)結(jié)MOSFET低的導(dǎo)通電阻?？紤]到工藝余裕，若保持10％左右的余裕，則優(yōu)選Nn＞1.11×1018×(A×VB)-4/3(cm-3)…… (8)使用這些公式進(jìn)行600V級(jí)器件的具體設(shè)計(jì)時(shí)，如下所述?？紤]耐壓余裕，則耐壓為700V?？v橫比B為2時(shí)，如圖3所示，層厚比A在0.57以下。導(dǎo)通電阻變得最低的層厚比Aopt，如圖5所示為0.325。這樣一來(lái)，n-漂移層2的厚度t和濃度Nn
t＜27.2μmNn＞3.8×1014cm-3最佳n-漂移層2的厚度t和濃度Nnt＝14.1μmNn＝8×1014cm-3。
通過(guò)如上所述進(jìn)行最佳設(shè)計(jì)，實(shí)現(xiàn)最低的導(dǎo)通電阻，與現(xiàn)有的超級(jí)結(jié)MOSFEF比較，可以得到縱橫比B大0.5時(shí)一樣的效果。也就是說(shuō)，最佳設(shè)計(jì)的縱橫比B＝2的本實(shí)施例的功率MOSFET，其導(dǎo)通電阻等于縱橫比B＝2.5的現(xiàn)有超級(jí)結(jié)MOSFET。
這樣一來(lái)，通過(guò)多次埋入外延生長(zhǎng)，形成超級(jí)結(jié)結(jié)構(gòu)的情況，在本實(shí)施例的功率MOSFET中，即使將生長(zhǎng)次數(shù)減少一次，也能夠?qū)崿F(xiàn)現(xiàn)有的功率MOSFET一樣的導(dǎo)通電阻。
(實(shí)施例2)圖8是示意性表示本發(fā)明實(shí)施方式2涉及的埋入了RESURF結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
該MOSFET參照?qǐng)D1與上述實(shí)施例1的MOSFET比較，在漂移層中的構(gòu)成超級(jí)結(jié)結(jié)構(gòu)的n柱層3和p柱層4之間存在絕緣膜11這點(diǎn)不同，其它相同，所以附帶與圖1相同的符號(hào)并省略詳細(xì)說(shuō)明。并且，上述絕緣膜11形成為貫通p基極層6局部，但由于p基極層6與源電極8接合，所以整體設(shè)定為同一電位。
在上述結(jié)構(gòu)中，如果上述絕緣膜11的厚度薄到某一程度，則在第1主電極(漏電極5)和第2主電極(源電極8)之間加高的電壓時(shí)，由n柱層3和p柱層4構(gòu)成的超級(jí)結(jié)結(jié)構(gòu)完全耗盡的工作不受影響，耐壓不降低。此外，n柱層3和p柱層4之間的耗盡層變小，所以導(dǎo)通電阻進(jìn)一步降低。
另外，通過(guò)插入絕緣膜11，p柱層4內(nèi)的雜質(zhì)擴(kuò)散被抑制，易于形成縱橫比B高的超級(jí)結(jié)結(jié)構(gòu)。
圖9(A)至(F)是概略表示制造圖8的MOSFET的工藝流程的一個(gè)例子的剖面圖。
首先，作為n柱3及雜質(zhì)濃度低于n柱3的n-漂移層2，準(zhǔn)備雜質(zhì)濃度分2階段變化的外延晶片(硅晶片)，使用掩模圖形(maskpattern)91在n柱3形成用于插入絕緣物的溝槽(trench)，在溝槽內(nèi)埋入絕緣物11。然后，使用掩模圖形92選擇地注入用于形成p柱的硼離子，進(jìn)行擴(kuò)散。此時(shí)，由于在被絕緣物11分離的區(qū)域內(nèi)不引起橫向擴(kuò)散，所以形成縱橫比高的p柱4。其后，在表面形成MOSFET結(jié)構(gòu)。
圖10(A)至(F)是概略表示制造圖8的MOSFET的工藝流程的另一個(gè)例子的剖面圖。
首先，作為n柱3及雜質(zhì)濃度低于n柱3的n-漂移層2，準(zhǔn)備雜質(zhì)濃度分2階段變化的外延晶片，使用掩模圖形92在n柱3的表面選擇地注入用于形成p柱的硼離子。其后，形成用于插入絕緣物的溝槽，進(jìn)行擴(kuò)散。此時(shí)，由于在被用于插入絕緣物的溝槽分離的區(qū)域內(nèi)不引起橫向擴(kuò)散，所以形成縱橫比高的p柱4。其后，在溝槽內(nèi)埋入絕緣物11，在表面形成MOSFET結(jié)構(gòu)。
在圖9或圖10示出的工藝流程中，僅通過(guò)離子注入形成p柱4，但也能夠通過(guò)注入磷形成n柱3。另外，在柱的擴(kuò)散時(shí)，也能夠在溝槽側(cè)壁和晶片表面形成氧化膜。另外，埋入溝槽內(nèi)的絕緣物，也能夠用熱氧化膜和淀積的氧化膜或氮化膜等形成。
圖11是表示有關(guān)用圖9或圖10示出的工藝形成的p柱4中的p型雜質(zhì)濃度在縱(深度)方向的分布的一個(gè)例子的圖。
圖9或圖10中的n柱3，例如深度為10μm左右時(shí)，可以通過(guò)1次的埋入外延生長(zhǎng)來(lái)實(shí)現(xiàn)，與之相對(duì)，用前面說(shuō)明過(guò)的工藝形成p柱4時(shí)的擴(kuò)散引起的深度方向的雜質(zhì)濃度的分布連續(xù)變小。若圖8中的n柱3也通過(guò)擴(kuò)散形成，則具有與p柱4一樣的雜質(zhì)濃度分布。
另外，在溝槽內(nèi)埋入絕緣物11時(shí)，不必用絕緣物完全埋入，如圖12所示，在絕緣物中也可以存在空洞12。在縱橫比高的溝槽內(nèi)埋入絕緣物11時(shí)，如果淀積絕緣膜，則在平頂角部引起異常生長(zhǎng)。但是，若溝槽側(cè)壁不在氧化膜等上發(fā)生缺陷地形成鈍化膜，則絕緣物11中存在空洞12也不會(huì)引起電方面的問(wèn)題。
再有，通過(guò)不埋入上述絕緣物11，即使沿著n柱層3和p柱層4的邊界部間歇或連續(xù)地存在空洞，也能夠得到與埋入上述絕緣物11時(shí)一樣的效果。
(實(shí)施例3)圖13是示意性表示具有本發(fā)明實(shí)施方式3涉及的超級(jí)結(jié)結(jié)構(gòu)的縱型功率MOSFET的結(jié)構(gòu)的剖面圖。
該MOSFET參照?qǐng)D1與上述實(shí)施例1的MOSFET比較，在沿著漂移層中的構(gòu)成超級(jí)結(jié)結(jié)構(gòu)的n柱層3和p柱層4的邊界部間歇地存在空洞12這點(diǎn)不同，其它相同，所以附帶與圖1相同的符號(hào)并省略詳細(xì)說(shuō)明。
上述空洞12與在實(shí)施例2中示出的功率MOSFET一樣作為絕緣膜工作，耐壓不降低，橫向的耗盡層變小，所以MOSFET的導(dǎo)通電阻變小。
具有如上所述的剖面形狀的結(jié)構(gòu)，可以通過(guò)采用形成縱橫比高的超級(jí)結(jié)的工藝來(lái)實(shí)現(xiàn)。
圖14(A)至(F)是概略表示制造圖13的MOSFET的工藝流程的一個(gè)例子的剖面圖。
首先，準(zhǔn)備雜質(zhì)濃度分2階段變化的外延晶片，作為n柱3及雜質(zhì)濃度低于n柱3的n-漂移層2。然后，使用掩模圖形92在n柱3的表面選擇地注入用于形成p柱的硼離子。其后，形成用于插入絕緣物的溝槽，進(jìn)行擴(kuò)散。此時(shí)，由于在被用于插入絕緣物的溝槽分離的區(qū)域內(nèi)不引起橫向擴(kuò)散，所以形成縱橫比高的p柱4。其后，通過(guò)在氫氣環(huán)境中進(jìn)行熱處理，溝槽側(cè)壁的Si原子流動(dòng)，形成空洞12，同時(shí)埋入溝槽，得到平坦的表面。其后，在表面形成MOSFET結(jié)構(gòu)。
在圖14示出的工藝流程中，僅通過(guò)離子注入形成p柱4，但也能夠通過(guò)注入磷形成n柱3。另外，在柱的擴(kuò)散時(shí)，也能夠在溝槽側(cè)壁和晶片表面形成氧化膜。另外，空洞的數(shù)量由溝槽寬度等形狀決定，無(wú)論是單數(shù)還是多數(shù)都能實(shí)現(xiàn)。
另外，用圖14示出的工藝形成的p柱4，具有雜質(zhì)濃度通過(guò)擴(kuò)散而向深度方向連續(xù)變小的分布。若n柱3也通過(guò)擴(kuò)散形成，則具有與p柱一樣的雜質(zhì)濃度分布。
另外，本發(fā)明并不限于上述說(shuō)明過(guò)的各實(shí)施方式，還包括本領(lǐng)域的技術(shù)人員可以在上述實(shí)施方式的基礎(chǔ)上能夠容易地得到的變化。
也就是說(shuō)，例如，雖然本發(fā)明說(shuō)明的是第1導(dǎo)電型為n型、第2導(dǎo)電型是p型，但第1導(dǎo)電型為p型、第2導(dǎo)電型是n型也可以實(shí)現(xiàn)。
另外，p柱層4的平面圖形并不限于上述帶狀，也可以形成為格子狀或之字狀。
另外，p基極層6和n源極層7、柵電極10的平面圖形也不限于上述帶狀，也可以形成格子狀或之字狀，在形成帶狀時(shí)，即可以平行地形成超級(jí)結(jié)結(jié)構(gòu)，也可以垂直地形成。
另外，MOS柵結(jié)構(gòu)不限于上述平面結(jié)構(gòu)，也可以用溝槽結(jié)構(gòu)來(lái)實(shí)現(xiàn)。
另外，半導(dǎo)體并不限于上述硅(Si)，例如可以使用碳化硅(SiC)和氮化鎵(GaN)、氮化鋁(AlN)等化合物半導(dǎo)體或金剛石等寬帶隙半導(dǎo)體。
另外，上述功率MOSFET不限于具有超級(jí)結(jié)結(jié)構(gòu)的器件，也可以應(yīng)用于SBD、MPS二極管、混載MOSFET和SBD的混載器件、SIT、JFET、IGBT等器件。
發(fā)明的效果如下
根據(jù)如上所述的本發(fā)明的電力半導(dǎo)體器件，用與現(xiàn)有工藝一樣的工藝，可以實(shí)現(xiàn)導(dǎo)通電阻低于現(xiàn)有超級(jí)結(jié)結(jié)構(gòu)、晶片成本和芯片成本低的功率MOSFET。
權(quán)利要求
1.一種電力半導(dǎo)體器件，其特征在于，具備第1導(dǎo)電型的第1半導(dǎo)體層；形成在上述第1半導(dǎo)體層上、周期地布置在橫向上的第1導(dǎo)電型的第2半導(dǎo)體層和第2導(dǎo)電型的第3半導(dǎo)體層；與上述第1半導(dǎo)體層電連接的第1主電極；選擇地形成在上述第2半導(dǎo)體層和第3半導(dǎo)體層的表面上的第2導(dǎo)電型的第4半導(dǎo)體層；選擇地形成在上述第4半導(dǎo)體層的表面上的第1導(dǎo)電型的第5半導(dǎo)體層；以與上述第4半導(dǎo)體層和上述第5半導(dǎo)體層的表面接合的方式形成的第2主電極；以及在上述第2半導(dǎo)體層、第4半導(dǎo)體層和第5半導(dǎo)體層的表面上，中間插入柵絕緣膜而形成的控制電極；上述第1半導(dǎo)體層的雜質(zhì)濃度低于上述第2半導(dǎo)體層的雜質(zhì)濃度，表示上述第1半導(dǎo)體層的厚度t對(duì)上述第1半導(dǎo)體層的厚度t與上述第2半導(dǎo)體層的厚度d之和的比(＝t/(t+d))的層厚比A在0.72以下。
2.如權(quán)利要求1所記載的電力半導(dǎo)體器件，其特征在于，表示上述第2半導(dǎo)體層的厚度d對(duì)上述第3半導(dǎo)體層的水平方向的周期w之比(＝d/w)的縱橫比B、與上述層厚比A的積(A×B)在1.15以下。
3.如權(quán)利要求1所記載的電力半導(dǎo)體器件，其特征在于，表示上述第2半導(dǎo)體層的厚度d對(duì)上述第3半導(dǎo)體層的水平方向的周期w之比(＝d/w)的縱橫比B、與上述層厚比A的關(guān)系滿足-0.04B+0.48＜(A×B)＜0.13B+0.59。
4.如權(quán)利要求1所記載的電力半導(dǎo)體器件，其特征在于，表示上述第2半導(dǎo)體層的厚度d對(duì)上述第3半導(dǎo)體層的水平方向的周期w之比(＝d/w)的縱橫比B、與上述層厚比A的積(A×B)為0.58＜(A×B)＜0.71。
5.如權(quán)利要求2所記載的電力半導(dǎo)體器件，其特征在于，上述第1半導(dǎo)體層的厚度t、耐壓VB(V)、上述縱橫比B、與上述層厚比A的關(guān)系為t＜2.53×10-6×(A×VB)7/6(cm)。
6.如權(quán)利要求3所記載的電力半導(dǎo)體器件，其特征在于，上述第1半導(dǎo)體層的雜質(zhì)濃度Nn、耐壓VB(V)、上述縱橫比B、與上述層厚比A的關(guān)系為Nn＞1.11×1018×(A×VB)-4/3(cm-3)。
7.如權(quán)利要求1所記載的電力半導(dǎo)體器件，其特征在于，在上述第2半導(dǎo)體層和上述第3半導(dǎo)體層之間存在絕緣物。
8.如權(quán)利要求7所記載的電力半導(dǎo)體器件，其特征在于，在上述絕緣物中存在空洞。
9.如權(quán)利要求1至8任一項(xiàng)所記載的電力半導(dǎo)體器件，其特征在于，上述第2半導(dǎo)體層或上述第3半導(dǎo)體層之一或兩者，具有雜質(zhì)濃度在深度方向順序變小的雜質(zhì)分布。
10.如權(quán)利要求1所記載的電力半導(dǎo)體器件，其特征在于，在上述第2半導(dǎo)體層和上述第3半導(dǎo)體層的邊界部存在空洞。
11.如權(quán)利要求10所記載的電力半導(dǎo)體器件，其特征在于，上述空洞沿著上述邊界部間歇存在。
12.如權(quán)利要求10或11所記載的電力半導(dǎo)體器件，其特征在于，上述第2半導(dǎo)體層或上述第3半導(dǎo)體層之一或兩者，具有雜質(zhì)濃度在深度方向順序變小的雜質(zhì)分布。
全文摘要
本發(fā)明提供一種使用與現(xiàn)有超級(jí)結(jié)MOSFET一樣的工藝得到更低導(dǎo)通電阻的MOSFET。在由n柱層3和p柱層4形成的超級(jí)結(jié)結(jié)構(gòu)的漏極側(cè)插入n－漂移層2，n－漂移層的厚度t對(duì)于n－漂移層的厚度t與超級(jí)結(jié)結(jié)構(gòu)的厚度d之和的比(＝t/(t+d))在0.72以下。
文檔編號(hào)H01L21/336GK1518123SQ200410001350
公開日2004年8月4日 申請(qǐng)日期2004年1月6日 優(yōu)先權(quán)日2003年1月7日
發(fā)明者齊藤涉, 大村一郎, 小倉(cāng)常雄, 郎, 雄 申請(qǐng)人:株式會(huì)社東芝