專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本公開涉及半導(dǎo)體器件，更具體涉及動態(tài)隨機(jī)存取存儲器(DRAM)及其制造方法。
背景技術(shù)：
當(dāng)制造半導(dǎo)體器件的技術(shù)取得了進(jìn)展以及用于存儲器的應(yīng)用已經(jīng)推廣時，需要具有大容量的存儲器件。具體，DRAM器件的集成度已顯著地提高，其中DRAM器件由一個電容器和一個晶體管組成。
由此，當(dāng)半導(dǎo)體器件的集成度增加時，將一個元件連接到其它元件或?qū)⒁粋€層連接到其它層的接觸孔的尺寸減小，但是層間介質(zhì)層的厚度增加。因此，在光刻工序中，接觸孔的長寬比，即，孔的長度相對于它直徑的比值增加，而接觸孔的對準(zhǔn)余量減小。結(jié)果，使用常規(guī)方法形成小的接觸孔變得很困難。
就DRAM器件而言，廣泛使用形成連接(landing)焊盤的方法來減少接觸孔的長寬比，對于具有約0.1μm或更小特征尺寸的圖形使用自對準(zhǔn)接觸(SAC)結(jié)構(gòu)來糾正由對準(zhǔn)余量的減小引起的短路問題。
圖1A、2A、1B和2B是說明根據(jù)常規(guī)方法制造具有SAC結(jié)構(gòu)的DRAM器件的方法的截面圖。圖1A和2A是沿DRAM器件的位線方向的截面圖，圖1B和2B是沿DRAM器件的字線方向的截面圖。
參考圖1A和1B，使用普通隔離工藝?yán)鐪\溝槽隔離(STI)工藝在半導(dǎo)體襯底10上形成隔離區(qū)12以限定有源區(qū)。
在襯底10上形成具有柵電極14和源/漏區(qū)(未示出)的金屬氧化物半導(dǎo)體(MOS)晶體管，柵電極14用作字線。在柵電極14上形成由氮化物組成的柵極帽蓋層圖形16，在柵電極14的側(cè)壁上形成由氮化物組成的柵極隔片18。
在包括MOS晶體管的襯底10的整個表面上形成由氧化物組成的第一層間介質(zhì)層20。通過化學(xué)機(jī)械拋光(CMP)工序或深度刻蝕工序平面化第一層間介質(zhì)層20。使用相對于氮化物具有刻蝕選擇性的刻蝕氣體，刻蝕第一層間介質(zhì)層20，以形成相對于柵電極14自對準(zhǔn)的接觸孔。接觸孔露出MOS晶體管的源/漏區(qū)。
在第一層間介質(zhì)層20和接觸孔上形成摻雜的多晶硅層。通過CMP工序或深度刻蝕工序?qū)诫s的多晶硅層分為節(jié)點(node)單元，以便在接觸孔中形成SAC焊盤22a和22b。SAC焊盤22a和22b分別連接到源/漏區(qū)。
在第一層間介質(zhì)層20上和SAC焊盤22a和22b上形成由氧化物組成的第二層間介質(zhì)層24。第二層間介質(zhì)層具有約1000～3000的厚度。通過化學(xué)機(jī)械拋光(CMP)工序或深度刻蝕工序平面化第二層間介質(zhì)層24。利用普通的光刻工序，部分地刻蝕第二層間介質(zhì)層24，以形成露出位于漏區(qū)上的某些SAC焊盤22b的位線接觸孔(未示出)。
在第二層間介質(zhì)層24和位線接觸孔上順序地形成由鈦/氮化鈦(Ti/TiN)組成的阻擋金屬層(未示出)和用于位線30的第一導(dǎo)電層26。形成第一導(dǎo)電層26，具有約400～800的厚度。在第一導(dǎo)電層26上形成氮化物膜，具有約1000～3000的厚度，以便形成位線掩模層28。通過光刻工序刻蝕位線掩模層28和第一導(dǎo)電層26，由此形成包括第一導(dǎo)電層26和位線掩模層28的位線30。此時，為了在形成存儲節(jié)點接觸孔的后續(xù)工序過程中放大位線30和存儲節(jié)點接觸孔之間的絕緣間隔(即，臺肩(shoulder))，應(yīng)該厚厚地形成位線掩模層28，具有約200或更多的厚度。
在位線30和第二層間介質(zhì)層24上淀積相對于在后續(xù)工序中繼續(xù)形成的第三層間介質(zhì)層例如氮化物，具有刻蝕選擇性的材料。各向異性地刻蝕該材料，以在位線30的側(cè)壁上形成位線隔片32。由于在形成位線30之后直接進(jìn)行形成由氮化物組成的位線隔片32的刻蝕工序，因此由相同材料，即氮化物組成的位線掩模層28的表面被部分地?fù)p壞。
在所得結(jié)構(gòu)的整個表面上形成由硼磷硅玻璃(BPSG)、不摻雜的硅玻璃(USG)、高密度等離子體(HDP)氧化物或化學(xué)氣相淀積(CVD)氧化物組成的第三層間介質(zhì)層34。通過化學(xué)機(jī)械拋光(CMP)工序或深度刻蝕工序平面化第三層間介質(zhì)層34。
參考圖2A和2B，利用照相工序，在第三介質(zhì)層34上形成用于限定存儲節(jié)點接觸孔區(qū)域的光刻膠圖形(未示出)。使用相對于由氮化物組成的位線隔片32具有高刻蝕選擇性的刻蝕氣體，干刻蝕第三層間介質(zhì)層34和第二層間介質(zhì)層24，以形成露出源區(qū)上的SAC焊盤22a的存儲節(jié)點接觸孔36。在此情況下，應(yīng)該過刻蝕層間介質(zhì)層34和24，以便防止存儲節(jié)點接觸孔36沒有被開口。由此，產(chǎn)生位線掩模層28的凹部，退化位線30和存儲節(jié)點接觸孔36之間的臺肩部分。
除去光刻膠圖形之后，形成由摻雜的多晶硅組成的第二導(dǎo)電層以填充存儲節(jié)點接觸孔36，通過CMP工序或深度刻蝕工序?qū)⒌诙?dǎo)電層分為節(jié)點單元，由此在節(jié)點接觸孔36中形成分為節(jié)點單元的存儲節(jié)點接觸焊盤38。
根據(jù)常規(guī)方法，應(yīng)該增加由氮化物組成的位線掩模層28的厚度，以便確保SAC工藝余量，以致可以增加位線30的高度。相反，作為圖形減小到約0.1μm或更少的設(shè)計規(guī)則，相鄰的位線30之間的間隔變得更小，由此增加位線30的長寬比。此外，當(dāng)在其中位線隔片32形成在位線30的側(cè)壁上的狀態(tài)下形成第三層間介質(zhì)層34時，位線30之間的間隔變得如此窄，以致位線30的長寬比大大地增加。結(jié)果，位線30之間的間隙不可能完全地填充有第三層間介質(zhì)層34，以及在第三層間介質(zhì)層34中可能產(chǎn)生多個砂眼(voids)。
當(dāng)如上所述在第三層間介質(zhì)層34中形成砂眼時，在后續(xù)清洗工序期間砂眼可能擴(kuò)大。因此，當(dāng)形成用于存儲節(jié)點接觸焊盤的第二導(dǎo)電層時，第二導(dǎo)電層可能滲入擴(kuò)大的砂眼，以致存儲節(jié)點接觸焊盤38可能連接到相鄰的存儲節(jié)點接觸焊盤38。結(jié)果，在存儲節(jié)點接觸焊盤38之間可能產(chǎn)生電橋。
當(dāng)位線掩模層28的厚度增加以確保SAC工藝余量時，用于形成位線的光刻膠膜的厚度應(yīng)該增加，由此由于光刻膠膜下降促使位線30升高。
而且，由于在形成位線隔片32和形成存儲節(jié)點接觸孔36的刻蝕工序過程中位線掩模層28可能被損壞，所以位線30相對于存儲節(jié)點接觸焊盤38電短路，由此產(chǎn)生單個位故障。
位線對應(yīng)于用于探測在DRAM器件的存儲單元上存儲的電荷存在的布線。位線通常連接到位于在DRAM器件的外圍電路區(qū)的讀出放大器。通過探測存儲單元存儲的電荷探測位線電壓的變化，電壓變化增加對應(yīng)于存儲單元的存儲電容量增加或位線負(fù)載電容量減小。由此，由于位線負(fù)載電容量的減小，提高讀出放大器的靈敏度，為了增加可靠性和響應(yīng)速度，優(yōu)選地盡可能的減小位線負(fù)載電容量。
在常規(guī)方法中，寄生電容，即位線30和存儲節(jié)點接觸焊盤38之間的位線負(fù)載電容量或位線30和相鄰的位線30之間的位線負(fù)載電容量增加。這些發(fā)生是因為根據(jù)SAC工序，在位線30的側(cè)壁上形成由具有高介電常數(shù)的氮化物組成的位線隔片32，以確保位線的臺肩余量。作為圖形減小的設(shè)計規(guī)則，因為電容器的厚度減小其電容量增加，所以位線隔片32的厚度變得更小，由此大大地增加位線負(fù)載電容量。因此，考慮位線負(fù)載電容量，構(gòu)成DRAM器件的單元陣列的位線數(shù)目應(yīng)該減小，導(dǎo)致每個單元位線的單元減少和芯片效率退化。
美國專利號US6458692和日本特許公開專利公開號JP2001-217405公開了形成接觸的方法，其中在位線的側(cè)壁上形成由具有低介電常數(shù)的氧化硅組成的隔片，以便減小位線負(fù)載電容量。但是，位線掩模層的厚度減小可能限于減小層間介質(zhì)層的間隙填充余量。此外，幾乎沒有位線的任何臺肩余量，導(dǎo)致在位線和存儲節(jié)點接觸焊盤之間產(chǎn)生電短路。
本發(fā)明的實施例解決現(xiàn)有技術(shù)的這些及其他局限性。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種半導(dǎo)體器件，其中有效地填充在位線之間形成的間隙，而不產(chǎn)生砂眼，增加位線的臺肩余量，以及減小位線負(fù)載電容量。
本發(fā)明的實施例提供一種制造半導(dǎo)體器件的方法，有效地填充位線之間產(chǎn)生的間隙，而沒有砂眼，增加位線的臺肩余量，以及減小位線負(fù)載電容量。


通過下面參考附圖對其優(yōu)選地實施例的詳細(xì)說明的示例性詳細(xì)描述將使本發(fā)明的上述特點和優(yōu)點變得更容易明白。
圖1A、1B、2A和2B是說明根據(jù)常規(guī)方法制造具有自對準(zhǔn)接觸結(jié)構(gòu)的DRAM器件的方法的截面圖。
圖3A-3C、4A-4D、5A-5D、6A-6D、7A-7D、8A-8D、以及9A-9D是說明根據(jù)本發(fā)明的實施例制造DRAM器件的方法的平面圖和截面圖。
圖10A-10B、11A-11B、12A-12B、13A-13B、14A-14B以及15A-15B是說明根據(jù)本發(fā)明的另一個實施例制造DRAM器件的方法的截面圖。
圖16A-16F是說明根據(jù)本發(fā)明的再一個實施例制造DRAM器件的方法的截面圖。
具體實施例方式
應(yīng)該理解在不脫離在此公開的發(fā)明原理的條件下，如下所述的本發(fā)明的示例性實施例可以以許多不同的方式變化和修改，且因此本發(fā)明的范圍不限于下面這些具體的實施例。相反，提供這些實施例以便本公開是徹底的和完全的，且通過非限制性例子將本發(fā)明的概念完全傳遞給所述領(lǐng)域的技術(shù)人員。
下面，參考附圖詳細(xì)闡明本發(fā)明的實施例。在附圖中，相同的參考標(biāo)記視為相似的或相同的元件。
圖3A-3C、4A-4D、5A-5D、6A-6D、7A-7D、8A-8D以及9A-9D是說明根據(jù)本發(fā)明的實施例制造DRAM器件的方法的平面圖和截面圖。
圖3A是半導(dǎo)體襯底100的平面圖，在襯底100上形成字線107和位線125，而圖3B和3C分別是沿圖3A的線A-A′和B-B′的截面圖。
參考圖3A至3C，使用隔離工藝如淺溝槽隔離(STI)工藝在半導(dǎo)體襯底100上形成隔離區(qū)102，以在半導(dǎo)體襯底100上限定有源區(qū)。每個有源區(qū)具有條形或T形。
在通過熱氧化工藝在有源區(qū)中生長薄柵氧化物層(未示出)之后，在柵氧化物層上順序地形成柵導(dǎo)電層和柵掩模層。優(yōu)選地，形成柵導(dǎo)電層，以具有包括摻雜的多晶硅層和在多晶硅層上形成的金屬硅化物層的多晶硅-金屬硅化物結(jié)構(gòu)。使用相對于在后續(xù)工序中緊接著形成的層間介質(zhì)層具有刻蝕選擇性的材料形成柵掩模層。優(yōu)選地，使用氮化物系材料形成柵掩模層。
通過光刻工序構(gòu)圖柵掩模層和柵導(dǎo)電層，以形成包括柵掩模圖形106和柵導(dǎo)電圖形104的字線107。具體，使用光刻膠掩模同時構(gòu)圖柵掩模層和柵導(dǎo)電層。另外，在使用光刻膠掩模構(gòu)圖柵掩模層和除去光刻膠掩模之后，使用對應(yīng)于柵掩模圖形106的構(gòu)圖的柵掩模層構(gòu)圖柵導(dǎo)電層。
當(dāng)在襯底100的整個表面形成字線107時，使用相對于在后續(xù)工序中緊接著形成在絕緣層上的層間介質(zhì)具有刻蝕選擇性的材料形成絕緣層。優(yōu)選地，在襯底100上形成由氮化物系材料組成的絕緣層。各向異性地刻蝕絕緣層，以在字線107的側(cè)壁上分別形成柵隔片108。因為每個字線107被柵掩模圖形106和柵隔片108環(huán)繞，所以字線107與相鄰的字線107電隔離。
通過離子注入工序在柵隔片108之間露出的有源區(qū)中形成MOS晶體管的源/漏區(qū)(未示出)。此時，在形成柵隔片108之前，進(jìn)行輕摻雜漏(LDD)離子注入工序，以在字線107之間露出的有源區(qū)中形成輕摻雜的源/漏區(qū)，以便源/漏區(qū)具有LDD結(jié)構(gòu)。某些源/漏區(qū)對應(yīng)于電容器接觸區(qū)，電容器的存儲電極電連接。其他源/漏區(qū)對應(yīng)于位線接觸區(qū)，位線接觸區(qū)電連接到位線。
在其上形成有MOS晶體管的襯底100的整個表面上形成層間介質(zhì)層110。使用氧化物系材料形成層間介質(zhì)層110。通過CMP工序、深度刻蝕工序或CMP工序和深度刻蝕工序的混合工序平面化層間介質(zhì)層110。
使用相對于由氮化物組成的柵極掩模圖形106具有高刻蝕選擇性的刻蝕氣體各向異性地刻蝕層間介質(zhì)層110，以形成相對于字線107自對準(zhǔn)的接觸孔。接觸孔分別露出MOS晶體管的源/漏區(qū)。
在形成用高濃度雜質(zhì)摻雜以填充接觸孔的多晶硅之后，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化多晶硅層和層間介質(zhì)層110。結(jié)果，在接觸孔中分別形成分為節(jié)點單元的SAC焊盤112a和112b。在該實施例中，一些SAC焊盤112a電連接到對應(yīng)于電容器接觸區(qū)的源區(qū)，而其他SAC焊盤112b連接到對應(yīng)于位線接觸區(qū)的漏區(qū)。
在形成SAC焊盤112a和112b之后，在所得結(jié)構(gòu)的整個表面上淀積氧化物系材料如BPSG、USG、HDP氧化物、CVD氧化物等至約1000～3000的厚度，優(yōu)選地2000，由此形成第一絕緣層114。為了確保后續(xù)照相工序的工藝余量，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第一絕緣層114的表面。此時，應(yīng)該進(jìn)行平面化第一絕緣層114，以致第一絕緣層114在緊接著形成的位線125底下留下約1000～2000的厚度。第一絕緣層114用作用于使SAC焊盤112a和112b與其上形成的位線125隔離的層間介質(zhì)層。
利用光刻工序，刻蝕第一絕緣層114，以形成露出位于漏區(qū)上的SAC焊盤112b的位線接觸孔(未示出)。在所得結(jié)構(gòu)的整個表面上順序地形成第一導(dǎo)電層、位線掩模層、第一緩沖層以及第二緩沖層。
優(yōu)選地，第一導(dǎo)電層形成為包括第一薄膜和第二薄膜的復(fù)合層，第一薄膜由第一金屬和/或第一金屬的化合物例如鈦(Ti)/氮化鈦(TIN)組成，第二薄膜由第二金屬例如鎢(W)組成。在用于形成存儲節(jié)點接觸孔的后續(xù)刻蝕工序過程中，位線掩模層保護(hù)下面的第一導(dǎo)電層。位線掩模層包括相對于緊接著形成的第二絕緣層具有刻蝕選擇性的材料。優(yōu)選地使用氮化物形成位線掩模層。在部分地刻蝕第二絕緣層的后續(xù)工序過程中，第一緩沖層保護(hù)下面的位線掩模層。使用相對于第二絕緣層具有刻蝕選擇性和具有與用于在后續(xù)工序中緊接著形成的存儲節(jié)點接觸焊盤的第二導(dǎo)電層的刻蝕速率基本上相似的材料形成第一緩沖層。優(yōu)選地使用多晶硅形成第一緩沖層。當(dāng)在形成位線125的后續(xù)工序中刻蝕第一導(dǎo)電層時，第二緩沖層防止在第一緩沖層上形成凹部。使用相對于第一緩沖層具有刻蝕選擇性的材料形成第二緩沖層。優(yōu)選地，第二緩沖層由氧化物組成。
通過光刻工序構(gòu)圖第二緩沖層、第一緩沖層、位線掩模層以及第一導(dǎo)電層，以便在第一絕緣層114上形成具有多層結(jié)構(gòu)的位線125。每個位線125包括第一導(dǎo)電圖形116、位線掩模圖形118、第一緩沖層圖形120以及第二緩沖層圖形122。位線125分別垂直于字線107。第一導(dǎo)電圖形116對應(yīng)于位線導(dǎo)電圖形。
如上所述，形成包括兩個薄膜的每個第一導(dǎo)電圖形116，以與位線接觸孔直接接觸。另外，在位線接觸孔中形成位線接觸焊盤，第一導(dǎo)電圖形116與位線接觸焊盤直接接觸。
具體地，在包括位線接觸孔的所得結(jié)構(gòu)的整個表面上形成由Ti/TiN組成的阻擋金屬層和由W組成的第三金屬膜。當(dāng)?shù)谝唤^緣層114的表面露出時，通過CMP工序或深度刻蝕工序刻蝕第三金屬層。結(jié)果，在位線接觸孔中形成包括阻擋金屬層和第三金屬膜的位線接觸焊盤。在形成位線接觸焊盤之后，在所得結(jié)構(gòu)上形成由第四金屬例如W組成的第一導(dǎo)電層。當(dāng)又形成位線接觸焊盤時，第一導(dǎo)電層包括一個薄膜。
在位線125和第一絕緣層114上淀積氧化物系材料如BPSG、USG、HDP氧化物、CVD氧化物等等，以形成第二絕緣層124。當(dāng)位線125的表面露出時，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第二絕緣層124。在第一導(dǎo)電圖形116包含鎢(W)和使用在高溫下淀積的氧化物如HTO或淀積之后需要高溫烘焙工序的氧化物例如BPSG、SOG等形成第二絕緣層124的情況下，因為第一導(dǎo)電圖形116的側(cè)壁露出，所以在第一導(dǎo)電圖形116中的鎢被氧化。為了防止氧化第一導(dǎo)電圖形116，優(yōu)選地使用HDP氧化物形成第二絕緣層124，HDP氧化物完成間隙填充而不產(chǎn)生砂眼，同時HDP氧化物在低溫下淀積。
另外，為了防止在相鄰的位線125之間形成砂眼，在形成第二絕緣層124之前，可以在位線125上形成約50-200的厚度的氮化物層。
圖4A是其上形成犧牲層126和接觸圖形128的半導(dǎo)體襯底100的平面圖，圖4B、4C以及4D分別是沿圖4A的線A-A′、B-B′和C-C′的截面圖。
參考圖4A至4C，在平面化的第二絕緣層124和位線125上淀積刻蝕速率比第二絕緣層124快的氧化物，以便在第二絕緣層124和在位線125上形成犧牲層126。例如，如果使用HDP氧化物形成第二絕緣層124，那么使用具有高濃度的BPSG形成犧牲層126。犧牲層126減小在用于第二導(dǎo)電層的后續(xù)平面化工序過程中位線掩模圖形118的損失，以形成存儲節(jié)點接觸焊盤。由此，犧牲層126保護(hù)位線125的第一導(dǎo)電圖形116。
在犧牲層126上淀積相對于第二絕緣層124具有刻蝕選擇性和具有與用于在后續(xù)工序中形成存儲節(jié)點接觸焊盤的第二導(dǎo)電層基本上相似的刻蝕速率的材料，然后構(gòu)圖以形成存儲節(jié)點接觸圖形128。優(yōu)選地，使用多晶硅形成存儲節(jié)點接觸圖形128。存儲節(jié)點接觸圖形128開口部分犧牲層126，其處緊接著形成存儲節(jié)點接觸孔。存儲節(jié)點接觸圖形128增加后續(xù)照相工序的工序余量。此外，在部分地刻蝕第二絕緣層124的后續(xù)工序過程中，存儲節(jié)點接觸圖形128用作緩沖區(qū)(亦即，對應(yīng)于圖4A中的C-C′方向的外圍電路/中心區(qū)的區(qū)域)，這里不形成存儲節(jié)點接觸焊盤。優(yōu)選地，存儲節(jié)點接觸圖形128具有直線形狀，以便在垂直于位線125的方向(即，字線方向)上彼此接近多個存儲節(jié)點接觸孔合并和始終開口。因為由存儲節(jié)點接觸圖形開口的區(qū)域較寬，所以具有線性形狀的存儲節(jié)點接觸圖形128在后續(xù)照相工序中可以防止未對準(zhǔn)以及在用于存儲節(jié)點接觸的后續(xù)刻蝕工序過程中可以解決刻蝕停止缺點。而且，在DRAM器件的單元陣列區(qū)域中具有相同尺寸的開口區(qū)與線性形狀的接觸圖形128一致，由此減小在用于存儲節(jié)點接觸的后續(xù)刻蝕工序過程中第二絕緣層的厚度變化。
圖5A是形成第一隔片130的半導(dǎo)體襯底100的平面圖，圖5B、5C以及5D分別是沿圖5A的線A-A′、B-B′和C-C′的截面圖。
參考圖5A至5D，在形成線形存儲節(jié)點接觸圖形128之后，通過使用存儲節(jié)點接觸圖形128作為刻蝕掩模的定時刻蝕工序部分地刻蝕犧牲層126和第二124至第一導(dǎo)電圖形116之上的預(yù)定部分。優(yōu)選地，在位于第一導(dǎo)電圖形上超過約500的第二絕緣層124的點處完成刻蝕工序。根據(jù)刻蝕工序除去第二緩沖層圖形122。
在所得結(jié)構(gòu)的整個表面上，淀積相對于第二絕緣層124具有刻蝕選擇性和具有與用于在后續(xù)工序緊接著形成存儲節(jié)點接觸焊盤的第二導(dǎo)電層基本上相似的刻蝕速率的材料至約200-600的厚度，然后各向異性地刻蝕，以在第二絕緣層124的部分刻蝕部分的側(cè)壁和犧牲層126和存儲節(jié)點接觸圖形128的側(cè)壁上形成第一隔片130。具體，在第一緩沖層圖形120的側(cè)壁和在位線125的位線掩模圖形118的部分側(cè)壁上形成由多晶硅組成的第一隔片130。
由于從位線掩模圖形118的部分側(cè)壁至第一緩沖層圖形120的側(cè)壁形成第一隔片130，所以在第一隔片130下的位線125的側(cè)壁上緊接著形成第二隔片，由此減小位線負(fù)載電容量。當(dāng)使用多晶硅形成第一隔片130時，因為多晶硅相對于氮化物和氧化物一般具有高刻蝕選擇性，所以可以防止位線掩模圖形118的損失和可以確保臺肩余量。此時，在不形成存儲節(jié)點接觸焊盤的區(qū)域(即，對應(yīng)于圖5A的C-C′方向的外圍電路/中心區(qū)的區(qū)域)上不形成第一隔片130，因為這個區(qū)域覆有存儲節(jié)點接觸圖形128。
圖6A是形成存儲節(jié)點接觸孔131的半導(dǎo)體襯底100的平面圖，圖6B、6C以及6D分別是沿圖6A的線A-A′、B-B′和C-C′的截面圖。
參考圖6A至6D，使用由多晶硅組成的第一隔片130作為刻蝕掩模，干刻蝕由氧化物組成的第二和第一絕緣層124和114，以形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔131，對應(yīng)于源區(qū)的電容器接觸區(qū)形成SAC焊盤112a。同時，由第一隔片130底下的位線125的側(cè)壁上的第二絕緣層124形成第二隔片124a。亦即，在位線125的側(cè)壁上部上形成由多晶硅組成的第一隔片130，同時在位線125的側(cè)壁下部上形成由氧化物組成的第二隔片124a。在此情況下，在不形成存儲節(jié)點接觸焊盤的區(qū)域(即，對應(yīng)于圖6A的C-C′方向的外圍電路/中心區(qū)的區(qū)域)不進(jìn)行刻蝕，因為這些區(qū)域覆有存儲節(jié)點接觸圖形128。
圖7A是其上形成第二導(dǎo)電層132的半導(dǎo)體襯底100的平面圖，圖7B、7C以及7D分別是沿圖7A的線A-A′、B-B′和C-C′的截面圖。
參考圖7A至7D，在形成存儲節(jié)點接觸孔131之后，進(jìn)行清洗工序以除去在通過存儲節(jié)點接觸孔131露出的SAC焊盤112a上自然生長的氧化膜，例如聚合物、各種顆粒等等。
在位線125、第二絕緣層124以及存儲節(jié)點接觸圖形128上繼續(xù)形成第二導(dǎo)電層132例如多晶硅層。第二導(dǎo)電層132填充存儲節(jié)點接觸孔131。當(dāng)留在不存在存儲節(jié)點接觸焊盤的區(qū)域中的犧牲層126的表面露出時，通過平面化工序例如CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序刻蝕第二導(dǎo)電層132。此時，利用上述平面化工序，除去由多晶硅組成的存儲節(jié)點接觸圖形128。
圖8A是其上第二導(dǎo)電層132突出的半導(dǎo)體襯底100的平面圖，圖8B、8C以及8D分別是沿剖面圖8A的線A-A′、B-B′和C-C′的截面圖。
參考圖8A至8D，當(dāng)通過濕刻蝕工序刻蝕圖7C和7D的犧牲層時，因為在不形成存儲節(jié)點接觸焊盤的區(qū)域上露出的犧牲層具有比在下面的第二絕緣層124更快的刻蝕速率，所以刻蝕工序在下面的第二絕緣層124處停止。由此，通過濕刻蝕工序除去犧牲層126，由此形成第二導(dǎo)電層132突出的臺面結(jié)構(gòu)。由于接觸圖形128(圖5C和圖5D)在開口區(qū)域和犧牲層126的覆蓋區(qū)域之間出現(xiàn)約1000的臺階。當(dāng)進(jìn)行用于將存儲節(jié)點接觸焊盤分為節(jié)點單元的CMP工序時，可能出現(xiàn)位線掩模圖形118的損失，露出下面的第一導(dǎo)電圖形116。因此，由于多晶硅比氧化物更迅速地凹陷，所以除去位于不形成存儲節(jié)點接觸焊盤的區(qū)域(即，覆有接觸圖形128的區(qū)域)上形成的犧牲126，以解決臺階的產(chǎn)生。
圖9A是其上形成存儲節(jié)點接觸焊盤134半導(dǎo)體襯底100的平面圖，圖9B、9C以及9D分別是沿剖面圖9A的線A-A′、B-B′和C-C′的截面圖。
參考圖9A至9D，在除去犧牲層126之后，當(dāng)位線掩模圖形118的表面露出時，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序除去第二導(dǎo)電層132。在存儲節(jié)點接觸孔131中分別形成分為節(jié)點單元的存儲節(jié)點接觸焊盤132。此時，用第二導(dǎo)電層132除去位線125的多晶硅第一緩沖層圖形120。
在該實施例中，存儲節(jié)點接觸焊盤134具有T形截面的結(jié)構(gòu)，因為位線125側(cè)壁上部上的第一隔片130，所以使用多晶硅形成第二導(dǎo)電層132和第一隔片130。
此后，形成具有存儲電極、介質(zhì)層、以及電極板的電容器(未示出)。
依據(jù)該實施例，在第二絕緣層124上形成犧牲層126，然后使用具有線性形狀的接觸圖形128部分地刻蝕第二絕緣層124。在第二絕緣層124的刻蝕部分的側(cè)壁上形成由多晶硅組成的第一隔片130和使用第一隔片130作為刻蝕掩模形成存儲節(jié)點接觸孔131。用第二導(dǎo)電層132填充存儲節(jié)點接觸孔131。
在常規(guī)方法中，因為在形成存儲節(jié)點接觸的刻蝕工序過程中只有位線掩模層保護(hù)位線導(dǎo)電層的表面，所以厚厚地形成位線掩模層。但是，在該實施例中，在用于形成存儲節(jié)點接觸的刻蝕工序過程中，在位線掩模圖形118和犧牲層126上形成的第一和第二緩沖層圖形120和122保護(hù)位線125的第一導(dǎo)電圖形116。此外，不形成位線隔片，在構(gòu)圖位線125之后，直接形成第二絕緣層124，由此顯著地減小位線掩模圖形118的損失。因此，最小化位線掩模圖形118的厚度，以減小位線125的長寬比，同時提高相鄰的位線125之間的間隙填充余量。當(dāng)位線掩模圖形118的厚度減小時，用于形成位線125的光刻膠膜的厚度也減小，由此防止光刻膠膜下降和升起位線125。
此外，在形成第一隔片130之后，執(zhí)行用于形成存儲節(jié)點接觸焊盤134的刻蝕工序，導(dǎo)致相對于存儲節(jié)點接觸孔131的位線125的臺肩余量增加。因此，可以防止位線125和存儲節(jié)點接觸焊盤134之間電短路，提高單個位故障。
而且，因為在位線125的下側(cè)壁上形成由第二絕緣層(即，具有低介電常數(shù)的氧化物)組成的第二隔片124a，所以位線125和存儲節(jié)點接觸焊盤134或位線125和相鄰的位線125之間的寄生電容，即，位線負(fù)載電容可以減少25～30％。當(dāng)位線負(fù)載電容量減小時，每一單元位線的單元數(shù)目增加，提高單元效率和增加每個晶片可用的芯片數(shù)目。
圖10A-10B、11A-11B、12A-12B、13A-13B、14A-14B以及15A-15B是說明根據(jù)本發(fā)明的另一個實施例制造DRAM器件的方法的截面圖。圖10A、11A、12A、13A、14A以及15A是DRAM器件的位線方向的截面圖，圖11B、12B、13B、14B以及15B是DRAM器件的字線方向的截面圖。
圖10A和10B示出了在半導(dǎo)體襯底200上形成字線207和SAC焊盤212a和212b的步驟。
參考圖10A和10B，通過隔離工藝如淺溝槽隔離(STI)工藝或硅的局部氧化(LOCOS)工藝在半導(dǎo)體襯底200上形成隔離區(qū)202，以便在半導(dǎo)體襯底200上限定有源區(qū)。
在通過熱氧化工藝在襯底200的有源區(qū)中生長薄柵氧化物層(未示出)之后，在柵氧化層上順序地形成柵導(dǎo)電層和柵掩膜層。優(yōu)選地，柵導(dǎo)電層具有包括摻雜的多晶硅膜和在摻雜的多晶硅膜上形成的金屬硅化物膜的金屬-硅化物結(jié)構(gòu)。使用相對于后續(xù)工序緊接著形成的層間介質(zhì)層具有刻蝕選擇性的材料形成柵掩膜層。優(yōu)選地使用氮化物系材料形成柵掩膜層。
通過光刻工序構(gòu)圖柵掩膜層和柵導(dǎo)電層，以在半導(dǎo)體襯底200上形成字線207。每個字線207包括柵導(dǎo)電圖形204和柵掩膜圖形206。
在設(shè)置字線207的襯底200的整個表面上形成絕緣層。使用相對于緊接著形成的層間絕緣層具有刻蝕選擇性的材料形成絕緣層。優(yōu)選地，使用氮化物系材料形成絕緣層。
各向異性地刻蝕絕緣層以在字線207的側(cè)壁上分別形成柵隔片208。
在字線207之間露出的部分有源區(qū)部分形成MOS晶體管的源/漏區(qū)(未示出)。結(jié)果，在半導(dǎo)體襯底200上形成MOS晶體管。另外，在形成柵隔片208之前，可以進(jìn)行LDD離子注入工序，以在字線207之間的部分有源區(qū)形成輕摻雜源/漏區(qū)，由此形成具有LDD結(jié)構(gòu)的源/漏區(qū)。對應(yīng)于電容器接觸區(qū)的一些源/漏區(qū)連接到電容器的存儲電極，而對應(yīng)于位線接觸區(qū)的源/漏區(qū)連接到位線。
在其上形成有MOS晶體管的半導(dǎo)體襯底200上形成層間介質(zhì)層210。使用氧化物系材料形成層間介質(zhì)層210。
通過CMP、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第一層間介質(zhì)層210。使用相對于由氮化物組成的柵掩膜圖形206具有高刻蝕選擇性的刻蝕氣體各向異性地刻蝕層間介質(zhì)層210。由此，形成穿過層間介質(zhì)層210露出源/漏區(qū)的接觸孔。接觸孔分別與字線207自對準(zhǔn)。
形成用高濃度雜質(zhì)摻雜的多晶硅層以填充接觸孔之后，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化多晶硅層。結(jié)果，在接觸孔中分別形成分為節(jié)點單元的SAC焊盤212a和212b。當(dāng)露出層間介質(zhì)層210時，平面化SAC焊盤212a和212b。另外，如上所述當(dāng)柵掩膜圖形206露出時，平面化SAC焊盤212a和212b。
在該實施例中，一些SAC焊盤212a連接到對應(yīng)于電容器接觸焊盤的源區(qū)，而其他SAC焊盤212b連接到對應(yīng)于位線接觸焊盤的漏區(qū)。
圖11A和11B示出了在層間介質(zhì)層210上繼續(xù)形成第一絕緣層214、位線219、第二絕緣層220和接觸掩模層221的步驟。
參考圖11A和11B，在形成SAC焊盤212a和212b之后，在所得結(jié)構(gòu)的整個表面上淀積氧化物系材料例如BPSG、USG、HDP氧化物、CVD氧化物等至約1000-3000的厚度。優(yōu)選地，氧化物系材料具有約2000的厚度。因此，在層間介質(zhì)層210和SAC焊盤212a和212b上形成第一絕緣層214。
為了確保后續(xù)照相工序的余量，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第一絕緣層214的表面。這里，應(yīng)該進(jìn)行第一絕緣層214的平面化，以便在所得結(jié)構(gòu)上第一絕緣層214留下約1000-2000的厚度。第一絕緣層214用作用于使SAC焊盤212a和212b與緊接著形成的位線219隔離的層間介質(zhì)層。
通過光刻工序刻蝕第一絕緣層214，以在漏區(qū)上形成露出SAC焊盤212b的位線接觸孔(未示出)。
在第一絕緣層214上順序地形成第一導(dǎo)電層和位線掩模層。優(yōu)選地，第一導(dǎo)電層包括具有第一薄膜和第二薄膜的復(fù)合層，第一薄膜由第一金屬和/或第一金屬的合成物例如鈦(Ti)/氮化鈦(TIN)組成，第二薄膜由第二金屬例如鎢(W)組成。在用于形成存儲節(jié)點接觸孔的后續(xù)刻蝕工序過程中，位線掩模層保護(hù)下面的第一導(dǎo)電層。使用相對于后續(xù)形成的第二絕緣層具有刻蝕選擇性的材料形成位線掩模層，優(yōu)選地使用氮化物形成位線掩模層。
通過光刻工序構(gòu)圖位線掩模層和第一導(dǎo)電層，以形成垂直于字線207的位線219。其中每個位線219包括位線導(dǎo)電圖形216和位線掩模圖形218；位線導(dǎo)電圖形216分別對應(yīng)于第一導(dǎo)電圖形。
在本實施例，具有兩個薄膜的位線導(dǎo)電圖形216與位線接觸孔直接接觸。另外，如上所述，在位線接觸孔中形成具有阻擋金屬膜如Ti/TiN和第三金屬膜例如W的位線接觸焊盤。然后，形成包括一個W膜的位線導(dǎo)電圖形216，并與位線接觸焊盤直接接觸。
在位線219和第一絕緣層214上淀積氧化物系材料，優(yōu)選地為HDP氧化物，以形成第二絕緣層220。通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第二絕緣層220的預(yù)定部分。這里，為了防止在相鄰的位線219之間的第二絕緣層220中形成砂眼，在形成第二絕緣層220之前，可以在位線219和第一絕緣層214上形成氮化物層。優(yōu)選地，氮化物層具有約50-200的厚度。
此后，在第二絕緣層220上淀積一種材料，優(yōu)選地為多晶硅，以形成接觸掩模層221。該材料相對于第二絕緣層220具有刻蝕選擇性和具有基本上類似于用于緊接著淀積的存儲節(jié)點接觸焊盤的第二導(dǎo)電層的刻蝕速率。
圖12A和12B示出了在第二絕緣層220上形成接觸圖形222的步驟。
參考圖12A和12B，通過光刻工序構(gòu)圖接觸掩模層221，以形成存儲節(jié)點接觸圖形222，節(jié)點接觸圖形222開口將形成存儲節(jié)點接觸孔的區(qū)域。優(yōu)選地，接觸圖形222具有接觸形狀，接觸形狀分別開口用于存儲節(jié)點接觸孔的區(qū)域。
通過使用接觸圖形222作為刻蝕掩模的定時刻蝕(time-etching)工序，在位線導(dǎo)電圖形216上部分地刻蝕第二絕緣層220的預(yù)定部分。優(yōu)選地，在從由鎢(W)組成的位線導(dǎo)電圖形216的表面具有超過約500厚度的部分第二絕緣層220處停止刻蝕工序。這里，執(zhí)行部分刻蝕工序，以便第二絕緣層220的刻蝕部分223的寬度(S2)小于或類似于相鄰的位線219之間的間隔(S1)。亦即，在位線219上的部分第二絕緣層220的寬度(W2)大于或類似于位線219的寬度(W1)。
圖13A和13B示出了在第二絕緣層220的刻蝕部分的側(cè)壁上形成第一隔片224的步驟。
參考圖13A和13B，在所得結(jié)構(gòu)的整個表面上淀積相對于第二絕緣層220具有刻蝕選擇性和具有與用于存儲節(jié)點接觸焊盤的第二導(dǎo)電層基本上類似的刻蝕速率的材料，所得結(jié)構(gòu)包括第二絕緣層220的部分刻蝕部分。該材料具有約200-600的厚度并被各向異性地刻蝕，以在第二絕緣層220的刻蝕部分的側(cè)壁上形成第一隔片224。具體，從部分位線掩模圖形218到接觸圖形222在位線219的側(cè)壁上部上形成第一多晶硅隔片224。
由于第一多晶硅隔片224相對于氮化物以及氧化物具有高刻蝕選擇性，所以在用于形成存儲節(jié)點接觸的后續(xù)刻蝕工序過程中可以防止位線掩模圖形218的損失和充分地確保臺肩余量。
圖14A和14B示出了形成露出SAC焊盤212a的存儲節(jié)點接觸孔226的步驟。
參考圖14A和14B，使用由多晶硅組成的第一隔片224作為刻蝕掩模，干刻蝕由氧化物組成的第二和第一絕緣層220，由此形成露出電容器接觸焊盤的存儲節(jié)點接觸孔226，即位于源區(qū)上的SAC焊盤212a。這里，在第一隔片224底下的位線219的側(cè)壁分別形成由部分第二絕緣層220組成的第二隔片220a。亦即，在位線219的側(cè)壁上部上形成第一多晶硅隔片224，同時在位線219的側(cè)壁下部上形成第二氧化物隔片220a。
圖15A和15B示出了在存儲節(jié)點接觸孔226中形成存儲節(jié)點接觸焊盤230的步驟。
參考圖15A和15B，在形成存儲節(jié)點接觸孔226之后，進(jìn)行清洗工序，以除去在通過存儲節(jié)點接觸孔226露出的SAC焊盤212a上自然生長的氧化物層，例如聚合物、各種顆粒等等。
使用多晶硅在所得結(jié)構(gòu)的整個表面形成第二導(dǎo)電層228，由此填充存儲節(jié)點接觸孔226。當(dāng)在位線219上的第二絕緣層220的表面露出時，通過平面化工序例如CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序刻蝕第二導(dǎo)電層228。因此，在存儲節(jié)點接觸孔226中分別形成分為節(jié)點單元的存儲節(jié)點接觸焊盤230。
在該實施例中，因為在位線219的側(cè)壁的上部形成第一多晶硅隔片224，所以存儲節(jié)點接觸焊盤230具有包括第二導(dǎo)電層228和第一隔片224的T形截面結(jié)構(gòu)。
此后，通過使用形成電容器的一般工序，在所得的結(jié)構(gòu)上形成具有存儲電極、介質(zhì)層、電極板的電容器(未示出)。
本實施例的方法基本上與其他方法類似，只是形成具有接觸形狀的存儲節(jié)點接觸圖形222。亦即，由于在位線219之上平面化第二絕緣層220的預(yù)定部分，所以在用于形成存儲節(jié)點接觸的刻蝕工序過程中，由于位線219上的第二絕緣層可以減小位線掩模圖形218的損失。
此外，因為在位線掩模圖形218的側(cè)壁上部形成第一隔片224，所以可以增加相對于存儲節(jié)點接觸孔226的位線219的臺肩余量，由此防止在位線219和存儲節(jié)點接觸焊盤230之間產(chǎn)生電短路。
而且，因為在位線219的側(cè)壁下部形成由具有低介電常數(shù)的氧化物組成的第二隔片220a，所以有效地減小位線負(fù)載電容量。
圖16A至16F是說明根據(jù)本發(fā)明的再一個實施例制造DRAM器件的方法的截面圖。
圖16A示出了在半導(dǎo)體襯底300上繼續(xù)形成第一絕緣層314、位線319、第二絕緣層320以及接觸掩模層321的步驟。
參考圖16A，用基本上類似于圖3A-3C以及10A-10B中說明的工序，在半導(dǎo)體襯底300上順序地形成隔離區(qū)302、MOS晶體管、層間介質(zhì)層310、SAC焊盤312a。
在層間絕緣層310和SAC焊盤312a上淀積氧化物系材料，以便在層間介質(zhì)層310和SAC焊盤312a上形成第一絕緣層314。
為了確保后續(xù)照相工序的工藝余量，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第一絕緣層314的表面。第一絕緣層314用作用于使SAC焊盤312a與其上緊接著形成的位線319隔離的層間介質(zhì)層。
通過基本上類似于上述實施例的那些工序繼續(xù)形成位線接觸孔(未示出)和位線319。具體，每個位線319包括位線導(dǎo)電圖形316和位線掩模圖形318。位線導(dǎo)電圖形316對應(yīng)于包括鈦(Ti)/氮化鈦(TiN)的第一薄膜和鎢(W)的第二薄膜的第一導(dǎo)電圖形。位線掩模圖形318由氮化物組成。另外，在位線接觸孔中形成具有Ti/TiN的阻擋金屬膜和W的第三金屬膜。然后，形成包括單個W膜的位線導(dǎo)電圖形316并與位線接觸焊盤直接接觸。
在位線319和第一絕緣層314上淀積氧化物系材料，優(yōu)選地文為HDP氧化物，以形成第二絕緣層320。當(dāng)位線319的表面露出時，通過CMP工序、深度刻蝕工序或CMP和深度刻蝕的混合工序平面化第二絕緣層320。
在位線319和第二絕緣層320上淀積相對于第二絕緣層320具有刻蝕選擇性的材料，優(yōu)選地為多晶硅或氮化鈦(TiN)，以便在位線319和第二絕緣層320上形成接觸掩模層321。
圖16B示出了在位線319上形成接觸圖形322的步驟。
參考圖16B，通過光刻工序構(gòu)圖接觸掩模層321，以形成開口部分的第二絕緣層320的存儲節(jié)點接觸圖形322，此處將形成存儲節(jié)點接觸孔。優(yōu)選地，形成接觸圖形322具有線性形狀，以便在垂直于位線319的方向，即字線方向，彼此接近的多個存儲節(jié)點接觸孔合并和開口。此外，優(yōu)選地接觸圖形322的寬度(W4)小于位線319的寬度(W3)。因為氮化物的位線掩模圖形318相對于多晶硅接觸掩模層321具有高刻蝕選擇性，所以在形成接觸圖形322的刻蝕工序過程中，位線掩模圖形318接觸圖形的損失調(diào)整到約100以下。
圖16C示出了在位線319上形成第一隔片324的步驟。
參考圖16C，在接觸圖形322和第二絕緣層320上淀積相對于第二絕緣層320具有刻蝕選擇性的材料(例如，多晶硅、氮化物、鎢或氮化鈦)至幾百的厚度。各向異性地刻蝕該材料，以在接觸圖形322的側(cè)壁上分別形成第一隔片324。優(yōu)選地，第一隔片324由多晶硅組成。
圖16D示出了形成露出SAC焊盤312a的存儲節(jié)點接觸孔326的步驟。
參考圖16D，使用第一隔片224作為刻蝕掩模，干刻蝕第二和第一絕緣氧化物層320，以形成露出電容器接觸區(qū)，即位于源區(qū)上的SAC焊盤312a的存儲節(jié)點接觸孔326。這里，在位線319的側(cè)壁上形成由部分第二絕緣層320組成的第二隔片320a。
圖16E示出了在所得結(jié)構(gòu)上形成第二導(dǎo)電層327的步驟。
參考圖16E，在形成存儲節(jié)點接觸孔326之后，進(jìn)行清洗工序以除去在通過存儲節(jié)點接觸孔326露出的SAC焊盤312a上自然生長的氧化物層326例如聚合物、各種顆粒等等。
使用多晶硅在所得結(jié)構(gòu)的整個表面上形成第二導(dǎo)電層327，以便用第二導(dǎo)電層327填充存儲節(jié)點接觸孔326。
圖16F示出了在存儲節(jié)點接觸孔326中形成存儲節(jié)點接觸焊盤328的步驟。
參考圖16F，當(dāng)位線掩模圖形318的表面露出時，通過使用化學(xué)劑的旋涂工序、濕深度刻蝕工序或干深度刻蝕工序、CMP工序或這些工序的混合工序部分地除去第二導(dǎo)電層327。在存儲節(jié)點接觸孔326中分別形成分為節(jié)點單元的存儲節(jié)點接觸焊盤328。
此后，使用常規(guī)方法形成具有存儲電極、介質(zhì)層、以及電極板的電容器(未示出)。
根據(jù)該實施例，在位線319上形成由相對于氧化物具有刻蝕選擇性的材料組成的接觸圖形322和第一隔片324。使用接觸圖形322和第一隔片324作為刻蝕掩模，刻蝕第二和第一氧化物絕緣層320和314，以形成存儲節(jié)點接觸孔326。在形成存儲節(jié)點接觸328的刻蝕工序過程中，由于接觸圖形322和第一隔片324，因此位線掩模圖形318的損失減小。因此，最小化位線掩模圖形318的厚度，以減小位線319的高度。
此外，由于不通過常規(guī)SAC方法形成存儲節(jié)點接觸孔326，所以位線319的臺肩余量增加，以防止由位線319和存儲節(jié)點接觸焊盤328之間的電短路引起的單個位故障。
而且，因為在位線319的整個側(cè)壁上形成具有低介電常數(shù)的第二氧化物隔片320a，所以可以減小位線負(fù)載電容量。
根據(jù)本發(fā)明的實施例，在構(gòu)圖位線之后，不在位線的側(cè)壁上直接形成位線隔片，在部分地刻蝕第二絕緣層之后，在位線掩模圖形的側(cè)壁上形成第一隔片。因此，顯著地減小位線掩模圖形的損失。結(jié)果，因為當(dāng)不形成位線隔片時形成第二絕緣層，所以可以最小化位線掩模圖形的厚度，以及可以大大地減小位線的長寬比。此外，可以有效地增加相鄰的位線之間的間隙填充余量。
此外，可以在位線掩模圖形的側(cè)壁上形成第一隔片之后進(jìn)行形成存儲節(jié)點接觸的刻蝕工序。因此，可以增加位線的臺肩余量，防止位線和存儲節(jié)點接觸焊盤之間引起的電短路。
此外，因為在位線的側(cè)壁上形成由具有低介電常數(shù)的氧化物系材料組成的第二隔片，所以可以減小位線和存儲節(jié)點接觸焊盤之間或相鄰的位線之間的寄生電容，即，位線負(fù)載電容量。
現(xiàn)在以非限制的方式描述本發(fā)明的實施例。
根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體器件包括具有電容器接觸區(qū)的半導(dǎo)體襯底和在襯底上形成的第一絕緣層。在電容器接觸區(qū)之間的第一絕緣層上形成包括第一導(dǎo)電圖形和位線掩模圖形的位線，位線掩模圖形形成在第一導(dǎo)電圖形上。從位線掩模圖形的頂端到位線掩模圖形的預(yù)定部分，在位線的側(cè)壁上部上形成相對于氧化物系材料具有刻蝕選擇性的第一隔片。在第一隔片底下的位線側(cè)壁上形成包括氧化物系材料的部分第二絕緣層的第二隔片。在存儲節(jié)點接觸孔中形成用于存儲節(jié)點接觸焊盤的第二導(dǎo)電層，存儲節(jié)點接觸孔面對第一和第二隔片的表面并穿過第一絕緣層，露出電容器接觸區(qū)。
根據(jù)本發(fā)明的另一個實施例，使用多晶硅形成第一隔片，以便具有T形結(jié)構(gòu)的存儲節(jié)點接觸焊盤包括第二導(dǎo)電層和第一隔片。
在本發(fā)明的又一個實施例中，如下提供一種制造半導(dǎo)體器件的方法。首先，在具有電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層。在電容器接觸區(qū)之間的第一絕緣層上形成具有第一導(dǎo)電圖形和位線掩模圖形的位線。在位線上和第一絕緣層上形成由氧化物系材料組成的第二絕緣層。形成相對于第二絕緣層具有刻蝕選擇性的接觸圖形以開口存儲節(jié)點接觸孔區(qū)域。使用接觸圖形作為掩模，部分地刻蝕對應(yīng)于存儲節(jié)點接觸孔區(qū)域的部分第二絕緣層。在刻蝕部分的側(cè)壁上形成由相對于第二絕緣層具有刻蝕選擇性的材料組成的第一隔片。使用第一隔片作為掩模，刻蝕第二和第一絕緣層，以形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔，同時在第一隔片底下的位線側(cè)壁上形成包括部分第二絕緣層的第二隔片。第二導(dǎo)電層填充存儲節(jié)點接觸孔，形成存儲節(jié)點接觸焊盤。
根據(jù)本發(fā)明的再一個實施例，每個位線包括在位線掩模圖形上形成的至少一個緩沖層。
接觸圖形可以具有線性形狀，以致在垂直于位線方向彼此鄰近的多個存儲節(jié)點接觸孔合并并露出。另外，接觸圖形可以分別具有開口存儲節(jié)點接觸孔區(qū)域的接觸形狀。
根據(jù)本發(fā)明的附加實施例，在具有電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層。在電容器接觸區(qū)之間的第一絕緣層上形成具有第一導(dǎo)電圖形和位線掩模圖形的位線。在位線上和第一絕緣層上形成由氧化物系材料組成的第二絕緣層。當(dāng)位線掩模圖形的表面露出時，平面化第二絕緣層。在位線上形成相對于第二絕緣層具有刻蝕選擇性的接觸圖形，以開口存儲節(jié)點接觸孔區(qū)域。在接觸圖形的側(cè)壁上形成由相對于第二絕緣層具有刻蝕選擇性的材料組成的第一隔片。使用接觸圖形和接觸隔片作為掩模，刻蝕第二和第一絕緣層，以形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔，同時在位線側(cè)壁上形成由部分第二絕緣層組成的第二隔片。第二導(dǎo)電層填充存儲節(jié)點接觸孔，以形成存儲節(jié)點接觸焊盤。
根據(jù)本發(fā)明的實施例，在形成位線之后，在位線的側(cè)壁上不直接形成位線隔片，在部分地刻蝕第二絕緣層之后，在位線掩模圖形的側(cè)壁上形成第一隔片，由此顯著地減小位線掩模圖形的損失。因此，因為在不形成位線隔片之處形成第二絕緣層，所以可以最小化位線掩模圖形的厚度以及可以大大地減小位線的長寬比。結(jié)果，可以有效地增加相鄰的位線之間的間隙填充余量。
而且，在位線掩模圖形側(cè)壁上形成第一隔片之后，進(jìn)行用于形成存儲節(jié)點接觸的刻蝕工序，以致位線的臺肩余量增加，防止在位線和存儲節(jié)點接觸焊盤之間引起電短路。
此外，因為在位線的側(cè)壁上形成由具有低介電常數(shù)的氧化物系材料組成的第二隔片，所以可以減小位線和存儲節(jié)點接觸焊盤之間或相鄰的位線之間的寄生電容，即，位線負(fù)載電容量。
參考其各種示例性實施例描述了本發(fā)明。但是，本發(fā)明的范圍不能解釋為只限于這些示例性實施例。相反，所述領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)明白在不脫離本發(fā)明的精神和范圍的條件下，可以對描述的實施例進(jìn)行各種改進(jìn)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有電容器接觸區(qū)的半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的第一絕緣層；在電容器接觸區(qū)之間的第一絕緣層上形成的位線，其中位線包括第一導(dǎo)電圖形和形成在第一導(dǎo)電圖形上的位線掩模圖形；在從位線掩模圖形的頂端到第一導(dǎo)電圖形上的位線掩模圖形的預(yù)定部分的位線側(cè)壁上部形成的第一隔片，其中每個第一隔片包括相對于氧化物系材料具有刻蝕選擇性的材料；在第一隔片底下的位線側(cè)壁上形成的第二隔片，其中每個第二隔片包括部分第二絕緣層，第二絕緣層包括氧化物系材料；以及用于在存儲節(jié)點接觸孔形成的存儲節(jié)點接觸焊盤的第二導(dǎo)電層，其中每個存儲節(jié)點接觸孔與第一和第二隔片的表面接觸，并穿通第一絕緣層，以露出電容器接觸區(qū)。
2.如權(quán)利要求1的半導(dǎo)體器件，其中每個電容器接觸區(qū)包括連接焊盤。
3.如權(quán)利要求1的半導(dǎo)體器件，其中每個第一導(dǎo)電圖形包括鎢膜。
4.如權(quán)利要求1的半導(dǎo)體器件，其中每個位線掩模圖形包括氮化物。
5.如權(quán)利要求1的半導(dǎo)體器件，其中每個第一隔片包括多晶硅。
6.如權(quán)利要求5的半導(dǎo)體器件，其中每個存儲節(jié)點接觸焊盤具有T形截面的結(jié)構(gòu)，該結(jié)構(gòu)包括第二導(dǎo)電層和第一隔片。
7.如權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)位線掩模圖形的表面露出時平面化第二導(dǎo)電層。
8.如權(quán)利要求1的半導(dǎo)體器件，其中在位線的頂面和側(cè)壁上形成第二絕緣層。
9.如權(quán)利要求8的半導(dǎo)體器件，其中位于位線頂面上的第二絕緣層的寬度至少與位線的寬度一樣大。
10.如權(quán)利要求8的半導(dǎo)體器件，其中當(dāng)位于位線頂面上的第二絕緣層露出時平面化第二導(dǎo)電層。
11.如權(quán)利要求1的半導(dǎo)體器件，其中僅在對應(yīng)于存儲節(jié)點接觸焊盤區(qū)域的部分第一絕緣層形成第一隔片。
12.一種制造半導(dǎo)體器件的方法，包括在具有電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層；在電容器接觸區(qū)之間的第一絕緣層上形成位線，其中每個位線包括第一導(dǎo)電圖形和位線掩模圖形；在位線上和第一絕緣層上形成由氧化物系材料組成的第二絕緣層；在打開存儲節(jié)點接觸孔區(qū)域的第二絕緣層上形成接觸圖形，其中每個接觸圖形包括相對于第二絕緣層具有刻蝕選擇性的材料；使用接觸圖形作為掩模部分地刻蝕第二絕緣層的預(yù)定部分；在第二絕緣層的刻蝕部分的側(cè)壁上形成第一隔片，其中每個第一隔片包括相對于第二絕緣層具有刻蝕選擇性的材料；通過使用第一隔片作為掩?？涛g第二和第一絕緣層，同時形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔和包括第一隔片底下的位線側(cè)壁上的部分第二絕緣層的第二隔片；以及通過用第二導(dǎo)電層填充存儲節(jié)點接觸孔，形成存儲節(jié)點接觸焊盤。
13.如權(quán)利要求12的方法，其中在具有電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層包括在具有包括焊盤的電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層。
14.如權(quán)利要求12的方法，其中每個第一導(dǎo)電圖形包括鎢膜。
15.如權(quán)利要求12的方法，其中每個位線掩模圖形包括氮化物。
16.如權(quán)利要求12的方法，其中形成位線還包括在位線掩模圖形上形成至少一個緩沖層。
17.如權(quán)利要求16的方法，其中形成至少一個緩沖層還包括形成第一緩沖層，第一緩沖層構(gòu)造為保護(hù)位線掩模圖形，和在第一緩沖層上的第二緩沖層，被構(gòu)造為保護(hù)第一緩沖層。
18.如權(quán)利要求17的方法，其中形成第一緩沖層還包括形成多晶硅層，并且形成第二緩沖層還包括形成氧化物層。
19.如權(quán)利要求12的方法，還包括在形成接觸圖形之前，當(dāng)露出位線的表面時，平面化第二絕緣層；以及在位線和第二絕緣層上形成犧牲層，其中犧牲層包括刻蝕速率比第二絕緣層的刻蝕速率更快的材料。
20.如權(quán)利要求19的方法，其中形成第二絕緣層包括形成HDP氧化物層，以及其中形成犧牲層包括形成BPSG層。
21.如權(quán)利要求19的方法，其中形成存儲節(jié)點接觸焊盤還包括當(dāng)形成存儲節(jié)點接觸孔時，形成第二導(dǎo)電層；當(dāng)沒有形成存儲節(jié)點接觸焊盤的部分犧牲層露出時，除去第二導(dǎo)電層；除去犧牲層的露出部分以促使第二導(dǎo)電層從第二絕緣層突出；以及當(dāng)位線掩模圖形的表面露出時，通過除去第二導(dǎo)電層將存儲節(jié)點接觸焊盤分為節(jié)點單元。
22.如權(quán)利要求21的方法，其中將存儲節(jié)點接觸焊盤分為節(jié)點單元還包括執(zhí)行從由化學(xué)機(jī)械拋光(CMP)工序、深度刻蝕工序以及結(jié)合CMP和深度刻蝕工序的混合工序構(gòu)成的組中選擇的一種工序。
23.如權(quán)利要求12的方法，其中接觸圖形和第一隔片包括多晶硅。
24.如權(quán)利要求12的方法，還包括在形成接觸圖形之前，當(dāng)位線露出時，平面化第二絕緣層的預(yù)定部分，并且其中第二絕緣層的刻蝕部分的寬度小于或類似于第二絕緣層的部分刻蝕過程中位線之間的間隔。
25.如權(quán)利要求24的方法，其中形成存儲節(jié)點接觸焊盤還包括在接觸圖形上形成第二導(dǎo)電層以填充存儲節(jié)點接觸孔；以及當(dāng)在位線上的第二絕緣層的表面露出時，除去第二導(dǎo)電層以將存儲節(jié)點分為節(jié)點單元。
26.如權(quán)利要求12的方法，其中接觸圖形具有線性形狀，以便在垂直于位線的方向彼此接近的多個存儲節(jié)點接觸孔合并和露出。
27.如權(quán)利要求12的方法，其中接觸圖形具有第二絕緣層的開口部分對應(yīng)于存儲節(jié)點接觸孔區(qū)域的接觸形狀。
28.如權(quán)利要求12的方法，其中在第二絕緣層的部分刻蝕過程中，刻蝕部分第二絕緣層以具有超出第一導(dǎo)電圖形約500的厚度。
29.一種制造半導(dǎo)體器件的方法，包括在具有電容器接觸區(qū)的半導(dǎo)體上形成第一絕緣層；在電容器接觸區(qū)之間的第一絕緣層和電容器接觸區(qū)上形成位線，其中每個位線包括第一導(dǎo)電圖形和位線掩模圖形；在位線和第一絕緣層上形成包括氧化物系材料的第二絕緣層；當(dāng)位線的表面露出時，平面化第二絕緣層；在位線上形成接觸圖形，以開口存儲節(jié)點接觸孔區(qū)域，其中每個接觸圖形包括相對于第二絕緣層具有刻蝕選擇性的材料；在接觸圖形的側(cè)壁上形成第一隔片，其中每個第一隔片包括相對于第二絕緣層具有刻蝕選擇性的材料；使用接觸圖形和第一隔片作為掩模，刻蝕第二和第一絕緣層，以形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔，同時形成包括位線的側(cè)壁上的部分第二絕緣層的第二隔片；以及用第二導(dǎo)電層填充存儲節(jié)點接觸孔，以形成存儲節(jié)點接觸焊盤。
30.如權(quán)利要求29的方法，其中每個第一導(dǎo)電圖形包括鎢膜。
31.如權(quán)利要求29的方法，其中每個位線掩模圖形包括氮化物。
32.如權(quán)利要求29的方法，其中每個接觸圖形包括多晶硅或氮化鈦。
33.如權(quán)利要求29的方法，其中每個第一隔片包括從由多晶硅、氮化物、鎢以及氮化鈦構(gòu)成的組中挑選出來一種材料。
34.如權(quán)利要求29的方法，其中每個接觸圖形的寬度小于位線的寬度。
35.如權(quán)利要求29的方法，接觸圖形具有線性形狀，以便在垂直于位線方向彼此接近的多個存儲節(jié)點接觸孔合并和露出。
36.如權(quán)利要求29的方法，其中形成存儲節(jié)點接觸焊盤包括在接觸圖形上形成第二導(dǎo)電層，以填充存儲節(jié)點接觸孔；以及當(dāng)位線掩模圖形的表面露出時，通過除去第二導(dǎo)電層，將存儲節(jié)點接觸焊盤分為節(jié)點單元。
37.如權(quán)利要求36的方法，其中將存儲節(jié)點接觸焊盤分為節(jié)點單元還包括執(zhí)行從由化學(xué)機(jī)械拋光(CMP)工序、深度刻蝕工序以及結(jié)合CMP和深度刻蝕工序的混合工序構(gòu)成的組中挑選出來的一種工序。
全文摘要
在襯底的電容器接觸區(qū)之間的第一絕緣層上形成具有第一導(dǎo)電圖形和位線掩模圖形的位線。在位線上形成第二氧化絕緣層和形成接觸圖形，以打開對應(yīng)于部分第二絕緣層的存儲節(jié)點接觸孔區(qū)域。在刻蝕部分的側(cè)壁上形成第一隔片?？涛g第二和第一絕緣層，以形成露出電容器接觸區(qū)的存儲節(jié)點接觸孔。同時，在第一隔片底下形成第二絕緣層的第二隔片。第二導(dǎo)電層填充存儲節(jié)點接觸孔，以形成存儲節(jié)點接觸焊盤。由于位線掩模圖形減小的厚度位線掩模圖形損失減小，以及由于第二隔片位線負(fù)載電容量減小。
文檔編號H01L29/76GK1525570SQ20031011951
公開日2004年9月1日 申請日期2003年12月1日 優(yōu)先權(quán)日2003年2月24日
發(fā)明者李宰求, 尹喆柱 申請人:三星電子株式會社