專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于在半導(dǎo)體集成電路<IC>裝置中的靜電放電<ESD>保護(hù)裝置，特別是關(guān)于ESD保護(hù)裝置及其下的井以防止基材漏電流。
(2)背景技術(shù)隨著IC產(chǎn)品的精致化，該產(chǎn)品也變得愈來(lái)愈易受外界環(huán)境的影響，特別是當(dāng)IC的一個(gè)接腳被接地且IC的另一個(gè)接腳與經(jīng)靜電預(yù)充電的物件接觸時(shí)發(fā)生的ESD應(yīng)力。因此，IC中與外部系統(tǒng)連接的輸入接腳、輸出接腳、輸入/輸出<I/O>接腳及電源導(dǎo)線接腳必須具有ESD保護(hù)裝置或電路以符合商業(yè)應(yīng)用所需的ESD穩(wěn)健性的最低標(biāo)準(zhǔn)。
在ESD期間，具有接地的柵極或耦合至正電壓的柵極的NMOS裝置已被普遍地用于IC的主要ESD保護(hù)裝置。已知NMOS裝置的漏極接觸窗必須保持距離NMOS裝置的柵極數(shù)微米，其所意味的是在前端線路面對(duì)ESD應(yīng)力的NMOS裝置的漏極側(cè)必須在柵極下方的通道及耦合墊之間具有串聯(lián)連接的分散電阻器，且該分散電阻器的電阻必須大于一可接受值。若ESD瞬間電流局部分布在柵極附近，其將引起整個(gè)ESD電流的激增，因而引起局部加熱且最終會(huì)破壞NMOS裝置。另一方面，分散電阻器可幫助提高相鄰擴(kuò)散區(qū)域的電位，并因而引發(fā)更均勻的ESD電流流向整個(gè)通道。
已知n型井層可被設(shè)置于漏極區(qū)域的接觸窗下方，以避免在高熱、高電流、ESD情況下的鋁尖峰(Aluminum spiking)形成。然而，隨著接觸窗技術(shù)的改進(jìn)，例如使用鎢插塞可使鋁尖峰形成的問題降低。另一方面，在正電壓的墊至VSS ESD(positive-voltage pad-to-VSS ESD)事件中，深的n型井可有效收集少數(shù)載子<電子>。然而，由于n型井的本質(zhì)特性，n型井的電阻會(huì)因局部電流造成的溫度升高而減少，其將接著促使局部的電流及溫度上升而進(jìn)一步減少局部電阻。這樣，在n型井流動(dòng)的ESD電流在ESD瞬間為高度不均勻的，若n型井被直接地設(shè)置于接觸窗下方，則流進(jìn)數(shù)個(gè)接觸窗的高度不均勻電流會(huì)產(chǎn)生負(fù)面影響并降低ESD保護(hù)位準(zhǔn)。
(3)發(fā)明內(nèi)容本發(fā)明的一目的為提供一種改進(jìn)的ESD保護(hù)裝置。
本發(fā)明的另一目的為提供一種于P型基材<P-sub>區(qū)域中能更有效定位的N型井。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種靜電放電<ESD>保護(hù)裝置，其具有第一導(dǎo)電性的半導(dǎo)體本體，形成于半導(dǎo)體本體中的第二導(dǎo)電性的第一摻雜區(qū)域，形成于半導(dǎo)體本體中的第二導(dǎo)電性的第二摻雜區(qū)域，形成于第一摻雜區(qū)域及第二摻雜區(qū)域間的通道區(qū)域，形成于第一摻雜區(qū)域上的數(shù)個(gè)接觸窗，以及形成于半導(dǎo)體本體中及位于通道及接觸窗間的第二導(dǎo)電性的井。在本發(fā)明的不同具體實(shí)施例中，形成于第一摻雜區(qū)域及第二摻雜區(qū)域間的通道區(qū)域可由場(chǎng)氧化層或柵極氧化層的條帶形成，而一或更多島型物可在第一摻雜區(qū)域上形成。
為進(jìn)一步說(shuō)明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。
(4)


圖1A為根據(jù)本發(fā)明的一較佳實(shí)施例的ESD保護(hù)裝置的配置圖。
圖1B為圖1A的ESD保護(hù)裝置沿線A-A的截面視圖。
圖2A為根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置的配置圖。
圖2B為圖2A的ESD保護(hù)裝置沿線B-B的截面視圖。
圖3A為根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置的配置圖。
圖3B為圖3A的ESD保護(hù)裝置沿線C-C的截面視圖。
圖4A為圖1A的ESD保護(hù)裝置加入島型物的配置圖。
圖4B為圖4A的ESD保護(hù)裝置沿線D-D的截面視圖。
圖5A為圖2A的ESD保護(hù)裝置加入島型物的配置圖。
圖5B為圖5A的ESD保護(hù)裝置沿線E-E的截面視圖。
圖6A為圖3A的ESD保護(hù)裝置加入島型物的配置圖。
圖6B為圖6A的ESD保護(hù)裝置沿線F-F的截面視圖。
圖7A為ESD保護(hù)裝置的配置圖，其是對(duì)圖6A的裝置進(jìn)行修飾。
圖7B為圖7A的ESD保護(hù)裝置沿線G-G的截面視圖。
圖8A為ESD保護(hù)裝置的配置圖，其是對(duì)圖4A的裝置進(jìn)行修飾。
圖8B為圖8A的ESD保護(hù)裝置沿線H-H的截面視圖。
(5)具體實(shí)施方式
下列敘述是為解釋而非限制本發(fā)明，其中特定細(xì)節(jié)的說(shuō)明有助于對(duì)本發(fā)明的了解，然而，對(duì)熟知本技術(shù)人員當(dāng)可知本發(fā)明可以不同于這些特定細(xì)節(jié)的其它具體實(shí)施例來(lái)實(shí)現(xiàn)。在某些實(shí)例中，已為習(xí)知的數(shù)據(jù)處理技術(shù)、硬件裝置及電路的詳細(xì)敘述被省略，以免不必要的細(xì)節(jié)模糊了本發(fā)明的敘述。
本發(fā)明提供一種具有N型井的ESD保護(hù)裝置，其位于柵極<或場(chǎng)氧化層裝置>及擴(kuò)散區(qū)域內(nèi)的接觸窗間。
圖1A為根據(jù)本發(fā)明的一較佳實(shí)施例的ESD保護(hù)裝置的配置的上視圖。ESD保護(hù)裝置20可為具有耦合在一起的兩個(gè)多晶硅柵極22的多指型NMOS，主動(dòng)區(qū)域24由隔離區(qū)域圍繞，此隔離區(qū)一般是由場(chǎng)氧化層區(qū)域或淺溝槽隔離<STI>區(qū)域形成，主動(dòng)區(qū)域24一般是由負(fù)離子進(jìn)行離子植入并接著由熱循環(huán)退火，以形成高度n型摻雜<n+>區(qū)域26，此種離子植入可由存在于主動(dòng)區(qū)域內(nèi)的任何多晶硅柵極、多晶硅元件或場(chǎng)氧化層區(qū)段而阻擋。在主動(dòng)區(qū)域24內(nèi)，兩個(gè)在多晶硅柵極22下方的通道區(qū)域形成，于兩個(gè)多晶硅柵極22之間的主動(dòng)區(qū)域24部份被稱為漏極擴(kuò)散區(qū)域242，其是做為陽(yáng)極并耦合至墊25，而夾在兩個(gè)多晶硅柵極22之間的主動(dòng)區(qū)域24部份被稱為源極擴(kuò)散區(qū)域241，其是作為陰極并耦合至VSS電源導(dǎo)線。源極及漏極擴(kuò)散區(qū)域241、242經(jīng)由多晶硅柵極22及多晶硅柵極22下方的通道隔開。
圖1B為圖1A的ESD保護(hù)裝置20沿線A-A的截面視圖。ESD保護(hù)裝置20具有p型井/p型基材<P-sub>32，當(dāng)由右側(cè)觀看時(shí)，可見到在源極擴(kuò)散區(qū)域241的源極接觸窗30，多晶硅柵極22，及在漏極擴(kuò)散區(qū)域242的漏極接觸窗34，該漏極擴(kuò)散區(qū)域242是耦合至墊25，且源極擴(kuò)散區(qū)域241及P型基材32是耦合至VSS電源導(dǎo)線。一個(gè)或更多深n型井區(qū)域36與漏極擴(kuò)散區(qū)域242的一部份重疊。如圖1A及1B所示，每一個(gè)n型井36是位于多晶硅柵極22及漏極接觸窗34之間，換言之，n型井36是與多晶硅柵極22及漏極接觸窗34間隔一段距離。
若n型井36太接近多晶硅柵極22，則在啟動(dòng)IC操作期間，由于n型井36的接合較寬，可能會(huì)有穿透的情形發(fā)生。因此，該n型井36會(huì)與多晶硅柵極22間隔一最小距離，此距離可依制程而異。舉例來(lái)說(shuō)，對(duì)0.35微米制程技術(shù)而言，n型井36可與多晶硅柵極22間隔0.6微米。
圖1A及1B的結(jié)構(gòu)具有多項(xiàng)優(yōu)點(diǎn)。首先，n型井36可有效收集少數(shù)載子進(jìn)入漏極擴(kuò)散區(qū)域242，之后，藉由n+擴(kuò)散阻力<及在漏極擴(kuò)散區(qū)域242的島型物60的提供，如下圖4A及4B所示>的協(xié)助，在漏極擴(kuò)散區(qū)域242流動(dòng)的整體電流可變得更均勻，以改善整體ESD的穩(wěn)健性，此是因?yàn)橛稍赑型基材32的源極區(qū)域241所射出的少數(shù)載子是由n型井36收集，再經(jīng)由由n+擴(kuò)散區(qū)域26所形成的分散電阻網(wǎng)絡(luò)<或是沿著在漏極擴(kuò)散區(qū)域242的島型物60>所導(dǎo)引。
第二，在第1A及1B圖的結(jié)構(gòu)提供較低的漏極電容，因n型井36較在漏極擴(kuò)散區(qū)域242的n+區(qū)域26具有較低的摻雜濃度，故n型井36至P型基材32的電容遠(yuǎn)低于n+區(qū)域26至P型基材32的電容，致使在圖1A及1B結(jié)構(gòu)中所得的漏極-至-基材電容遠(yuǎn)低于無(wú)重疊n型井36的相同結(jié)構(gòu)。
圖2A及2B是根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置20a。圖2A及2B類似于圖1A及1B，故在圖1A、1B、2A及2B中相同的標(biāo)號(hào)是指相同的元件，除了圖2A及2B的標(biāo)號(hào)尚包括″a″。另外，在圖1A及1B的NMOS裝置在圖2A及2B中以場(chǎng)氧化層裝置50取代，在場(chǎng)氧化層下方具有一通道的該場(chǎng)氧化層裝置50也為一種橫向雙極性裝置(如圖2B所示)。
在圖2A及2B中，主動(dòng)區(qū)域24a由隔離區(qū)域圍繞，其典型上由場(chǎng)氧化層區(qū)域或淺溝槽隔離層<STI>區(qū)域所形成，主動(dòng)區(qū)域24a具有射極區(qū)域241a及集極區(qū)域242a，其是由場(chǎng)氧化層裝置50所隔開。接觸窗30a被提供于射極區(qū)域241a中，而接觸窗34a則被提供于集極區(qū)域242a。一個(gè)或更多n型井區(qū)域36a與集極區(qū)域242a的一部份重疊，且每一個(gè)n型井區(qū)域36a是位于場(chǎng)氧化層裝置50及接觸窗34a間，換言的，每一個(gè)n型井區(qū)域36a是與場(chǎng)氧化層裝置50及接觸窗34a間隔一段距離。
圖3A及3B是根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置20b。第3A及3B圖類似于圖1A及1B，故在圖1A、1B、3A及3B中相同的標(biāo)號(hào)是指相同的元件，除了圖3A及3B的標(biāo)號(hào)尚包括″b″。另外，在圖1A及1B的NMOS裝置在圖3A及3B中以堆疊NMOS 52取代，其具有兩個(gè)多晶硅柵極54及56，每一個(gè)在側(cè)壁有一間隔物58。
在第3A及3B圖中，主動(dòng)區(qū)域24b由隔離區(qū)域圍繞，如同圖1A及1B。在主動(dòng)區(qū)域24b內(nèi)，兩個(gè)串聯(lián)連接的通道區(qū)域在堆疊NMOS 52的下方形成<參看圖3B>。在兩個(gè)堆疊NMOS 52之間的主動(dòng)區(qū)域24b部份被稱為漏極擴(kuò)散區(qū)域242b，而夾在兩個(gè)堆疊NMOS 52之間的主動(dòng)區(qū)域24b部份被稱為源極擴(kuò)散區(qū)域241b，源極及漏極擴(kuò)散區(qū)域241b、242b由堆疊NMOS 52及其下方的通道所分隔。ESD保護(hù)裝置20b也具有P型基材32b，當(dāng)由右側(cè)觀看時(shí)，可見到在源極擴(kuò)散區(qū)域241b的源極接觸窗30b、多晶硅柵極54、56及間隔物58、接著是在漏極擴(kuò)散區(qū)域242b的漏極接觸窗34b。一個(gè)或更多n型井區(qū)域36b與漏極擴(kuò)散區(qū)域242b的一部份重疊，且每一個(gè)n型井36位于每一個(gè)堆疊NMOS 52及漏極接觸窗34b之間，換言的，n型井36b是與堆疊NMOS 52及漏極接觸窗34b間隔一段距離。
對(duì)于圖3A及3B的堆疊柵極結(jié)構(gòu)而言，使用兩個(gè)個(gè)別柵極54、56取代僅一個(gè)柵極<如22>進(jìn)一步分別與漏極及源極擴(kuò)散區(qū)域242b、241b間隔。由于集極-至-射極間隔的增加，此進(jìn)一步之間隔可減少橫向雙極性<由漏極-基材-源極所形成，如同雙極裝置的集極-基極-射極>的增益，故ESD的效能也被降低。另一方面，因雙極的增益隨著集極的載子收集面積而增加，深的n型井36b改善了橫向雙極性裝置的增益。
島型物的預(yù)備″島型物″在此將被定義，而在定義此名稱前，要注意島型物一般執(zhí)行將一部份電流自接觸窗導(dǎo)引或分散至接近通道的功能。
島型物可視為一種導(dǎo)引或分散電流的結(jié)構(gòu)或裝置，島型物可為實(shí)體結(jié)構(gòu)，其與主動(dòng)源極/漏極<S/D>區(qū)域重疊<部份或全部>。此處的主動(dòng)S/D區(qū)域可被定義為由周圍隔離及通道區(qū)域所圍繞的區(qū)域。島型物也可為一種不具有明顯實(shí)體結(jié)構(gòu)的電流路由結(jié)構(gòu)，例如多晶硅或場(chǎng)氧化層島型物。
島型物也可為一種完全或部份由在主動(dòng)區(qū)域內(nèi)高度摻雜區(qū)域所圍繞的區(qū)域，此處的主動(dòng)區(qū)域?yàn)橐环N由隔離區(qū)域圍繞的主動(dòng)裝置區(qū)域。例如，形成主動(dòng)區(qū)域的MOSFET晶體管的源極、漏極及柵極由隔離區(qū)域<場(chǎng)氧化層>圍繞。高度摻雜區(qū)域可為一擴(kuò)散區(qū)域<因所有摻雜離子傾向在高溫制程步驟下擴(kuò)散>，其可由離子植入接著熱擴(kuò)散而形成。此處隔離區(qū)域的實(shí)例包括LOCOS隔離及溝槽隔離。
島型物可具有實(shí)體結(jié)構(gòu)，非限定實(shí)例包括在本體上的介電層<本體可為基材或井>，或是在介電層上的浮動(dòng)導(dǎo)電層，或是在介電層上的非浮動(dòng)導(dǎo)電層。實(shí)體島型物的另一個(gè)非限定實(shí)例為至少部份與主動(dòng)S/D區(qū)域<例如MOSFET裝置>或是主動(dòng)射極/集極區(qū)域<例如場(chǎng)或雙極裝置>重疊的島型物。實(shí)體島型物的另一個(gè)非限定實(shí)例為周圍隔離區(qū)域的似半島延伸進(jìn)入由隔離區(qū)域圍繞的高度摻雜區(qū)域<也即自周圍隔離延伸進(jìn)入S/D或射極/集極區(qū)域的島型物>。
具有浮動(dòng)導(dǎo)電元件特性的實(shí)體島型物的非限定實(shí)例為在介電元件上具有浮動(dòng)導(dǎo)電元件，且浮動(dòng)導(dǎo)電元件至少部份或完全與S/D<或射極/集極>區(qū)域重疊，此浮動(dòng)導(dǎo)電元件也可與S/D<或射極/集極>區(qū)域及隔離區(qū)域皆重疊。
圖4A為圖1A的ESD保護(hù)裝置20加入島型物60的配置圖。由其下具有薄柵極氧化層部份64的多晶硅部份62所組成的隔離島型物60被分布于漏極擴(kuò)散區(qū)域242，其中沒有任何島型物60與N型井36重疊(雖然圖6A及6B顯示島型物與N型井36重疊或是包含于N型井36內(nèi)的具體實(shí)施例)，且任何數(shù)目列的島型物60可被提供于漏極擴(kuò)散區(qū)域242。雖然此實(shí)施例說(shuō)明僅被提供于漏極擴(kuò)散區(qū)域242的島型物60，也可提供島型物60于源極擴(kuò)散區(qū)域241，如于下圖8A及8B所說(shuō)明。
故當(dāng)由圖4B右側(cè)觀看時(shí)，可見到在源極擴(kuò)散區(qū)域241的源極接觸窗30、多晶硅柵極22及的后一或更多列的島型物60、漏極接觸窗34、及漏極擴(kuò)散區(qū)域242中一或更多列的島型物。一或更多n型井36與一部份漏極擴(kuò)散區(qū)域242重疊，每一個(gè)n型井36仍位于多晶硅柵極22及漏極接觸窗34之間且與多晶硅柵極22及漏極接觸窗34分隔。
在ESD期間，例如，正瞬間電壓脈沖可能會(huì)出現(xiàn)在陽(yáng)極，且電流自漏極擴(kuò)散區(qū)域242的漏極接觸窗34流向漏極擴(kuò)散區(qū)域242及多晶硅柵極22的邊緣。由圖4A及4B所示的結(jié)構(gòu)，深的n型井36可有效收集自源極擴(kuò)散區(qū)域241發(fā)射的少數(shù)載子進(jìn)入漏極擴(kuò)散區(qū)域242。接著在漏極擴(kuò)散區(qū)域242的島型物60的協(xié)助下，在漏極擴(kuò)散區(qū)域242流動(dòng)的整體電流可變得更均勻，以改善整體ESD穩(wěn)健性。此是因?yàn)樵赑型基材32自源極擴(kuò)散區(qū)域241發(fā)射的少數(shù)載子由n型井36收集且再經(jīng)由在漏極擴(kuò)散區(qū)域242的島型物60所形成的分散電阻網(wǎng)絡(luò)所導(dǎo)引。
圖5A及5B為圖2A及2B的ESD保護(hù)裝置20a加入島型物60a的配置圖。由具有薄柵極氧化層部份64a于其下的多晶硅部份62a所組成的絕緣島型物60a被分布于集極區(qū)域242a。沒有任何島型物60a與N型井36a重疊，且任何數(shù)目列的島型物60a可被提供于集極區(qū)域242a。
故當(dāng)由圖5B右側(cè)觀看時(shí)，可見到在射極區(qū)域241的接觸窗30a、場(chǎng)氧化層裝置50a，及之后一或更多列的島型物60a、接觸窗34a、及于集極區(qū)域242a的一或更多列的島型物60a。一或更多n型井區(qū)域36a與一部份集極區(qū)域242a重疊，每一個(gè)n型井36a仍位于場(chǎng)氧化層裝置50a及接觸窗34a之間且與場(chǎng)氧化層裝置50a及接觸窗34a分隔。在圖5A及5B的ESD保護(hù)裝置20a的優(yōu)點(diǎn)基本上與在圖4A及4B的ESD保護(hù)裝置20的優(yōu)點(diǎn)相同。
圖6A及6B為圖3A及3B的ESD保護(hù)裝置20b加入島型物60b的配置圖。由具有薄柵極氧化層部份64b于其下的多晶硅部份62b所組成的隔離島型物60b被分布于漏極擴(kuò)散區(qū)域242b。所有島型物60b位于N型井36b內(nèi)，雖然也可能提供一些不與N型井36重疊的島型物60b<參考圖4A、4B、5A及5B>。任何數(shù)目列的島型物60b可被提供于漏極擴(kuò)散區(qū)域242b。
故當(dāng)由圖6B右側(cè)觀看時(shí)，可見到在源極擴(kuò)散區(qū)域241b的源極接觸窗30b、多晶硅柵極54b、56b及間隔物58b、及于漏極擴(kuò)散區(qū)域242b的數(shù)列島型物60b及漏極接觸窗34b。一或更多n型井36b仍與一部份漏極擴(kuò)散區(qū)域242b重疊，且每一個(gè)仍位于堆疊NMOS 52b及漏極接觸窗34b之間，換言之，每一個(gè)n型井36b仍與堆疊NMOS 52b及漏極接觸窗34b分隔。
在圖6A及6B中，島型物60b位于N型井36b內(nèi)以迫使進(jìn)入N型井36b的電子行經(jīng)n+區(qū)域26b并接著圍繞島型物60b以得到更均勻的電流。在N型井36b提供的島型物60b也幫助避免ESD電流在N型井區(qū)域36b內(nèi)局部化，藉此助于得到更均勻的ESD電流。
圖7A及7B為根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置20c。圖7A及7B類似于圖6A及6B，故在圖6A、6B、7A及7B中相同的標(biāo)號(hào)是指相同的元件，除了圖7A及7B的標(biāo)號(hào)尚包括″c″。另外，在圖7A及7B的島型物60c不與N型井36c重疊且位于漏極擴(kuò)散區(qū)域242c內(nèi)，而非如圖6A及6B中的所有島型物60b皆位于N型井36b內(nèi)。在圖6及7的具體實(shí)施例提供了達(dá)到均勻電流的不同方式。
圖8A及8B為根據(jù)本發(fā)明另一較佳實(shí)施例的ESD保護(hù)裝置20d。圖8A及8B類似于圖4A及4B，故在圖4A、4B、8A及8B中相同的標(biāo)號(hào)是指相同的元件，除了圖8A及8B的標(biāo)號(hào)尚包括″d″。另外，在圖8A及8B的島型物60d是位于漏極擴(kuò)散區(qū)域242d及源極擴(kuò)散區(qū)域241d，而非如圖4A及4B中僅提供島型物60于漏極擴(kuò)散區(qū)域242。對(duì)雙向MOSFET而言，該結(jié)構(gòu)大致上與漏極及源極區(qū)域?qū)ΨQ，當(dāng)高電壓ESD脈沖來(lái)自源極/漏極區(qū)域的其中一側(cè)時(shí)，該結(jié)構(gòu)用做雙向ESD保護(hù)裝置特別有效，且源極/漏極區(qū)域的其中一側(cè)必須維持適當(dāng)?shù)慕佑|窗至柵極間隔以適當(dāng)分布擴(kuò)散電阻。
作為非限制性的實(shí)例，一個(gè)雙向NMOS晶體管可耦接于多電源集成電路的不同電壓的電源線之間(如在3.3V及2.5V電源線之間)。在此情況下，高電位的ESD電壓可在VDDH對(duì)VDDL或VDDL對(duì)VDDH的方向發(fā)生。
以上所述的具體實(shí)施例的其他替代方案可由熟知本技術(shù)的人員輕易思及，例如島型物60、60a、60b可由在介電層<如上所述>的多晶硅部份，或是隔離裝置制造，隔離裝置的非限制實(shí)例包括淺溝槽隔離的場(chǎng)氧化層裝置或是LOCOS隔離裝置。
雖然本發(fā)明已參照當(dāng)前的具體實(shí)施例來(lái)描述，但是本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來(lái)說(shuō)明本發(fā)明，在沒有脫離本發(fā)明精神的情況下還可作出各種等效的變化和修改，因此，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)對(duì)上述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種靜電放電保護(hù)裝置，其包括第一導(dǎo)電性的半導(dǎo)體本體；在半導(dǎo)體本體所形成的第二導(dǎo)電性的第一摻雜區(qū)域；在半導(dǎo)體本體所形成的第二導(dǎo)電性的第二摻雜區(qū)域；在第一摻雜區(qū)域及第二摻雜區(qū)域間所形成的通道區(qū)域；在第一摻雜區(qū)域上所形成的數(shù)個(gè)接觸窗；及在半導(dǎo)體本體所形成的及位于通道及接觸窗間的第二導(dǎo)電性的井。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于該井是與該通道及該接觸窗隔開。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于進(jìn)一步包括在第一摻雜區(qū)域內(nèi)形成的數(shù)個(gè)島型物。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于該數(shù)個(gè)島型物的至少一個(gè)位于該井及該接觸窗間；或該井位于該數(shù)個(gè)島型物及該通道間且與該數(shù)個(gè)島型物及該通道隔開。
5.根據(jù)權(quán)利要求3所述的裝置，其特征在于該數(shù)個(gè)島型物為第一數(shù)個(gè)島型物且該井為第一井，該裝置進(jìn)一步包括在第二摻雜區(qū)域內(nèi)形成的第二數(shù)個(gè)島型物；及在第二摻雜區(qū)域形成的第二井，其中該第一井是位于該第一數(shù)個(gè)島型物及該通道間且與該第一數(shù)個(gè)島型物及該通道隔開；及該第二井是位于該第二數(shù)個(gè)島型物及該通道間且與該第二數(shù)個(gè)島型物及該通道隔開。
6.根據(jù)權(quán)利要求3所述的裝置，其特征在于至少一個(gè)島型物是位于該井內(nèi)；及/或該至少一個(gè)島型物包括一多晶硅部份或一隔離層。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于該第一摻雜區(qū)域是耦合至墊，及該第二摻雜區(qū)域是耦合至電源導(dǎo)線；及/或該裝置進(jìn)一步包括在通道區(qū)域上形成的柵極。
8.一種靜電放電保護(hù)裝置，其包括第一導(dǎo)電性的半導(dǎo)體本體；在半導(dǎo)體本體形成的第二導(dǎo)電性的第一摻雜區(qū)域；在半導(dǎo)體本體形成的第二導(dǎo)電性的第二摻雜區(qū)域；在第一及第二摻雜區(qū)域間形成的場(chǎng)氧化層的條帶；在第一摻雜區(qū)域上形成的數(shù)個(gè)接觸窗；及在半導(dǎo)體本體上的及在位于該場(chǎng)氧化層的條帶及該接觸窗間的第二導(dǎo)電性的井。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于該井是與該場(chǎng)氧化層的條帶及該接觸窗隔開。
10.根據(jù)權(quán)利要求8所述的裝置，其特征在于進(jìn)一步包括在第一摻雜區(qū)域形成的數(shù)個(gè)島型物，其中該數(shù)個(gè)島型物的至少一個(gè)位于該井及該接觸窗間；該井位于該數(shù)個(gè)島型物及該場(chǎng)氧化層的條帶間且與該數(shù)個(gè)島型物及該場(chǎng)氧化層的條帶隔開；該場(chǎng)氧化層的條帶是由LOCOS方法形成；或該場(chǎng)氧化層的條帶是由溝槽隔離方法形成。
11.一種靜電放電保護(hù)裝置，其包括第一導(dǎo)電性的半導(dǎo)體本體；在該半導(dǎo)體本體形成的第二導(dǎo)電性的第一摻雜區(qū)域；在該半導(dǎo)體本體形成的第二導(dǎo)電性的第二摻雜區(qū)域；第一通道區(qū)域及第二通道區(qū)域，且該第一及第二通道區(qū)域在該第一摻雜區(qū)域及該第二摻雜區(qū)域間形成；在第一摻雜區(qū)域上形成的數(shù)個(gè)接觸窗；及在半導(dǎo)體本體上的及位于該通道區(qū)域及該接觸窗間的第二導(dǎo)電性的井。
12.根據(jù)權(quán)利要求11所述的裝置，其特征在于進(jìn)一步包括分別在該第一及該第二通道區(qū)域形成的第一及第二柵極。
全文摘要
一種靜電放電(ESD)保護(hù)裝置，具有第一導(dǎo)電性的半導(dǎo)體本體，在半導(dǎo)體本體形成的第二導(dǎo)電性的第一摻雜區(qū)域，在半導(dǎo)體本體形成的第二導(dǎo)電性的第二摻雜區(qū)域，在第一摻雜區(qū)域及第二摻雜區(qū)域間形成的通道區(qū)域，在第一摻雜區(qū)域上形成的數(shù)個(gè)接觸窗，及在半導(dǎo)體本體形成的及在位于通道及接觸窗間的第二導(dǎo)電性的井。
文檔編號(hào)H01L23/58GK1599065SQ20031010463
公開日2005年3月23日 申請(qǐng)日期2003年10月28日 優(yōu)先權(quán)日2002年10月28日
發(fā)明者陳偉梵, 林錫聰 申請(qǐng)人:華邦電子股份有限公司