專利名稱：檢查集成電路的靜電放電強(qiáng)度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在設(shè)計(jì)階段檢查集成電路靜電放電強(qiáng)度(robustness)的方法和計(jì)算機(jī)程序產(chǎn)品，以避免昂貴的重新設(shè)計(jì)。
必須保護(hù)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)中的集成電路尤其是靈敏電路免受由靜電放電(ESD)引起的缺陷。ESD可以具有電壓擊穿兩個(gè)表面之間的電介質(zhì)的結(jié)果最終為短路。這會(huì)損傷柵氧化物/擴(kuò)散金屬層或集成電路的觸點(diǎn)。在電路突然放電之前存在的靜電電荷通常由與帶有靜電電荷的物體例如人或機(jī)器的接觸產(chǎn)生。
對(duì)于防ESD的保護(hù)，通常在必須要保護(hù)的電路基板上結(jié)合具體設(shè)計(jì)的電路。當(dāng)危險(xiǎn)的電流或電壓放電出現(xiàn)并進(jìn)入低阻抗態(tài)時(shí)激活保護(hù)電路來保持被保護(hù)的電路的敏感區(qū)。
再加工和替代由于ESD或電過載(electrical overstress)而在本領(lǐng)域中出現(xiàn)故障的集成電路器件的困難及所需要的大量資金投入強(qiáng)烈需要檢查有關(guān)抗ESD和電過載(EOS)的強(qiáng)度的集成電路布局的自動(dòng)方法。
在Bass等人的美國專利6086627中，描述了一種自動(dòng)的ESD保護(hù)電平檢驗(yàn)的方法。通過首先識(shí)別芯片焊墊、I/O單元和ESD保護(hù)器件來檢驗(yàn)該設(shè)計(jì)。檢查這些結(jié)構(gòu)之間的連接。收縮ESD保護(hù)器件和芯片焊墊及I/O單元之間的導(dǎo)線，以使不適當(dāng)?shù)倪B接斷開并在隨后的檢查時(shí)發(fā)現(xiàn)這些不適當(dāng)?shù)倪B接。最后，檢查與保護(hù)環(huán)的連接。以類似的方式檢查功率軌道(power rail)。檢驗(yàn)金屬線是否比最小寬度寬，并檢查通孔的阻值是否超過了最大容許的阻值。檢查設(shè)計(jì)水平之間的物理間距，并使二極管區(qū)與電源故障單元區(qū)作比較。該程序還檢查了電源線和地線的寬度。除了許多故障，在整個(gè)芯片區(qū)上尤其未檢測到由ESD或擴(kuò)散之間的極限間距引起的緩沖器晶體管缺陷。由于ESD損傷不僅會(huì)出現(xiàn)在保護(hù)中，而且也出現(xiàn)在保護(hù)區(qū)外，所以不能確定是否能夠避免由于ESD故障而引起的重新設(shè)計(jì)。
本發(fā)明的通常意圖在于開發(fā)和設(shè)計(jì)其為CMOS類的CMOS電路塊的ESD檢查工具，以便與所有的CMOS工藝一起工作。
該工具目的在于在完成新芯片設(shè)計(jì)之前檢查有效的線路，由此使新芯片設(shè)計(jì)的ESD故障風(fēng)險(xiǎn)最小化。詳細(xì)地，該工具意指使臨界的布局突出，即，在設(shè)計(jì)時(shí)的臨界地點(diǎn)，且沒有提出或提議改善或重新設(shè)計(jì)。換句話說，將檢查所有的結(jié)構(gòu)。
雖然將結(jié)合或連接防ESD的元件，但ESD問題仍會(huì)出現(xiàn)，因?yàn)閮H逐一檢查了防ESD元件且它們并沒有在它們一起工作的系統(tǒng)中。
因此，本發(fā)明的目的在于提供一種用于檢查集成電路靜電放電強(qiáng)度的方法和計(jì)算機(jī)程序產(chǎn)品，以使整個(gè)布局的ESD故障的風(fēng)險(xiǎn)最小化。
根據(jù)本發(fā)明的另一個(gè)具體的目的在于包括在電路中晶體管布局的檢查。
該問題通過具有根據(jù)方法權(quán)利要求特征的用于檢查集成電路靜電放電強(qiáng)度的方法來解決。
實(shí)質(zhì)上，用于檢查根據(jù)本發(fā)明的集成電路靜電放電強(qiáng)度的方法包括以下步驟1.識(shí)別集成電路布局中的焊墊。
2.對(duì)于每個(gè)焊墊，識(shí)別連接該焊墊的擴(kuò)散。
3.檢查連接焊墊的每個(gè)擴(kuò)散是否滿足在連接焊墊的擴(kuò)散和鄰接的擴(kuò)散之間的最小間距。
4.如果不滿足，則生成輸出，尤其是報(bào)告。
5.對(duì)于所有識(shí)別的擴(kuò)散，重復(fù)上述的步驟3和4。
根據(jù)本發(fā)明的計(jì)算機(jī)程序產(chǎn)品可裝載到計(jì)算機(jī)的內(nèi)部存儲(chǔ)器中，并包括當(dāng)所述的產(chǎn)品在計(jì)算機(jī)上運(yùn)行時(shí)執(zhí)行以上提到的檢查集成電路靜電放電強(qiáng)度的方法步驟的軟件代碼部分。
存儲(chǔ)在計(jì)算機(jī)可用介質(zhì)上的根據(jù)本發(fā)明的計(jì)算機(jī)程序產(chǎn)品，包括用于引起計(jì)算機(jī)識(shí)別所述集成電路布局中的焊墊的計(jì)算機(jī)可讀程序裝置、對(duì)于所述焊墊用于引起計(jì)算機(jī)識(shí)別連接所述焊墊的任意擴(kuò)散的計(jì)算機(jī)可讀程序裝置、用于引起計(jì)算機(jī)檢查所述擴(kuò)散是否滿足所述擴(kuò)散和鄰接擴(kuò)散之間的最小間距的計(jì)算機(jī)可讀程序裝置、尤其是如果所述檢查的結(jié)果為負(fù)時(shí)用于引起計(jì)算機(jī)生成輸出或報(bào)告的計(jì)算機(jī)可讀程序裝置、以及用于引起計(jì)算機(jī)檢查其它識(shí)別的擴(kuò)散是否滿足所述最小間距且尤其是如果所述檢查的結(jié)果為負(fù)時(shí)生成輸出或報(bào)告的計(jì)算機(jī)可讀程序裝置。
根據(jù)本發(fā)明的方法可包括以下進(jìn)一步的步驟1.對(duì)于每個(gè)焊墊，將識(shí)別連接焊墊的熱節(jié)點(diǎn)(hot node)。
2.將由布局中提取連接焊墊到熱節(jié)點(diǎn)的金屬連接的寬度和長度。
3.將由寬度、長度和工藝特定值計(jì)算ESD電壓。
4.將檢查計(jì)算出的ESD電壓是否比最小的ESD電壓大。
5.如果不大于最小的ESD電壓，則生成輸出。
6.對(duì)于將識(shí)別的熱節(jié)點(diǎn)連接到焊墊的金屬連接，將重復(fù)上述的步驟2至5。
對(duì)于給定的結(jié)構(gòu)VESD′，ESD電壓為VESD′＝j(luò)fail*W*R-VH其中jfail為故障時(shí)的電流密度，W是晶體管寬度，R是由電阻率、寬度和長度計(jì)算出的串聯(lián)電阻，且VH是吸持電壓(holding voltage)。
在本發(fā)明的另一實(shí)施例中，另外將檢查是否觀察到了預(yù)定的電值或預(yù)定的材料特性。
在本發(fā)明的再一實(shí)施例中，對(duì)于檢查將把必要的工藝特定值和結(jié)構(gòu)存儲(chǔ)在技術(shù)文件中并從技術(shù)文件中取得或?qū)⒁匀魏纹渌问綄?duì)檢查員可得到的。
有利地，將由技術(shù)文件中獲得兩個(gè)擴(kuò)散之間的最小間距、最小ESD電壓、故障時(shí)的電流密度、晶體管寬度、電阻率和吸持電壓的值。
在本發(fā)明的又一實(shí)施例中，確定觀察到了要檢查的電路中的第一設(shè)計(jì)規(guī)則。該規(guī)則定義了緩沖器電路的所有第一類型晶體管的寬度和第二類型晶體管寬度之間的比應(yīng)當(dāng)小于預(yù)定值。
在本發(fā)明的另一實(shí)施例中，確定觀察到了要檢查的電路中的第二規(guī)則。根據(jù)該規(guī)則，搜尋連接兩個(gè)電源的晶體管并檢查是否滿足VESD＜jfail*W*R-VH。VESD是最大的容許ESD電壓，jfail是故障時(shí)的電流密度，W是晶體管的寬度，R是串聯(lián)電阻，且VH是吸持電壓。
在本發(fā)明的再一實(shí)施例中，確定觀察到了要檢查的電路中的第三規(guī)則。該第三規(guī)則應(yīng)當(dāng)確定不存在晶體管柵極與電源線或電源焊墊的低阻抗連接。
在本發(fā)明的又一實(shí)施例中，確定觀察到了要檢查的電路中的第四設(shè)計(jì)規(guī)則。根據(jù)該第四規(guī)則，對(duì)連接熱節(jié)點(diǎn)的擴(kuò)散的類型進(jìn)行搜索并檢查是否保持了在該類型的兩個(gè)擴(kuò)散之間的最小間距。
如權(quán)利要求清楚可見的，存在若干本發(fā)明的又一實(shí)施例，其中確定觀察到了許多的其它規(guī)則。
根據(jù)第五規(guī)則，經(jīng)由導(dǎo)向供電/電源焊墊的路徑進(jìn)行最大電流密度的檢查。而且，檢查電流密度是否比流入電路塊的最差情況下的ESD電流小。
而且，可以標(biāo)記集成電路的“非檢查區(qū)層”(ok層)，以避免檢查該芯片區(qū)。
根據(jù)第六規(guī)則，調(diào)查設(shè)計(jì)在芯片的ESD臨界區(qū)中是否存在任何90°角。同樣，當(dāng)發(fā)現(xiàn)了非直多邊形邊緣時(shí)可檢測角。
根據(jù)第七規(guī)則，關(guān)于ESD臨界設(shè)計(jì)，調(diào)查了集成電路中的晶體管連接的間距。
根據(jù)第八規(guī)則，調(diào)查了觸點(diǎn)和層之間是否保持了預(yù)定的最小間距。
最后，根據(jù)第九規(guī)則，將檢查晶體管的接觸陣列的觸點(diǎn)是否以正確方法放置。
該方法獨(dú)立檢查具有ESD相關(guān)規(guī)則的整個(gè)設(shè)計(jì)是否是通過定義的保護(hù)器件。
隨后，還參考附圖闡釋了本發(fā)明。附圖顯示了要檢查的多個(gè)電路圖，特別示出

圖1是具有連接兩個(gè)熱節(jié)點(diǎn)的電壓緩沖器的電路圖；圖2是具有連接兩個(gè)熱節(jié)點(diǎn)的n-MOS晶體管的電路圖；圖3a是具有其柵極連接到VDD的n-MOS晶體管的電路圖；圖3b是具有其柵極連接到VSS的p-MOS晶體管的電路圖；圖3c是具有其柵極連接到VSS的n-MOS晶體管的電路圖；圖3d是具有其柵極連接到VDD的p-MOS晶體管的電路圖；圖4是沒有保護(hù)帶的MOS晶體管的結(jié)構(gòu)；圖5是具有單個(gè)保護(hù)帶的MOS晶體管的結(jié)構(gòu)；圖6是具有雙保護(hù)帶的MOS晶體管的結(jié)構(gòu)；圖7是晶體管的電流傳送擴(kuò)散的金屬連接的布局圖；圖8是觸點(diǎn)的布局圖；圖9是ESD晶體管的布局圖；圖10是保護(hù)帶的示意圖11是根據(jù)本發(fā)明方法的簡化流程圖；圖11a是其示于圖11中的根據(jù)本發(fā)明方法的部分流程圖，詳細(xì)地具有第一檢查規(guī)則；圖11b是其示于圖11中的根據(jù)本發(fā)明方法的部分流程圖，詳細(xì)地具有第二檢查規(guī)則；圖12是具有根據(jù)本發(fā)明的方法檢測的第一設(shè)計(jì)故障的電路圖；圖13是具有根據(jù)本發(fā)明的方法檢測的第二設(shè)計(jì)故障的電路圖；圖14是具有根據(jù)本發(fā)明的方法檢測的第三設(shè)計(jì)故障的電路圖；圖15是具有根據(jù)本發(fā)明的方法檢測的第四設(shè)計(jì)故障的電路圖。
根據(jù)本發(fā)明用于檢查集成電路靜電放電強(qiáng)度的方法用一個(gè)或多個(gè)是否保持一個(gè)或多個(gè)晶體管具體幾何值的規(guī)則來檢查集成電路的布局。如果它們沒有保持，則將產(chǎn)生報(bào)告。
必須區(qū)別幾類熱節(jié)點(diǎn)，如不同的電源和不同類型的輸入、輸出和I/O焊墊。以下將一律使用措辭熱節(jié)點(diǎn)。如果必須區(qū)別，則在適當(dāng)?shù)奈恢眠M(jìn)行區(qū)別。
對(duì)于每對(duì)熱節(jié)點(diǎn)，必須確定在ESD應(yīng)力期間在每對(duì)熱節(jié)點(diǎn)之間可能出現(xiàn)的ESD電壓VESD并被指定輸入到技術(shù)文件中。該參數(shù)VESD由ESD保護(hù)網(wǎng)絡(luò)概念產(chǎn)生。該技術(shù)文件參數(shù)VESD是電路特有的。
以下，將描述通過根據(jù)本發(fā)明的方法使用的規(guī)則。在該方法中，可以使用以下描述的一些或所有規(guī)則。
緩沖器規(guī)則如圖1所示的緩沖器是在任意對(duì)熱節(jié)點(diǎn)之間的p溝道金屬氧化物半導(dǎo)體晶體管(pMOST)和n溝道金屬氧化物半導(dǎo)體晶體管(nMOST)的任意串聯(lián)的布置。圖1中的熱節(jié)點(diǎn)用VDD、VSS、VDDH和VSSH表示。
根據(jù)工藝參數(shù)，涉及的熱節(jié)點(diǎn)的保護(hù)概念和種類，確定了臨界的緩沖器數(shù)量bcrit并引入技術(shù)文件中。該工具從圖中提取值Wptot、Wnsingle、LNmin和LN，并計(jì)算緩沖值bb=WptotWNeingle·LNminLN]]>其中Wptot＝p-溝道晶體管的總寬度
Wnsingle＝n-溝道晶體管的最短指狀寬度LNmin＝n-溝道晶體管最小長度(依賴于工藝)LN＝n-溝道晶體管長度將檢查緩沖值b是否比臨界的緩沖器數(shù)量bcrit小。如果不是這種情況，則將產(chǎn)生故障信息。
而且可以通過根據(jù)本發(fā)明的方法或工具來檢查低壓緩沖器和高壓緩沖器。
用于熱nMOST的規(guī)則熱nMOST是連接兩個(gè)熱節(jié)點(diǎn)的nMOST。這在圖2中示出。在檢查工具中可以執(zhí)行規(guī)則來確定n溝道MOS晶體管是否被充分保護(hù)。
根據(jù)滿足的具體工藝的ESD布局規(guī)則例如間距、良好的金屬連接等，在技術(shù)文件中兩個(gè)不同的故障電流密度jfail_std和jfail_ESD應(yīng)用是具體的。電流密度通常以mA/μm表示。
該工具檢查是否滿足如下條件VESD<jfail·WNsingle·Rscrics-VH]]>其中Rseries＝串聯(lián)電阻VH＝吸持電壓jfail_std和jfail_esd是關(guān)于jfail的兩個(gè)值，其表征為晶體管可以成為的且用于檢查的兩個(gè)電流電平。
用于熱pMOST的規(guī)則熱pMOST的規(guī)則與以上描述的熱nMOST的規(guī)則相似。
用于柵極的規(guī)則不應(yīng)當(dāng)有柵極與電源線或焊墊的任何硬連接，如圖3a、3b、3c和3d所示。因此，不允許n溝道MOS晶體管的柵極與VDD連接(如圖3a所示)以及p溝道MOS晶體管的柵極與VSS連接(如圖3b所示)。也不允許n溝道MOS晶體管的柵極與VSS連接，同時(shí)同一晶體管的漏極連接VDD(如圖3c所示)以及p溝道MOS晶體管的柵極與VDD連接，同時(shí)同一晶體管的漏極連接VSS(如圖3d所示)。
例如，串聯(lián)電阻Rseries必須大于5k歐姆。該工具檢查是否出現(xiàn)以上提到的禁止結(jié)構(gòu)。
用于熱n+擴(kuò)散的規(guī)則熱n-擴(kuò)散是連接到如圖4所示的熱節(jié)點(diǎn)的n-擴(kuò)散。該工具檢查以下項(xiàng)目1.熱n+擴(kuò)散電壓ΔV熱應(yīng)當(dāng)比在技術(shù)文件中特定的擴(kuò)散結(jié)擊穿電壓VBD_n+的電壓VBD小，其中ΔV熱＝V熱_上-V熱_下且其中V熱_上是最高的電位，且V熱_下是最低的電位。
在電力領(lǐng)域中擴(kuò)散形成晶體管的漏極的情況下，電壓VBD_n+漏極應(yīng)用其為不同的漏極結(jié)擊穿電壓值或說明書中給出的柵氧化物擊穿值的最小值。
2.連接不同熱節(jié)點(diǎn)的兩個(gè)熱n+擴(kuò)散的間距應(yīng)當(dāng)比第一最小間距值X1大。
3.如果在連接不同熱節(jié)點(diǎn)的熱n+擴(kuò)散之間存在單個(gè)保護(hù)帶，則應(yīng)用修改的間距規(guī)則。將檢查n+/n+擴(kuò)散間距是否比第二最小間距X2大。
4.如果在連接不同熱節(jié)點(diǎn)的熱n+擴(kuò)散之間存在雙保護(hù)帶，則應(yīng)用另一修改的間距規(guī)則。將檢查n+/n+擴(kuò)散間距是否比第三最小間距X3大。
5.如果這在工藝中有效，則將n+阱放置在n+擴(kuò)散下面。
該工具或方法能夠識(shí)別如圖5所示的單個(gè)保護(hù)帶和如圖6所示的雙保護(hù)帶。以下將描述二者。該方法識(shí)別此二者以檢查上述的規(guī)則。
將單個(gè)保護(hù)帶或保護(hù)環(huán)定義為擴(kuò)散條，該擴(kuò)散條具有連接基板的電源電壓例如VSS的基板的摻雜極性。
將雙保護(hù)帶定義為擴(kuò)散SD1條和平行的擴(kuò)散SD2條，擴(kuò)散SD1條具有連接基板的電源電壓例如VSS的基板的摻雜極性，平行擴(kuò)散SD2條具有與連接在塊中使用的基板的極性相比，連接到相反極性的最大電源的基板的相反極性。
用于熱p+擴(kuò)散的規(guī)則熱p+擴(kuò)散的規(guī)則與上述的熱n+擴(kuò)散的規(guī)則相似。因此根據(jù)本發(fā)明的方法適當(dāng)?shù)毓ぷ鳌?br> 用于電流密度的規(guī)則ESD電流路徑不必超過技術(shù)文件中必須規(guī)定的給定電流密度限制。將要規(guī)定的參數(shù)的清單包括jmi＝金屬層i中的電流密度IC0＝每接觸孔的電流IVIAi＝每通孔i的電流該檢查由兩個(gè)步驟組成。第一，確定流入電路塊中最差情況的ESD電流IESD。第二，ESD電流IESD的所有路徑都必須沿著電源墊。對(duì)于該路徑的每一段，流過該路徑的所有IESD的總和必須增加，且必須檢查電流密度標(biāo)準(zhǔn)。
對(duì)于確定ESD電流IESD，提議了兩種方法或變化。
變化A利用關(guān)系IESD=ΣVESD-VHRseries]]>其中VH＝nMOST快反向(snap-back)時(shí)的吸持電壓Rseries＝和nMOST串聯(lián)的電阻在通常情況下，p溝道MOS晶體管與n溝道MOS晶體管串聯(lián)，可以確定Rseries為Rseries=VESD-VHIpMOST(VD=VESD-VH;VG=VESD)]]>其中VD＝漏電壓VG＝柵電壓對(duì)于最差情況的參數(shù)，將利用晶體管模式確定ESD電流IESD，其意思是最小的薄層電阻和快速晶體管參數(shù)。
避免涉及使用晶體管模式的是第二種方法。
變化B假設(shè)所有nMOST都是快反向并且傳送故障的電流密度限制jfail。
IESD=jfail·ΣallnMOSTfingersWN]]>這當(dāng)然是最差情況的估計(jì)。在一些典型示例上需要檢查在判定需要執(zhí)行哪種方法之前，這兩種方法有多大不同。
“ok層”任選項(xiàng)為了能夠處理困難的預(yù)料不到的情形，該工具能夠提供告訴檢查工具不檢查特定區(qū)的“ok層”任選項(xiàng)。在由ESD專家手動(dòng)檢查后，將該“ok層”放置在布局上。一接觸布局，ESD就自動(dòng)消失了。
具有該選擇項(xiàng)，可以隱藏“好層”具體的芯片區(qū)或結(jié)構(gòu)。
在金屬下面的多邊形角在技術(shù)文件中，可以確定90°角的多邊形硅線是否被允許在熱金屬層1的下面。
電流傳送擴(kuò)散的金屬連接如圖7所示的晶體管的金屬連接必須足夠?qū)?，以避免電壓降超過特定的電壓限制ΔVcrit。該值被存儲(chǔ)在技術(shù)文件中作為參數(shù)。
該工具檢查是否ΔV=Imax·R=jfail,max·Rsq,max·dhead2Whead<ΔVcri]]>其中Whead＝電阻器頭(resistor head)的寬度Rsq，max＝每平方的電阻dhead＝電阻器頭的長度熱擴(kuò)散的圓角圓角示于圖8中。有效線路AL沿著觸點(diǎn)C0進(jìn)行。由技術(shù)文件參數(shù)指定工藝臨界最小尺寸D1、D2和D3。D1是從觸點(diǎn)C0的左側(cè)到有效線路AL的確切的第一距離，D2是從觸點(diǎn)C0的邊緣到有效線路AL的確切的第二距離，且D3是從觸點(diǎn)C0的下側(cè)到有效線路AL的確切的第三距離。最小距離min是在兩個(gè)觸點(diǎn)C0之間的最小距離。
在圖8中，XI是層到同類型的鄰層的最小間距，例如最小n+/n+擴(kuò)散間距。
利用根據(jù)本發(fā)明的方法可以檢查尺寸D1是否比最小尺寸D1大，例如＝2*D1(最小布局規(guī)則)；由工藝給出最小尺寸D1。
尺寸d2是否比最小尺寸D2大，且D2是否比最小尺寸D1大，例如＝3*D2(最小布局規(guī)則)；
由工藝給出最小尺寸D2。
尺寸d3是否比最小尺寸D3大，且D3是否比最小尺寸D1大，例如＝3*D3(最小布局規(guī)則)。
由工藝給出最小尺寸D3。
ESD晶體管布局在電流傳送擴(kuò)散上的如圖9所示的觸點(diǎn)陣列必須具有最小觸點(diǎn)-觸點(diǎn)間距，面對(duì)面地相對(duì)對(duì)方放置以允許最佳的電流，并遵循用于ESD晶體管的其它間距規(guī)則。進(jìn)一步在下面說明ESD間距規(guī)則。
1.SIPROT與漏極觸點(diǎn)的距離＝最小設(shè)計(jì)規(guī)則2.在擴(kuò)散之上重疊的SIPROT＝相關(guān)的工藝3.擴(kuò)散和柵極之間的間距＝相關(guān)的工藝4.柵極長度＝相關(guān)的工藝5.柵極之上重疊的SIPROT＝相關(guān)的工藝6.SIPROT與源極觸點(diǎn)的距離＝最小設(shè)計(jì)規(guī)則環(huán)形結(jié)構(gòu)環(huán)形結(jié)構(gòu)是環(huán)狀的保護(hù)結(jié)構(gòu)。除非發(fā)現(xiàn)處理環(huán)形結(jié)構(gòu)(如ESD保護(hù)器件)的方法是適合的方式，否則這種結(jié)構(gòu)僅通過工具檢測和突出。檢測角的方法是檢查有效上的任何非直的多邊形邊緣。ESD專家手動(dòng)檢查它們并在其之上放置“ok層”。
ESD層對(duì)于特定的工藝必須在技術(shù)文件中定義對(duì)于強(qiáng)的ESD的器件必須應(yīng)用或省略的層和對(duì)應(yīng)的規(guī)則。這種層是ESD注入、SIPROT和LDDPROT。ESD注入對(duì)于增加ESD強(qiáng)度特別重要。SIPROT指的是未硅化的區(qū)域，LDDPROT不是低摻雜的漏區(qū)。
保護(hù)帶將下面的擴(kuò)散作為熱n+擴(kuò)散的保護(hù)帶。對(duì)于熱p+擴(kuò)散，使極性反相。
熱n+擴(kuò)散連接低電位單個(gè)保護(hù)帶p+擴(kuò)散連接VSS第二保護(hù)帶n+/n阱連接VDD熱n+擴(kuò)散連接高電位保護(hù)帶拓?fù)涫居趫D10中。保護(hù)帶GB必須覆蓋并且且甚至與由必須隔開的兩個(gè)熱擴(kuò)散HD1和HD2之間的所有視圖線VL限定的區(qū)域疊加。所要求疊加的最小量Lmax和保護(hù)帶中間隙的允許最大尺寸dmax必須在技術(shù)文件中被指定。
在圖11中，示出了根據(jù)本發(fā)明方法的流程圖。在布局文件開始，例如將指定GDS2文件來檢查工具。將規(guī)則數(shù)目n的計(jì)數(shù)設(shè)定為1，還將焊墊數(shù)目的計(jì)數(shù)設(shè)定為1。值nmax提供規(guī)則數(shù)目的最大值，而值mmax提供焊墊數(shù)目的最大值。現(xiàn)在將檢查對(duì)于焊墊數(shù)目m＝1是否滿足第一規(guī)則。將從技術(shù)文件獲得對(duì)于檢查是必要的工藝特定參數(shù)，而從布局文件中提取幾何值。如果檢查的結(jié)果表明條件不滿足，則生成報(bào)告，警告或故障信息。接下來將增加計(jì)數(shù)m，且對(duì)于焊墊數(shù)m＝2將進(jìn)行相同的程序。在檢查了最后的焊墊后，將增加規(guī)則記數(shù)n，且將檢查是否滿足第二規(guī)則(n＝2)，并再次檢查是否遵守了規(guī)則，否則將生成報(bào)告。每當(dāng)檢查所有的規(guī)則時(shí)都將重復(fù)這些步驟。在規(guī)則檢驗(yàn)器中執(zhí)行哪一個(gè)規(guī)則取決于具體的應(yīng)用。
圖11a詳細(xì)地示出了根據(jù)本發(fā)明的方法的部分流程圖，其示于圖11中，其中第一檢查規(guī)則(例如，規(guī)則數(shù)n＝1)包括以下步驟1.對(duì)于每個(gè)焊墊，識(shí)別連接至該焊墊的擴(kuò)散。值amax提供連接至焊墊的被識(shí)別的擴(kuò)散的數(shù)量。
2.檢查連接至焊墊的每個(gè)擴(kuò)散，從擴(kuò)散數(shù)目a＝1開始，是否滿足在連接至焊墊的擴(kuò)散和鄰接的擴(kuò)散之間的最小間隔。
3.如果不滿足，則生成輸出，尤其是報(bào)告。
4.增加擴(kuò)散數(shù)目a。
5.對(duì)于所有被識(shí)別的擴(kuò)散重復(fù)步驟2至4，直至達(dá)到值amax。
可以使用該規(guī)則來檢查擴(kuò)散周圍的間距，例如與保擴(kuò)帶的間距。
圖11b詳細(xì)地示出了根據(jù)本發(fā)明的方法的部分流程圖，其示于圖11中如用虛線包圍的塊，其中第二檢查規(guī)則例如規(guī)則數(shù)目n＝2。部分B是自圖11a的部分A的替換物。
以下的步驟將被排除1.對(duì)于具有焊墊數(shù)目m的焊墊，將識(shí)別連接至該焊墊的熱節(jié)點(diǎn)。如果不存在熱節(jié)點(diǎn)，則將增加焊墊數(shù)，且對(duì)于具有焊墊數(shù)m＝m+1的焊墊，將識(shí)別連接至該焊墊的熱節(jié)點(diǎn)。
2.將從布局文件提取幾何數(shù)據(jù)，這表示將焊墊連接至熱節(jié)點(diǎn)的金屬連接的寬度和長度。
3.根據(jù)可以從技術(shù)文件獲得的寬度、長度和工藝特定值，將計(jì)算出串聯(lián)電阻Rseries和ESD電壓。
4.其后將檢查計(jì)算的ESD電壓是否大于從技術(shù)文件中得到的最小的ESD電壓。
5.如果不大于最小的ESD電壓，則將產(chǎn)生輸出。
6.對(duì)于那些將被識(shí)別的熱節(jié)點(diǎn)連接至焊墊的金屬連接將重復(fù)步驟1至5。
可以使用該規(guī)則用于檢查熱nMOS晶體管的ESD強(qiáng)度。
利用根據(jù)本發(fā)明的方法，能夠檢測以下?lián)p傷。然而，以下的列表僅用于解釋，本發(fā)明不限制于該實(shí)例。
這里分析ESD問題的一些布局，目的是示出根據(jù)本發(fā)明如何處理它們的ESD檢查規(guī)則。
例1在nMOST中，模擬電路緩沖器由于損傷而出現(xiàn)故障。
布局6nMOST指狀物；WNsingle＝22μm12pMOST指狀物；Wptot＝408μm；LN＝0.5μm在該工藝中LNmin為0.5μm。
對(duì)于該工藝的臨界緩沖器因素bcrit＝5緩沖器的數(shù)量b=WptotWNsingle,LNminLP=40822·0,50,5=18>>bcrit=5]]>這顯示出通過根據(jù)本發(fā)明的方法將發(fā)現(xiàn)ESD問題。
例2根據(jù)圖12示出的特別的I/O焊墊-單元，輸出通過軟漏結(jié)損傷引起故障。
參數(shù)VHnMOST=5V,]]>LSIPROT＝5μm，結(jié)果從技術(shù)文件得到Rseries＝6Ω。
步驟1ESD-布局ok->jssb＝10mA/μm步驟2對(duì)于熱nMOST的檢查規(guī)則VESD<jfail·WNsingle·Rseries-VH]]>10V＜10mA/μm*44μm*6Ω+5V＝7.6V
因此，不滿足該規(guī)則。
當(dāng)添加 時(shí)(由布局幾何和多角形電阻器的最小的特定薄層電阻值產(chǎn)生)，產(chǎn)生 VESD<jfail·WNsingle·Rseries-VH]]>10V＜10mA/μm*44μm*20.3Ω+5V＝13.9V滿足ESD規(guī)則。
例3LCD驅(qū)動(dòng)器的電荷泵控制電路中的故障晶體管引起損傷和柵氧化物擊穿。電路示于圖13中。
通過技術(shù)文件給出ESD電壓VESDVESDVSS2=5V]]>VESDVDD=15V]]>而且從技術(shù)文件中可以得到以下的擊穿電壓參數(shù)VBD (這里必須得到最小的漏結(jié)擊穿)。將檢查是否滿足ΔV熱＜VBD。
因?yàn)?0V＜12V為真，所以滿足規(guī)則。
例4示于圖14中的臨界緩沖器結(jié)構(gòu)出現(xiàn)了故障。
在檢查熱n+擴(kuò)散之間的距離后，可以看出該距離太小。從技術(shù)文件中得到該距離的正確參數(shù)。
通過添加打結(jié)單元(tie-off cell)可以處理ESD問題，以避免串聯(lián)-nMOST到VDD的頭連接。其后，上部的nMOST的漏極沒有更多的熱擴(kuò)散。根據(jù)本發(fā)明的工具進(jìn)一步檢查pMOST是否足夠小以保護(hù)串聯(lián)-nMOST(＝緩沖器規(guī)則)。
基于單層或多金屬層模擬和數(shù)字設(shè)計(jì)的布局，本發(fā)明可以用作通用的CMOS、用于CMOS工藝和衍生物的自動(dòng)的ESD規(guī)則檢查工具。它由這樣的檢查工具構(gòu)成，該檢查工具具有要檢查的被執(zhí)行規(guī)則和包含依賴工藝的參數(shù)的技術(shù)文件。對(duì)于不同的工藝?yán)鏑MOS工藝和衍生物，后者可以包括在檢查工具中，并且例如經(jīng)由輸入屏幕被調(diào)節(jié)。
根據(jù)本發(fā)明的檢查工具能夠自動(dòng)地檢查在任意設(shè)計(jì)階段的完全的IC設(shè)計(jì)布局。該設(shè)計(jì)可以是ESD保護(hù)布局、設(shè)計(jì)塊或完全的IC設(shè)計(jì)。而且，可以檢查在接觸面積和從金屬層到金屬層的ESD路徑中的金屬寬度之間的金屬-金屬接觸比。通過警告或其它指示，該檢查工具可以突出所有的規(guī)則違反。
權(quán)利要求
1.一種檢查集成電路的靜電放電強(qiáng)度的方法，包括以下步驟(a)識(shí)別所述集成電路的布局中的焊墊，(b)對(duì)于所述焊墊，識(shí)別連接所述焊墊的任何擴(kuò)散，(c)檢查每個(gè)所述擴(kuò)散是否滿足在所述擴(kuò)散和鄰接擴(kuò)散之間的最小間距，(d)生成輸出或報(bào)告，尤其是如果所述檢查的結(jié)果為負(fù)時(shí)，以及(e)對(duì)于其它被識(shí)別的擴(kuò)散重復(fù)步驟(c)和(d)。
2.根據(jù)權(quán)利要求1的方法，還包括(a)對(duì)于焊墊，識(shí)別連接所述焊墊的任何熱節(jié)點(diǎn)，(b)從布局中提取連接所述焊墊到每個(gè)所述被識(shí)別的熱節(jié)點(diǎn)的導(dǎo)體的寬度和長度，(c)根據(jù)所述導(dǎo)體的寬度和長度以及具體的工藝值計(jì)算出ESD電壓，(d)檢查所述計(jì)算出的ESD電壓是否大于預(yù)定的最小ESD電壓，(e)生成輸出或報(bào)告，尤其是如果所述的檢查結(jié)果為負(fù)時(shí)，以及(f)對(duì)于連接被識(shí)別的熱節(jié)點(diǎn)到所述焊墊的其它導(dǎo)體重復(fù)步驟(b)至(e)。
3.根據(jù)權(quán)利要求2的方法，其中選擇預(yù)定的最小ESD電壓為jfail*W*R-VH，其中jfail是故障時(shí)的電流密度，W是晶體管寬度，R是根據(jù)電阻率、寬度和長度計(jì)算出的串聯(lián)電阻，且VH是吸持電壓。
4.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查預(yù)定值是否超過預(yù)定的電值和/或材料特性。
5.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，其中從技術(shù)文件中獲得工藝特定值和/或特性。
6.根據(jù)權(quán)利要求5的方法，其中在兩個(gè)擴(kuò)散之間的最小間距、預(yù)定的最小ESD電壓、故障時(shí)的電流密度、晶體管寬度、電阻率和吸持電壓的值從技術(shù)文件獲得。
7.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查在電路的第一類型晶體管的寬度和第二類型晶體管的寬度之間的比是否小于預(yù)定的或定義的值，至少如果不小，則生成輸出。
8.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查柵極與電源線或焊墊的硬連接，且如果發(fā)現(xiàn)是硬連接，則生成輸出。
9.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查連接熱節(jié)點(diǎn)的預(yù)定類型的擴(kuò)散和預(yù)定執(zhí)行的擴(kuò)散是否保持了在所述類型的兩個(gè)擴(kuò)散之間的最小間距。
10.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查經(jīng)由通向電源墊的路徑的電流密度是否在預(yù)定的限制之內(nèi)。
11.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，其中可以指示集成電路的層以避免檢查該所述層。
12.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查集成電路的結(jié)構(gòu)中的90°角。
13.根據(jù)權(quán)利要求12的方法，其中角被識(shí)別為預(yù)定大小的非直的多邊形邊緣。
14.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查晶體管連接的間距是否滿足預(yù)定的要求。
15.根據(jù)前述任意一項(xiàng)權(quán)利要求的方法，還包括檢查在觸點(diǎn)和預(yù)定層之間的最小間距。
16.一種可裝載到數(shù)字計(jì)算機(jī)的內(nèi)部存儲(chǔ)器中的計(jì)算機(jī)程序產(chǎn)品，包括當(dāng)所述的產(chǎn)品在計(jì)算機(jī)上運(yùn)行時(shí)用于執(zhí)行權(quán)利要求1至15中任一權(quán)利要求的步驟的軟件代碼部分。
17.一種存儲(chǔ)在計(jì)算機(jī)可用介質(zhì)上的計(jì)算機(jī)程序產(chǎn)品，包括用于引起計(jì)算機(jī)識(shí)別所述集成電路布局中的焊墊的計(jì)算機(jī)可讀程序裝置、對(duì)于所述焊墊用于引起計(jì)算機(jī)識(shí)別連接所述焊墊的任何擴(kuò)散的計(jì)算機(jī)可讀程序裝置、用于引起計(jì)算機(jī)檢查對(duì)于所述擴(kuò)散是否滿足在所述擴(kuò)散和鄰接擴(kuò)散之間的最小間距的計(jì)算機(jī)可讀程序裝置、尤其是如果所述檢查的結(jié)果為負(fù)時(shí)用于引起計(jì)算機(jī)生成輸出或報(bào)告的計(jì)算機(jī)可讀程序裝置、以及用于引起計(jì)算機(jī)檢查對(duì)于其它被識(shí)別的擴(kuò)散是否滿足所述最小間距且尤其是如果所述檢查的結(jié)果為負(fù)時(shí)生成輸出或報(bào)告的計(jì)算機(jī)可讀程序裝置。
18.一種存儲(chǔ)在計(jì)算機(jī)可用介質(zhì)上的計(jì)算機(jī)程序產(chǎn)品，包括用于執(zhí)行權(quán)利要求1至15中任一權(quán)利要求的步驟的計(jì)算機(jī)可讀程序裝置。
全文摘要
本發(fā)明是一種在設(shè)計(jì)階段檢查集成電路的靜電放電(ESD)強(qiáng)度的方法和計(jì)算機(jī)程序產(chǎn)品，且主要包括根據(jù)定義一種或多種晶體管幾何和/或電性的和/或材料值的一套規(guī)則檢查集成電路布局、并且生成該檢查的輸出或報(bào)告。該方法可以自動(dòng)地檢查在任意設(shè)計(jì)階段的完全的IC設(shè)計(jì)布局。示范性的設(shè)計(jì)是ESD保護(hù)布局、設(shè)計(jì)塊或完全的IC設(shè)計(jì)。
文檔編號(hào)H01L21/822GK1679033SQ03821103
公開日2005年10月5日 申請日期2003年8月25日 優(yōu)先權(quán)日2002年9月5日
發(fā)明者W·坎珀, Z·姆爾卡里卡, T·凱勒, D·托門, J·C·賴納 申請人:皇家飛利浦電子股份有限公司