專利名稱：用于多電源的標準單元及其相關(guān)技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于多個電源的標準單元以及其相關(guān)技術(shù)。
背景技術(shù)：
在最近幾年，半導體集成電路的不斷增加的速度、集成度和尺寸的導致目前采用使用標準單元庫的布局設(shè)計。另一方面，電路的速度和集成度增加導致功耗的問題。電路的時鐘樹部分獲得大部分功耗，因此需要降低時鐘樹部分的功耗。
如圖1中所示，標準單元庫的標準單元(在下文中有時稱為單元)包括電源線101、接地線102、三極管門103、N阱104、P阱105、P溝道擴散區(qū)106和N溝道擴散區(qū)107。
在兩個單元行被排列在相同方向的情況中，如圖2A中所示，所有電源線101位于上部，所有接地線102位于下部，并且兩個單元行相互分離。在兩個單元行被設(shè)置在相反的方向上，使得電源線101位于中部，并且接地線102位于頂部和底部，如圖2B中所示，另一方面，兩個單元行的N阱104相互接觸。在這種情況中，兩個單元行不需要相互分離，從而可以減小該模塊的面積。
在圖3中所示的時鐘樹中，時鐘信號被從中央的第一時鐘緩沖器202提供到以等間距徑向排列的多個第二時鐘緩沖器203。進一步從第二時鐘緩沖器203同步地在徑向方向上把時鐘信號提供到具有等間距的多個觸發(fā)器201。通過把時鐘樹部分的源電壓減小到低于多晶電路部分的源電壓，可以減小時鐘樹部分的功耗，而不減小電路的工作頻率。
在圖4所示的電路結(jié)構(gòu)中，對于包括第一和第二時鐘緩沖器202、203的時鐘樹部分204的唯一要求是保持時鐘信號的同步性?？紤]到這一點，與提供到包括觸發(fā)器201、201的電路元件串205的電源電勢相比僅僅減小時鐘樹部分204的電壓。按照這種方式，用于整個電路的功耗被減小，并且保持電路元件串205的工作速度。
工作在不同電源電壓的單元的存在導致電源線101和水之間的短路。這需要分離對應(yīng)該電的源電壓的電路元件串205。
但是，在觸發(fā)器和時鐘緩沖器被設(shè)置在該模塊中的不同行的情況中，根據(jù)觸發(fā)器的設(shè)置，觸發(fā)器和時鐘緩沖器之間的距離被加長。結(jié)果，布線延遲增加，從而導致時鐘信號以不同的時序不利地輸入到觸發(fā)器中這樣的問題。
另一個問題是時鐘緩沖器的單元區(qū)域和邏輯電路的單元區(qū)域需要準備相互分離。這導致增加模塊面積的問題。
日本未審查專利公告No.10-284609公開了一種技術(shù)，其中在同一串上具有不同工作電壓的多種單元共存的情況中，使用具有不同電源電壓的多種電源線。
在圖5中，在偶數(shù)行和奇數(shù)行中的單元被暫時在相反方向排列，使得相鄰行的N阱同時相互接觸。即使在用于單個電源的標準單元Un(在下文中被稱為單電源單元)和用于多個電源的標準單元CP(在下文中被稱為多電源單元)在垂直方向上相鄰放置的情況中，單電源單元Un1的N阱與多電源單元Cp的N阱相接觸。但是，考慮到施加在單電源單元Un的N阱上的電勢與施加在多電源單元Cp的N阱上的電勢不同，多電源單元Cp的N阱的電流和電勢發(fā)生改變。結(jié)果，電源電壓不同于基片電壓，從而晶體管的閾值電壓以及其工作速度發(fā)生改變。為了避免這種不利情況，在上行的單元以及在下行的單元需要相互之間間隔排列。但是，這導致增加模塊面積的問題。
并且，阱是在該單元中的一個獨立實體，并且單元面積如此之小，導致不能夠在微處理中固定大的基片接頭，導致使不能夠獲得足夠的鎖定強度的問題。

發(fā)明內(nèi)容
相應(yīng)地，本發(fā)明的一個主要目的是提供一種用于布置具有多個電源電壓而不增加模塊面積的半導體集成電路的技術(shù)，以及提供一種用于減小時鐘樹部分的功耗的裝置。
從下文的描述中本發(fā)明的其他目的、特點和優(yōu)點將變得更加清楚。
為了解決上述問題，根據(jù)本發(fā)明的第一方面，在此提供一種用于多個電源的標準單元(在下文中稱為多電源單元)，其中包括第一電源線、與第一電源線電絕緣的第二電源線、相對于該單元的邊界的整個外圍間隔排列的N阱、接地線以及沿著該單元的電源線方向(在下文中有時稱為電源線方向)上在兩側(cè)與該邊界相接觸的P阱(圖6)。
利用這種結(jié)構(gòu)，即使在不同電源電壓的標準單元(在下文中稱為單元)被設(shè)置在同一行上的情況中，使用第一電源線和第二電源線可以使不同的電源線相互隔離。另外，即使在單元被設(shè)置為在電源線方向上或者在其正交方向上相鄰的情況中，多個電源單元的N阱可以與相鄰單元的N阱相隔離(圖9)。
根據(jù)本發(fā)明第二方面，第二電源線被形成為沿著該單元的電源線方向與兩個邊界相接觸。
通過這種結(jié)構(gòu)，在多電源單元被相鄰設(shè)置的情況中，第一電源線和該單元的第二電源線可以相互連接，從而形成一系列第一電源線和一系列的第二電源線(圖7)。
根據(jù)本發(fā)明第三方面，N阱電連接到第二電源線，并且P阱電連接到地線。
通過這種結(jié)構(gòu)，第二電源線連接到半導體集成電路的電源點，并且接地線連接到該半導體集成電路的接地點，從而使它可以把源電勢施加到N阱以及把地電勢施加到P阱。
根據(jù)本發(fā)明第四方面，N阱通過布線或接頭電連接到第一電源線或第二電源線。
通過這種結(jié)構(gòu)，在對應(yīng)于該制造處理的后半部分的布線步驟中，施加到在該單元中的N阱電勢可以在第一電源線和第二電源線之間切換。結(jié)果，可以比用于較快制造處理的原始設(shè)計更快地滿足伴隨著大的設(shè)計改變的涉及高速標準或者低速標準的標準改變的需求(圖12)。
根據(jù)本發(fā)明第五方面，多電源單元具有連接到第二電源線的去耦合電容。
通過這種結(jié)構(gòu)，多電源單元的功率噪聲可以由去耦合電容所抑制(圖13)。
根據(jù)本發(fā)明第六實施例，該多電源單元進一步具有第三電源線。
通過這種結(jié)構(gòu)，在布線步驟中施加到多電源單元的N阱的電源線的電勢可以在第一、第二和第三電源線之間切換標準單元(圖18)。
根據(jù)本發(fā)明第七實施例，多電源單元進一步具有沿著該單元的電源線的方向設(shè)置在兩端的第二N阱。
通過這種結(jié)構(gòu)，多電源單元的第二N阱與用于與該多電源單元相鄰的單個電源(在下文中被稱為單電源單元)的標準單元的N阱相接觸，從而在該單電源單元中的N阱的面積可以增加。并且不同的源電壓的兩個電路可以固定在該單元中(圖14、15)。
根據(jù)本發(fā)明第八方面，第二N阱與第一電源線電連接。
通過這種結(jié)構(gòu)，可以通過把第一電源線連接到半導體集成電路的電源點而把電源電勢施加到第二阱。
根據(jù)本發(fā)明第九方面，多電源單元進一步具有以相間隔關(guān)系設(shè)置的第三N阱，使得在兩側(cè)上的邊界沿著該單元的電源線。
通過這種結(jié)構(gòu)，多電源單元可以具有不同電源電壓的三個電路。
根據(jù)本發(fā)明第十方面，一種標準單元庫(在下文中被稱為庫)包括第一電源線和與第一電源線電絕緣的第二電源線，以相間隔關(guān)系設(shè)置的N阱，使得在兩側(cè)上的邊界沿著與該單元的電源線相正交的方向，接地線以及被設(shè)置為相互接觸的P阱，使得在兩側(cè)上的邊界沿著該電源線的方向，其中該標準單元庫包括第一單元，其中具有以相間隔關(guān)系設(shè)置的N阱，使得在兩側(cè)上的邊界沿著該單元的電源線的方向，以及第二單元，其中具有相互接觸設(shè)置的N阱，使得一端或另一端或者這兩端沿著該單元的電源線的方向。
通過這種結(jié)構(gòu)，在多電源單元被相鄰設(shè)置的情況中，通過把該多電源單元替換為具有與該邊界相接觸的N阱，該多電源單元的N阱可以被設(shè)置為相互接觸(圖16、17)。
根據(jù)本發(fā)明的第11方面，用于一個標準單元的庫包括與一個單電源單元相組合的一個多電源單元，其中該多電源單元包括第一電源線、與第一電源線電絕緣的第二電源線、以相間隔的方式設(shè)置的N阱，使得該單元邊界的整個外圍、接地線以及P阱被設(shè)置為沿著該電源線的方向與在兩側(cè)上的邊界相接觸。
通過這種結(jié)構(gòu)，多電源單元和單電源單元可以一同用于相同的模塊中，通過使得施加到第一電源線的源電勢與施加了第二電源線的源電勢相區(qū)別，以多個源電壓工作的單元可以共存在相同的電路中(關(guān)于多電源單元的圖6，關(guān)于單電源單元的圖8，以及關(guān)于單元組合的圖9、11)。
根據(jù)本發(fā)明的第12方面，該多電源單元具有一個高度，它是單電源單元的高度的整數(shù)倍。
通過這種結(jié)構(gòu)，與多電源單元具有與單電源單元相同的高度的情況相比，多電源單元的N阱趨于的較大面積能夠得到保證。因此，盡管單電源單元和多電源單元共存在該電路中，也可以容易地對該電路進行布局設(shè)計(圖10、11)。
根據(jù)本發(fā)明第13方面，在電源布線的方法中，一個電源帶狀線使用第一布線層和多電源單元的第二電源線來制備，并且該電源帶狀線使用第二布線層相互連接。
通過這種結(jié)構(gòu)，即使在單電源單元和多電源單元都存在于相同的行中，第二電源線的電源可以通過把多電源單元的第二電源線連接到電源帶狀線而進行布線(圖20)。
根據(jù)本發(fā)明第14方面，在電源布線的方法中，一個電源帶狀線通過使用第一布線層以及多電源單元的第二電源線來制備，并且多個電源帶狀線使用第二布線層相互連接，關(guān)鍵詞是“多個電源帶狀線”。
通過這種結(jié)構(gòu)，即使在單電源單元和多電源單元都存在于相同的行中，第二電源線的電源可以通過把多電源單元的第二電源線連接到多個電源帶狀線而進行布線?？紤]到多電源單元的第二電源線連接到多個電源帶狀線的事實，第二電源線的電源電壓將可以通過減小第二電源線的布線電阻而抑制(圖21)。
根據(jù)本發(fā)明第15方面，在電源布線的方法中，一個電源帶狀線通過使用第一布線層來制備，并且與多個多電源單元的第二電源線相連接的部分布線使用第二布線層連接到電源帶狀線，關(guān)鍵詞是“部分布線”。
通過這種結(jié)構(gòu)，存在于不同的行中的多電源單元的第二電源線可以被形成為單個布線(部分布線)，并且連接到電源帶狀線。因此，第二電源線可以用較少的布線資源來進行布線(圖22)。
根據(jù)本發(fā)明第16方面，在電源布線的方法中，多個電源帶狀線通過使用第一布線層來制備，并且與多個多電源單元的第二電源線相連接的部分布線使用第二布線層連接到多個電源帶狀線，關(guān)鍵詞是“部分布線”。
通過這種結(jié)構(gòu)，存在于不同的行中的多電源單元的第二電源線可以被連接到該電源帶狀線，集中到單個布線(部分布線)中。并且，考慮到第二電源線與多個電源帶狀線相連接的事實，第二電源線的電源電壓降可以通過減小第二電源線的布線電阻而抑制。
根據(jù)本發(fā)明第17方面，在電源布線的方法中，電源帶狀線通過這樣一種方式來設(shè)置，使得在設(shè)置該多電源單元之后，從該電源帶狀線到多電源單元的最短距離不大于預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”以及“最短距離”。
通過這種結(jié)構(gòu)，從電源帶狀線到多電源單元的最短距離可以被控制，使得第二電源線的電壓降可以通過減小第二電源線的布線電阻而抑制(圖23、24)。
根據(jù)本發(fā)明第18方面，在電源布線的方法中，電源帶狀線按照這樣的方式來設(shè)置，使得在設(shè)置該多電源單元之后，從該電源帶狀線到該多電源單元的阻值不大于預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”和“阻值”。
通過這種結(jié)構(gòu)，存從該電源帶狀線到多電源單元的阻值可以被控制，使得第二電源線的電源電壓降可以通過減小第二電源線的布線電阻而抑制(圖23、24)。
根據(jù)本發(fā)明第19方面，在電源布線的方法中，電源帶狀線被通過這樣的方式來設(shè)置，使得在設(shè)置該多電源單元之后，從該電源帶狀線到多電源單元的電源電壓降數(shù)值不大于預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”和“電源電壓降數(shù)值”。
通過這種結(jié)構(gòu)，從電源帶狀線到多電源單元的電源電壓降可以被控制，使得在該第二電源線上的電源電壓降可以被抑制(圖23、24)。
根據(jù)本發(fā)明第20方面，在電源布線的方法中，電源帶狀線被通過這樣的方式來設(shè)置，使得在設(shè)置該電源帶狀線之后，從該電源帶狀線到多電源單元的最短距離不大于一個預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”和“最短距離”。
通過這種結(jié)構(gòu)，從電源帶狀線到多電源單元的最短距離可以被減小，從而第二電源線的電源電壓降可以通過減小第二電源線的布線電阻而抑制(圖25、26)。
根據(jù)本發(fā)明第21方面，在電源布線方法中，電源帶狀線被通過這樣的方式來設(shè)置，使得在設(shè)置該電源帶狀線之后，從該電源帶狀線到多電源單元的阻值不大于預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”和“阻值”。
通過這種結(jié)構(gòu)，從電源帶狀線到多電源單元的阻值可以被控制，使得在該第二電源線上的電源電壓降可以通過減小第二電源線的布線電阻抑制(圖25、26)。
根據(jù)本發(fā)明第22方面，在電源布線方法中，電源帶狀線被通過這樣的方式來設(shè)置，使得在設(shè)置該電源帶狀線之后，從該電源帶狀線到多電源單元的電源電壓降數(shù)值不大于預(yù)定數(shù)值，關(guān)鍵詞是“在設(shè)置該多電源單元之后”和“電源電壓降數(shù)值”。
通過這種結(jié)構(gòu)，從電源帶狀線到多電源單元的電源電壓降數(shù)值可以被控制，從而抑制第二電源線的電源電壓降(圖25、26)。
根據(jù)本發(fā)明第23方面，在該半導體集成電路器件中，多電源單元被用于時鐘樹部分。
通過這種結(jié)構(gòu)，該時鐘樹部分的電源電壓可以通過改變施加到第二電源線的電源電勢而改變(圖27)。
根據(jù)本發(fā)明第24方面，在半導體集成電路器件中，多電源單元被用于時鐘樹部分，該多電源單元被用于時鐘樹部分，并且該多電源單元的第二電源線的電勢被減小到第一電源線的電勢之下。
通過這種結(jié)構(gòu)，該時鐘樹部分的電源電壓可以被改變，從而可以通過減小時鐘樹部分的電源電壓而減小該時鐘樹的能量消耗(圖27)。
根據(jù)本發(fā)明第25方面，在半導體集成電路器件中，該時鐘樹部分被連接到一個鎖存器，并且該時鐘樹部分的最后電路級構(gòu)成一個脈沖產(chǎn)生電路。
通過這種結(jié)構(gòu)，該時鐘樹部分的單元的電源電壓可以被改變，從而該時鐘樹的能量消耗可以通過減小該時鐘樹部分的電源電壓而降低。并且，該模塊的能量消耗作為一個整體可以通過由一個脈沖產(chǎn)生電路和一個鎖存器所構(gòu)成的一個觸發(fā)器進一步減小(圖28)。
根據(jù)本發(fā)明第26方面，在半導體集成電路器件中，多電源單元被用于工作速度不足的電路元件串部分。
通過這種結(jié)構(gòu)，工作速度不足的該電路元件串部分的電源電壓可以通過改變施加到第二電源線的電源電勢而改變。
根據(jù)本發(fā)明第27方面，在半導體集成電路器件中，多電源單元被用于工作速度不足的電路元件串部分，并且該多電源單元的第二電源線的電勢被增加為超過該第一電源線的電勢。
通過這種結(jié)構(gòu)，工作速度不足的該電路元件串部分的電源電壓可以被改變，從而該電路元件串的工作速度可以通過增加該電路元件串的電源電壓而增加(圖32)。
據(jù)本發(fā)明第28方面，在半導體集成電路器件中，多電源單元被用于具有工作速度冗余的電路元件串部分。
通過這種結(jié)構(gòu)，具有工作速度冗余的該電路元件串部分的電源電壓可以通過改變施加到第二電源線的電源電勢而改變。
根據(jù)本發(fā)明第29方面，在半導體集成電路器件中，多電源單元被用于具有工作速度冗余的電路元件串部分，并且該多電源單元的第二電源線的電勢被減小到低于該第一電源線的電勢。
通過這種結(jié)構(gòu)，具有工作速度冗余的該電路元件串部分的電源電壓可以被改變，從而該電路元件串的工作速度可以通過減小該電路元件串的電源電壓而減小。
根據(jù)本發(fā)明第30方面，該半導體集成電路器件包括具有大的峰值電流的第一單元和具有小的峰值電流的第二單元，并且該多電源單元被用作為具有大峰值電流的單元。
通過這種結(jié)構(gòu)，可以抑制由于具有大峰值電流的單元所導致的電源噪聲傳播到具有小的峰值電流的單元。
從下文結(jié)合附圖對本發(fā)明的描述中，上述和其他方面將變得更加清除。


圖1為示出根據(jù)現(xiàn)有技術(shù)的標準單元的電路圖。
圖2A和2B為使用根據(jù)現(xiàn)有技術(shù)的標準單元的方框布局圖。
圖3為示出根據(jù)現(xiàn)有技術(shù)的時鐘樹部分的布局的示意圖。
圖4為根據(jù)現(xiàn)有技術(shù)的電路單元串的電路圖。
圖5示出根據(jù)現(xiàn)有技術(shù)的使用多電源單元和單電源單元的虛擬模塊的布局的示意圖。
圖6為示出根據(jù)本發(fā)明的多電源單元的電路圖。
圖7為示出根據(jù)本發(fā)明的使用多電源單元的方框布局的示意圖。
圖8為示出根據(jù)本發(fā)明的單電源單元的電路圖。
圖9為示出根據(jù)本發(fā)明的使用多電源單元和單電源單元的方框布局的示意圖。
圖10為根據(jù)本發(fā)明的具有雙高度的多電源單元的電路圖。
圖11為示出使用根據(jù)本發(fā)明的多電源單元和單電源單元的方框布局的示意圖。
圖12為示出根據(jù)本發(fā)明的具有可切換電源電勢的多電源單元的電路圖。
圖13為示出根據(jù)本發(fā)明具有去耦合電容器的多電源單元的電路圖。
圖14為示出根據(jù)本發(fā)明的具有第二N阱的多電源單元的電路圖。
圖15為示出根據(jù)本發(fā)明的具有第二N阱的多電源單元的方框布局的示意圖。
圖16為示出根據(jù)本發(fā)明具有與單元邊界相接觸的N阱的多電源單元的電路圖。
圖17為示出根據(jù)本發(fā)明的具有與單元邊界相接觸的N阱的多電源單元的方框布局的示意圖。
圖18為示出根據(jù)本發(fā)明的具有第三電源線的多電源單元的電路圖。
圖19為示出根據(jù)本發(fā)明的具有第三電源線的多電源單元的方框布局的示意圖。
圖20為根據(jù)本發(fā)明的多電源單元的第二電源線的布線圖(No.1)。
圖21為根據(jù)本發(fā)明的多電源單元的第二電源線的布線圖(No.2)。
圖22為根據(jù)本發(fā)明的多電源單元的第二電源線的布線圖(No.3)。
圖23為用于說明根據(jù)本發(fā)明的使用多電源單元抑制電源電壓降的第一種方法的示意圖。
圖24為用于說明根據(jù)本發(fā)明的使用多電源單元抑制電源電壓降的第一種方法的示意圖。
圖25為用于說明根據(jù)本發(fā)明的使用多電源單元抑制電源電壓降的第二種方法的示意圖。
圖26為用于說明根據(jù)本發(fā)明的使用多電源單元抑制電源電壓降的第二種方法的示意圖。
圖27為示出根據(jù)本發(fā)明的包括多電源單元的時鐘樹部分的半導體集成器件的結(jié)構(gòu)的示意圖。
圖28為示出根據(jù)本發(fā)明的包括多電源單元、脈沖產(chǎn)生電路和鎖存器的時鐘樹部分的半導體集成器件的結(jié)構(gòu)的示意圖。
圖29A為示出一種脈沖產(chǎn)生電路的電路圖。
圖29B為示出該脈沖產(chǎn)生電路的工作波形的示意圖。
圖30為示出具有由一個N溝道晶體管所構(gòu)成的電路的鎖存器的示意圖。
圖31為示出根據(jù)本發(fā)明在一個時鐘樹部分中使用多電源單元的方框布局的示意圖。
圖32為示出根據(jù)本發(fā)明在一個電路元件串中使用多電源單元的半導體集成器件的結(jié)構(gòu)的示意圖。
圖33為示出一種多米諾電路(domino circuit)的示意圖。
在所有這些附圖中，相同的部件由相同的參考標號所表示。
具體實施例方式
下面參照

本發(fā)明的優(yōu)選實施例。
圖6中所示用于多個電源的標準單元CP1(在下文中稱為多電源單元Cp1)包括第一電源線401、接地線402、晶體管門403、N阱404、P阱405、P溝道擴散區(qū)406、N溝道擴散區(qū)407和第二電源線408。第一電源線401和第二電源線408相互電絕緣。第二電源線408和N阱404相互電連接，并且接地線402和P阱405也相互電連接。第一電源線401和第二電源線408被設(shè)置在該單元中的不同高度的布線層中。如通過陰影線所強調(diào)，N阱404被設(shè)置為與整個外圍邊界(所有的上、下、左和右邊界)相隔離。P阱405在沿著該單元的電源線方向(沿著電源線方向)與邊界A1、A2相接觸。第一電源線401、第二電源線408和接地線402被形成為與兩個邊界A1、A2相接觸。
如圖7中所示，兩個多電源單元Cp1的相鄰設(shè)置導致每對第一電源線401、接地線402和電源線408相互接觸。因此，形成一系列電源線。
如圖8中所示，單電源單元Un1由電源線501、接地線502、晶體管門503、N阱504、P阱505、P溝道擴散區(qū)506和N溝道擴散區(qū)507所構(gòu)成。電源線501和N阱504相互電連接，并且接地線502和P阱505也相互電連接。N阱504和P阱505沿著該電源線在兩側(cè)上與邊界b1、b2相接觸。電源線501和接地線402被形成為與兩個邊界b1、b2相接觸。
如圖9中所示，在多個單電源單元Un1和一個多電源單元Cp1被設(shè)置在同一個模塊中的情況下，在上行的單電源單元Un1和在下行的單電源單元Un1被設(shè)置在互為相反的方向上，從而在上行和下行中的N阱504相互接觸。
在下行中央的多電源單元Cp1的N阱404被設(shè)置為與該單元的整個外圍邊界(所有上、下、左和右邊界)相隔離，如陰影線所強調(diào)。因此，即使在相鄰單元被設(shè)置為在沿著電源線的方向或在該與其相正交的方向上相互接觸的情況中，多電源單元Cp1的N阱404可以保持與單電源單元Un1的N阱504相隔離。圖9中所示的多電源單元Cp1和N阱因此與左和右單電源單元Un1以及上單電源單元Un1的N阱相隔離。結(jié)果，可以通過使用在上和下行中的單元保持相互接觸，可以減小該模塊的面積。
圖10中所示的多電源單元Cp2，其高度為單電源單元的兩倍，等價于圖6中所示的兩個多電源單元Cp1，其被設(shè)置為在與兩個電源線相正交的相反方向上相互接觸，按照這種方式，N阱404相互接觸。但是，涉及僅僅一個第一電源線401以及僅僅一個第二電源線408。陰影線表示把N阱404與單元邊界相分離的區(qū)域。
結(jié)果，可以增加N阱的面積。具體來說，較大面積的基片接頭可以被固定N阱上，用于增強的鎖定。
如圖11中所示，假設(shè)高度為單電源單元Un1的2倍的多電源單元Cp2被用于相同的模塊中，在上和下行中的單電源單元Un1被設(shè)置在相反的方向上，按照這種方式使得其N阱相互接觸。多電源單元Cp2和單電源單元Un1被設(shè)置為使得多電源單元Cp2的第一電源線401與單電源單元Un1的第一電源線501相接觸，從而形成第一系列電源線601。通過把多電源單元Cp2的接地線402和單電源單元Un1的接地線502設(shè)置為相互接觸，另一方面，形成一系列接地線602。
如陰影線所強調(diào)，多電源單元Cp2的N阱404被設(shè)置為與邊界A1、A2相隔離。多電源單元Cp2的N阱404保持不與相鄰設(shè)置的單電源單元Un1的N阱504相接觸。單電源單元Un1的N阱504與第一電源線401相連接，并且多電源單元Cp2的N阱404連接到第二電源線408。具有不同的電源電勢的這些N阱相互完全電絕緣。
圖12中所示的多電源單元Cp3可以在用于供電的第一電源線401和第二電源線408之間切換。N阱404與第一電源線401便和第二電源線408電絕緣。在布線步驟中，電源連接接頭409被設(shè)置在的第一電源線401和第二電源線408之一上。按照這種方式，N阱404有選擇地與第一電源線401或第二電源線408電連接。結(jié)果，用于多電源單元Cp3的電源可以在第一電源線和第二電源線之間切換。
圖13中所示的多電源單元Cp4包括利用晶體管的柵氧化膜電容的去耦合電容410。去耦合電容410使得接地線402連接到晶體管的源極和漏極，并且第二電源線408連接到在N溝道擴散區(qū)407中的晶體管的柵極。在P溝道擴散區(qū)406中，另一方面，第二電源線408連接到該晶體管的源極和漏極，并且接地線402連接到該晶體管的柵極403。
去耦合電容410可以抑制第二電源線408的電源噪聲。順便提及，可以通過把去耦合電容410設(shè)置為與多電源單元的邏輯電路區(qū)域相分離而保證較大的布線面積。在圖13中，去耦合電容被設(shè)置在上半部分，而邏輯電路在下半部分中。結(jié)果覆蓋上和下部分的電源線不需要被布線在多電源單元Cp4中，從而使它可以保證較大的布線面積。
圖14中所示的多電源單元Cp5包括沿著電源線的方向在兩端上的N阱411。多電源單元Cp5具有3層的晶體管形成區(qū)。與邊界A1、A2相接觸的兩個N阱411被形成在獨立絕緣的中央N阱404的兩側(cè)上。中央N阱404和在兩側(cè)上的N阱411相互電絕緣，如陰影線所強調(diào)的那樣。中央N阱404與第二電源線408相接觸。在兩側(cè)上的N阱411與第一電源線401電連接。因此，多電源單元Cp5中具有不同電源電壓的兩個電路。P阱405覆蓋3個晶體管形成區(qū)。
圖15示出一種情況，其中圖14中的多電源單元Cp5和單電源單元Un1被用于相同的模塊中。單電源單元Un1的N阱504與在多電源單元Cp5的兩側(cè)上的N阱411相接觸，從而單電源單元Un1的N阱504的面積可以被增加以獲得更高的鎖定強度。
盡管未示出，即使在單電源單元Un1被設(shè)置在多電源單元Cp5之間的情況中，可以通過增加單電源單元Un1的N阱504的面積而增加鎖定強度。
并且，在多電源單元Cp2相鄰設(shè)置的情況中，中央N阱404被按照一個單元接著一個單元地隔離，而在相鄰兩側(cè)上相互接觸處于相同的電勢的N阱411可以被形成一個阱。
圖16和17中所示的多電源單元Cp2a對應(yīng)于1種情況，其中圖10中的多電源單元Cp2被形成為與該單元的最右邊界al相接觸。
圖17中所示的多電源單元Cp2b對應(yīng)于一種情況，其中圖10的多電源單元Cp2a的N阱404被形成為與該單元的最左邊界a2相接觸。
如圖17中所示，在多電源單元Cp2a和多電源單元Cp2b被相鄰設(shè)置的情況中，其中N阱404與最右邊界a1相接觸的多電源單元Cp2a被設(shè)置在左側(cè)，N阱404與最右邊界a2相接觸的多電源單元Cp2b被設(shè)置在右側(cè)，從而使得N阱404相互接觸。結(jié)果可以形成單個N阱404，以增加鎖定強度。
盡管未示出，通過按照使得多電源單元Cp2c的N阱404分別與在左和右側(cè)上的邊界A1、A2相接觸這種方式形成而制備多電源單元Cp2c。在圖17中，多電源單元Cp2c被插入在多電源單元Cp2a和多電源單元Cp2b之間。如此插入的多電源單元Cp2c的N阱分別與左和右邊界A1、A2相接觸。因此，多電源單元Cp2c的N阱404與在左側(cè)上的多電源單元Cp2a的N阱404和在右側(cè)上的多電源單元Cp2b的N阱404相接觸。按照這種方式，可以形成單個較大的N阱以增加鎖定強度。
在圖17中，假設(shè)多個多電源單元Cp2c被對齊地插入在左多電源單元Cp2a和右多電源單元Cp2b之間。所有N阱404相接觸，從而形成單個足夠大的N阱，用于進一步增強的鎖定。
另一方面，圖18中所示的多電源單元Cp6除了第一電源線401和第二電源線408之外包括第三電源線412，并且如此形成使得第三電源線412的布線高度不同于第一電源線401和第二電源線408的高度。
N阱404與第一電源線401、第二電源線408和第三電源線412電絕緣。在布線處理中，第一電源線401、第二電源線408和第三電源線412之一通過接頭409與N阱404相連接。結(jié)果，用于多電源單元Cp6的電源可以在三個電源線之間切換。
如圖19中所示，可以使用三個電源。在最左側(cè)的多電源單元Cp6被提供有來自第一電源線401的電能，中央的多電源單元Cp6被提供來自第二電源線408的電能，以及在最右側(cè)的多電源單元Cp6被提供來自第三電源線412的電能。第一電源線401、第二電源線408和第三電源線412具有不同的布線層高度。因此，即使在三個不同電源電壓的單元存在于同一個行中的情況下，也可以連接電源點而沒有任何問題。
與示出N阱404被設(shè)置為與整個外圍邊界相隔離的情況的圖6不同，取代N阱404的是P阱405可以被設(shè)置為與該單元的整個外圍邊界相隔離，并且同時用第二接地線代替第二電源線408導致多個電源。
并且，與圖10中所示的為單電源單元Un1兩倍高度的多電源單元Cp2不同，可以提供具有兩個接地線系統(tǒng)的為單電源單元四倍高度的多電源單元Cp2。多個電源可以被提供給該接地線以及該電源線。
圖20示出在同一行中存在單電源單元Un1和多電源單元Cp2情況的布線例子，并且多電源單元Cp2的第二電源線408用一個方框布局來布線。首先，電源帶狀線601與第一布線層相連接，并且多電源單元Cp2的第二電源線408通過在第二布線層中的電源線602連接到電源帶狀線601。在該連接中，接頭603被設(shè)置在電源帶狀線601和電源線602的重疊點處。第一電源線401通過設(shè)置相互接觸的單元而相互連接。按照這種方式，第一電源線401和第二電源線408可以被布線在一個方框布局中。
上文所述的例子代表連接一個電源帶狀線601的情況。作為一個替換，多個電源帶狀線601可以被準備用于連接。并且，如圖21中所示，兩個電源帶狀線601可以被準備在多電源單元Cp2的兩側(cè)上，并且電源線602可以使用第二布線層從多電源單元Cp2的兩端連接。
圖22示出多個單元行被對齊，并且多個多電源單元Cp2存在于不同行中的情況。首先，電源帶狀線601與第一布線層相連接。并且，多電源單元Cp2的第二電源線408也通過垂直局部線路604相互連接。另一方面，在第二布線層中，電源線602從局部線路604連接到電源帶狀線601，并且一個接頭603被設(shè)置在兩個布線的重疊點處。結(jié)果，即使在多個行的每一個行中存在有多電源單元Cp2的情況下，不需要為每一行連接電源線602。按照這種方式，所需布線資源的數(shù)目被減少。在為每一行連接電源線602的情況中，將需要更多的布線資源，并且在需要在相同的布線區(qū)域中使用信號線和電源線的情況下難以滿足該要求。在最壞的情況中，信號布線將變得不可能實現(xiàn)。通過局部線路604被用于布線的組合的方法可以避免這種不便。
作為另一個替代，準備多個電源帶狀線601，從而每個電源帶狀線601從局部線路604連接。
電源線602的增加的布線長度將增加布線電阻，并且所獲得的電源電壓降將導致該電路的工作速度減小或者發(fā)生故障。下面將參照圖23和24說明避免這種不便并且減小電源電壓的方法。在分布地設(shè)置多個多電源單元Cp2的情況中，在每個多電源單元Cp2的布線長度不大于一個限制數(shù)值的情況下設(shè)置電源帶狀線601。通過按照這種方式保持該布線長度不大于限制數(shù)值，可以抑制電源電壓降。
可以限制布線長度而不是布線電阻，并且可以通過按照這樣一種方式設(shè)置電源帶狀線601使得布線電阻值不大于該限制數(shù)值而控制電源電壓降。另外，可以限制多電源單元Cp2的電源電壓降數(shù)值，并且通過按照這樣一種方式設(shè)置電源帶狀線601使得電源電壓將數(shù)值不高于該限制數(shù)值而控制電源電壓降。順便提及，通過確定用于驅(qū)動多電源單元Cp2的電流值然后通過使用該電流值和在電源帶狀線601和多電源單元Cp2之間的布線阻值而確定電源電壓降數(shù)值。
盡管上述例子表示按照這樣一種方式設(shè)置電源帶狀線601使得在設(shè)置多電源單元Cp2之后多電源單元Cp2的布線長度較短，在連接電源帶狀線601之后，多電源單元Cp2可以交替地設(shè)置在電源帶狀線601附近。
圖25和26示出另一種方法。在電源帶狀線601和多電源單元Cp2之間的布線長度、布線阻值或者電源電壓降數(shù)值被限制。因此，可以通過在不超過該限制數(shù)值的條件下設(shè)置多電源單元Cp2而抑制電源電壓降。
如圖27中所示，第一至第三時鐘緩沖器802至804由在時鐘樹部分中的多電源單元所構(gòu)成，其中從時鐘提供點801輸出的時鐘信號被通過第一至第三時鐘緩沖器802至804分配到觸發(fā)器805。在時鐘緩沖器802至804中的第二電源線的電勢被降低到第一電源線的電勢以下。按照這種方式，時鐘緩沖器802至804的時鐘信號的幅度被減小，從而可以減小時間樹部分的功耗。
圖28示出在圖27中的電路中的第三時鐘緩沖器804被脈沖產(chǎn)生電路806所代替，并且觸發(fā)器805被鎖存器807所代替的一種情況?？梢酝ㄟ^脈沖產(chǎn)生電路和鎖存器實現(xiàn)與觸發(fā)器相等價的功能。通過用鎖存器代替該觸發(fā)器，可以減小電路的功耗。
如圖29A中所示，脈沖產(chǎn)生電路806包括反相器901和2-輸入與門902。與門902被提供一個輸入信號IN以及通過反相器901使輸入信號IN反相的反相信號IN_B。如圖29B所示，輸出信號OUT在輸入信號IN的上升點升高，并且在反相信號IN_B的下降點下降。從時鐘提供點801輸出的時鐘信號通過第一和第二時鐘緩沖器802、803和脈沖產(chǎn)生電路806中繼，從而產(chǎn)生被發(fā)布到鎖存器807的脈沖。時鐘緩沖器802、803和脈沖產(chǎn)生電路806的第二電源線的電勢被減小到低于第一電源線的電勢。按照這種方式，時鐘緩沖器802、803的脈沖信號的幅度和脈沖產(chǎn)生電路806的脈沖信號的幅度可以被減小，從而減小時鐘樹部分的功耗。并且，通過把觸發(fā)器替換為鎖存器可以減小整個電路的功耗。
利用由單電源單元接收多電源單元的輸出信號的電路結(jié)構(gòu)，在單電源單元中的P溝道晶體管不被截止，并且在第二電源線的電勢低于第一電源線的情況中產(chǎn)生泄漏電流。因此，為了避免泄漏電流，可以構(gòu)成單電源單元使得多電源單元的輸出信號由N溝道晶體管所接收(日本未審查專利公開No.6-164331)。如圖30中所示，鎖存器的時鐘信號僅僅由N溝道晶體管所接收。圖30中所示到電路用于圖28中所示的每個鎖存器807可以避免泄漏電流。
在圖31中所示的時鐘樹部分中，時鐘信號被從中央第一時鐘緩沖器803提供到以等間距徑向的設(shè)置的多個脈沖產(chǎn)生電路806。另外，時鐘信號被通過固定提供到以等間距徑向的設(shè)置的多個鎖存器807。在這種情況中，脈沖信號可以被同步的施加到所有鎖存器807。
在圖32中，假設(shè)在第一觸發(fā)器808和第二觸發(fā)器812之間的每個第一至第三電路元件809至811包括單電源單元，其導致工作速度不足?？紤]到這一點，第一至第三電路元件809至811被多電源單元所代替，并且由電勢比第一電源線更高的第二電源線所驅(qū)動。按照這種方式，對于電路元件串的更高工作速度可以增加電路元件809至811的工作速度。
利用單電源單元的輸出信號由多電源單元所接收的電路結(jié)構(gòu)，假設(shè)第二電源線的電勢高于第一電源線的電勢而不能夠使P溝道晶體管截止這樣的事實，從而產(chǎn)生泄漏電流。為了避免泄漏電流，多電源單元被構(gòu)造為使得多電源單元的輸出信號由N溝道晶體管所接收。
N溝道晶體管接收單電源單元的輸出信號的結(jié)構(gòu)由包含如圖33中所示的“與”電路的多米諾電路所實現(xiàn)。盡管時鐘信號CK處于L電平，部分X被充電到H電平。另一方面，假設(shè)時鐘信號CK升高到H電平。在部分A和B處于H電平的情況中，部份x被放電，并且部分Y升高到H電平。另一方面，在部分A或B處于L電平的情況中，即使當時鐘信號CK升高到H電平，部分X的電荷保持為未充電，因此部分Y下降到L電平。
可以通過把多電源單元用于具有工作速度冗余的電路元件串而不是把多電源單元用于工作速度不足的電路元件串以及通過把第二電源線的電勢減小到第一電源線的電勢之下，以減小電路元件串的信號幅度，從而減小電路元件串的功率消耗。
在具有大峰值電流的一個單元以及具有小峰值電流的一個單元被用于相同的模塊中的情況下，具有大峰值電流的單元的功率噪聲被傳送到具有小峰值電流的單元，從而導致工作速度減小以及電路發(fā)生故障。為了避免這種情況，電源電勢被通過使用單電源單元的第一電源線施加到具有小峰值電流的單元。通過這種結(jié)構(gòu)，不同的電源線被用于大峰值電流的單元以及小峰值電流的單元。按照這種方式，具有大峰值電流的單元的功率噪聲可以防止傳播到具有小峰值電流的單元。
上文所述的本發(fā)明的效果將總結(jié)如下。
多電源單元包括第一電源線和第二電源線，并且具有設(shè)置為與單元邊界的整個外圍相隔離N阱。因此，即使在相鄰單元被設(shè)置為沿著與電源線的方向相正交的方向上相互接觸的情況下，多電源單元的N阱可以與相鄰單元的N阱相隔離。結(jié)果，可以設(shè)計具有多個電源電壓的半導體集成電路的布局，而僅僅增加少量的面積。
通過增加多電源單元的高度為單電源單元高度的倍數(shù)，N阱的面積可以增加。并且，由于可以保證更多的基片接頭，因此可以增加鎖定的強度。
另一方面，多電源單元的N阱與第一和第二電源線相絕緣，并且通過布線或接頭連接到第一和第二電源線。結(jié)果，多電源單元的N阱的電勢可以在第一電源線和第二電源線之間切換。
另外，制備一個多電源單元，其中N阱沿著電源線的方向與一個或其他或兩個邊界相接觸。結(jié)果，多個多電源單元可以被與N阱相鄰設(shè)置，保持相互接觸。
并且，形成在第一布線層上的電源帶狀線和多電源單元的第二電源線通過第二布線層相互連接。按照這種方式，多電源單元的第二電源線可以在模塊中連接。
另外，多個多電源單元的第二電源線可以通過部分布線而連接，其接著與電源帶狀線相連接。按照這種方式，第二電源線的布線可以由小的布線資源所構(gòu)成。
并且，多電源單元被按照這樣的方式來設(shè)置使得電源帶狀線和多電源單元之間的最短距離不大于一個限制值。結(jié)果，多電源單元的第二電源線的電源電壓降可以被抑制。
另外，第二電源線的電勢通過使用用于時鐘樹部分的多電源單元而減小，結(jié)果是該時鐘樹部分的功率消耗可以被減小。并且，第二電源線的電勢通過使用在具有不足的工作速度的電路單元串中的多電源單元而增加，從而可以增加電路單元串的工作速度。
并且，第二電源線的電勢使用在具有冗余的工作速度的電路單元串中的多電源單元而減小。結(jié)果該電路單元串的功率消耗可以被減小。
另外，多電源單元被用于具有大的峰值電流的單元，從而不同電源線被用于具有小峰值電流的單元和具有大峰值電流的單元。按照這種方式，具有大峰值電流的單元的功率噪聲被防止傳播到具有小峰值電流的單元中。
權(quán)利要求
1.一種標準單元，其具有用于多電源的可應(yīng)用于半導體集成電路的自動布線的N阱區(qū)和P阱區(qū)，所述標準單元包括第一電源線、與所述第一電源線相絕緣的第二電源線、被設(shè)置為與所述單元的邊界的整個外圍相隔離的N阱、接地線以及被設(shè)置為沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸的P阱。
2.根據(jù)權(quán)利要求1所述的標準單元，其中所述第二電源線被形成為沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸。
3.根據(jù)權(quán)利要求1所述的標準單元，其中所述N阱電連接到所述第二電源線，并且所述P阱電連接到所述接地線。
4.根據(jù)權(quán)利要求1所述的標準單元，其中所述N阱通過所選擇的一個布線或接頭連接到所選擇的一個所述第一電源線和所述第二電源線。
5.根據(jù)權(quán)利要求1所述的標準單元，其中進一步包括連接到所述第二電源線的去耦合電容。
6.根據(jù)權(quán)利要求1所述的標準單元，其中進一步包括第三電源線。
7.根據(jù)權(quán)利要求1所述的標準單元，其中進一步包括第二N阱，其沿著所述電源線的方向設(shè)置在所述標準單元的兩側(cè)上的每一端處。
8.根據(jù)權(quán)利要求7所述的標準單元，其中所述N阱與所述電源線電連接。
9.根據(jù)權(quán)利要求7所述的標準單元，其中進一步包括被設(shè)置為沿著所述標準單元的所述電源線與在兩側(cè)上的邊界相隔離的第三N阱。
10.一種用于標準單元的庫，該標準單元具有用于半導體集成電路的自動布線的N阱區(qū)和P阱區(qū)，所述標準單元包括第一電源線、與所述第一電源線電絕緣的第二電源線、被設(shè)置為在與所述標準單元的所述電源線的方向相正交的方向在兩側(cè)上與該邊界相隔離的N阱、接地線和被設(shè)置為沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸的P阱，其中用于一個標準單元的所述庫包括被設(shè)置為具有沿著所述第一標準單元的所述電源線的方向與在兩側(cè)上的所述邊界相隔離的所述N阱的至少第一單元與具有被設(shè)置為與所選擇的第一端、第二端或所述第一和第二端這兩者沿著所述第二標準單元的所述電源線的方向相接觸的所述N阱的至少第二單元的組合。
11.一種用于標準單元的庫，其具有用于半導體集成電路的自動布線的N阱區(qū)和P阱區(qū)，所述標準單元包括用于多個電源的至少一個標準單元以及用于單個電源的至少一個標準單元的組合，其中用于多個電源的所述標準單元包括第一電源線、與所述第一電源線電絕緣的第二電源線、被設(shè)置為與所述標準單元的邊界的整個外圍相隔離的N阱、接地線以及被設(shè)置為沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸的P阱，以及其中所述用于單個電源的所述標準單元包括第一電源線、被設(shè)置為沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸的N阱、接地線、以及沿著所述標準單元的所述電源線的方向在兩側(cè)上與該邊界相接觸的P阱。
12.根據(jù)權(quán)利要求11所述的庫，其中用于多個電源的所述標準單元具有為用于單個電源的所述標準單元的高度的整數(shù)倍的高度。
13.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中使用第一布線層來制備一個電源帶狀線，以及用于多個電源的所述標準單元的第二電源線和所述電源帶狀線使用第二布線層相互連接。
14.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中使用第一布線層制備多個電源帶狀線，以及用于多個電源的所述標準單元的第二電源線與多個所述電源帶狀線使用第二布線層相互連接。
15.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中使用第一布線層來制備一條電源帶狀線，以及使用第二布線層把與用于多個電源的所述標準單元的所述第二電源線相連接的部分布線連接到所述電源帶狀線。
16.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中使用第一布線層來制備多個電源帶狀線，以及使用第二布線層把與用于多個電源的所述標準單元的所述第二電源線相連接的部分布線連接到多個所述電源帶狀線。
17.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中所述電源帶狀線按照這樣一種方式來設(shè)置，使得在設(shè)置所述標準單元之后，從所述電源帶狀線到用于多個電源的輸出標準單元的最短距離不大于預(yù)定數(shù)值。
18.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中所述電源帶狀線被按照這樣一種方式來設(shè)置，使得在設(shè)置所述標準單元之后，從所述電源帶狀線到用于多個電源的所述標準單元的阻值不大于預(yù)定數(shù)值。
19.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中所述電源帶狀線被按照這樣一種方式來設(shè)置，使得在設(shè)置所述標準單元之后，從所述電源帶狀線到用于多個電源的所述標準單元的電源電壓降不大于預(yù)定數(shù)值。
20.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中用于多個電源的所述標準單元被按照這樣一種方式來設(shè)置，使得在設(shè)置輸出電源帶狀線之后，從所述電源帶狀線到輸出標準單元的最短距離不大于預(yù)定數(shù)值。
21.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中用于多個電源的所述標準單元按照這樣一種方式來設(shè)置，使得在設(shè)置所述電源帶狀線之后，從所述電源帶狀線到所述標準單元的阻值不大于預(yù)定數(shù)值。
22.一種使用根據(jù)權(quán)利要求11所述庫的布線電源的方法，其中用于多個電源的所述標準單元按照這樣一種方式來設(shè)置，使得在設(shè)置所述電源帶狀線之后從所述電源帶狀線到所述標準單元的電源電壓降不大于預(yù)定數(shù)值。
23.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中包括被用作為一個時鐘樹部分的用于多個電源單元的所述標準單元。
24.根據(jù)權(quán)利要求23所述的使用用于一個標準單元的庫的半導體集成器件，其中用于多個電源的所述標準單元的所述第二電源線的電勢被降低到低于所述第一電源線的電勢。
25.根據(jù)權(quán)利要求24所述的使用用于一個標準單元的庫的半導體集成器件，其中所述時鐘樹部分連接到一個鎖存器，并且所述時鐘樹部分的最后電路級構(gòu)成一個脈沖產(chǎn)生電路。
26.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中用于多個電源的所述標準單元被用于工作速度不足的電路單元串。
27.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中用于多個電源的所述標準單元被用于工作速度不足的電路單元串部分，以及其中用于多個電源的所述標準單元的所述第二電源線的電勢被增加到超過所述第一電源線的電勢。
28.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中用于多個電源的所述標準單元被用于具有工作速度冗余的電路單元串部分。
29.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中用于多個電源的所述標準單元被用于具有工作速度冗余的電路單元串部分，以及其中用于多個電源的所述標準單元的所述第二電源線的電勢被減小到低于所述第一電源線的電勢。
30.一種使用根據(jù)權(quán)利要求11所述庫的半導體集成器件，其中包括具有大峰值電流的至少第一標準單元以及具有小峰值電流的至少第二標準單元，其中用于多個電源的所述標準單元被用作為具有大峰值電流的所述第一標準單元。
全文摘要
一種用于多個電源的標準單元包括第一電源線以及與第一電源線電絕緣的第二電源線。一個N阱被設(shè)置為與標準單元的整個外圍邊界相隔離。在該標準單元被設(shè)置為在沿著電源線的方向以及與其正交的方向上相鄰設(shè)置的情況中，根據(jù)情況在用于多個電源的標準單元中的N阱在沿著電源線的方向以及在與其正交的方向上與相鄰標準單元的N阱相絕緣。
文檔編號H01L27/118GK1469465SQ0314942
公開日2004年1月21日 申請日期2003年6月18日 優(yōu)先權(quán)日2002年6月18日
發(fā)明者堤正範, 矢野純一, 木村文浩, 松田正之, 一, 之, 堤正 , 浩 申請人:松下電器產(chǎn)業(yè)株式會社