專利名稱：一種厚膜圖形化絕緣體上的硅材料的制備方法
技術(shù)領(lǐng)域：
本發(fā)明提出了一種厚膜圖形化絕緣體上的硅(SOI)材料的制備方法，為微電子機(jī)械系統(tǒng)(MEMS)和微光電子機(jī)械系統(tǒng)(MOEMS)集成提供襯底材料，屬于微電子技術(shù)領(lǐng)域。
背景技術(shù)：
微電子技術(shù)中的硅集成電路制造工藝是高度集成和高度成熟的工藝。在微電子技術(shù)的帶動(dòng)下，為了與硅集成電路制造工藝相結(jié)合，硅基微機(jī)械加工技術(shù)，硅基集成光學(xué)都得到了飛速發(fā)展，并與硅基微電子技術(shù)相結(jié)合形成了MEMS和MOEMS技術(shù)。在硅襯底上進(jìn)行MOEMS集成一直是人們追求的一個(gè)目標(biāo)。
近年來，隨著超大規(guī)模集成電路(VLSI)工業(yè)的發(fā)展，SOI技術(shù)由于其獨(dú)特的優(yōu)越性顯示出越來越重要的作用。SOI材料除了在低壓低功耗、抗輻照、耐高溫等集成電路中得到廣泛應(yīng)用外，在MEMS和硅基光學(xué)器件中也有重要的應(yīng)用。但是并不是所有器件都可以或適合制造在SOI襯底上，如大功率器件要散熱好和耐高壓，更適合制造在體硅區(qū)域。有些器件或電路在SOI襯底上的制造工藝還不成熟，如射頻電路、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)等，目前也可以暫時(shí)制造在體硅區(qū)域。另外，對(duì)于硅基光學(xué)器件如光波導(dǎo)、光掃描器、光開關(guān)等要制造在SOI襯底上就需要頂層硅的厚度至少在5μm以上。對(duì)于大多數(shù)MEMS器件而言，SOI材料的頂層硅也需要比較厚。為了實(shí)現(xiàn)MEMS和MOEMS集成，充分利用不同類型器件的優(yōu)點(diǎn)，厚膜(＞1μm)圖形化的SOI材料是非常需要的。
目前制備SOI材料的主流技術(shù)主要有兩種硅片鍵合和注氧隔離(J.P.Colinge，Silicon-On-Insulator TechnologyMaterials to VLSI，2nd Edition，BostonKluwer，1997.)。鍵合技術(shù)可以制備掩埋SiO2層(簡(jiǎn)稱埋氧)或頂層硅都很厚的SOI材料。但是硅片鍵合技術(shù)不適合制備圖形化SOI材料，因?yàn)殒I合時(shí)無法精確對(duì)準(zhǔn)，尤其是在深亞微米和納米范圍內(nèi)。同時(shí)鍵合后需要化學(xué)機(jī)械拋光(CMP)減薄，這在工藝上也很復(fù)雜。注氧隔離(SIMOX)技術(shù)是將大束流高能量氧離子直接注入到硅片中，然后進(jìn)行高溫退火產(chǎn)生埋氧層和恢復(fù)頂層硅的質(zhì)量。SIMOX技術(shù)只有離子注入和高溫退火兩個(gè)主要步驟，工藝簡(jiǎn)單，完全和VLSI工藝相兼容。由于注入離子的深度可以通過離子的能量來精確控制，所以頂層硅的厚度非常均勻。SIMOX特別適合于制備圖形化SOI材料，因?yàn)橹灰谒枰捏w硅區(qū)域用足夠厚的掩模完全阻擋注入的氧離子即可。和硅片鍵合工藝相比，體硅和SOI區(qū)域可以通過掩模非常精確地控制，達(dá)到深亞微米甚至納米量級(jí)。但是，SIMOX技術(shù)也有一個(gè)很大的缺點(diǎn)——頂層硅很薄，一般不會(huì)超過400nm(S.Bagchi，S.J.Krause，P.Roitman，Dose dependence of microstructural developmentof buried oxide in oxygen implanted silicon-on-insulator material，Applied Physics Letters，71(15)，1997，pp.2136-2138.)。
鑒于以上兩種方法制備厚膜圖形化SOI材料的不足，于是產(chǎn)生一個(gè)新構(gòu)思在采用SIMOX工藝制備薄膜圖形化SOI材料之后，通過其他工藝，如外延工藝獲得足夠厚度的厚膜圖形化SOI材料，以滿足MEMS和MOEMS集成的需要，從而引出本發(fā)明的目的。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中存在的難點(diǎn)，本發(fā)明提出了一種厚膜圖形化SOI材料的制備方法，其特征在于先采用SIMOX技術(shù)在體硅中注氧隔離形成薄膜圖形化SOI材料；然后采用化學(xué)氣相沉積(CVD)方法繼續(xù)氣相外延生長(zhǎng)方法在襯底的表層形成單晶硅薄膜、鍺硅薄膜或砷化鎵薄膜中的一種；或在外延的鍺硅薄膜上繼續(xù)外延生長(zhǎng)單晶硅以形成應(yīng)變硅的結(jié)構(gòu)；CVD氣相外延層的厚度為0.7～50μm。
本發(fā)明的具體工藝步驟如下(1)在硅襯底上光刻阻擋離子注入的掩模(2)離子注入；(3)高溫退火；(4)CVD外延生長(zhǎng)單晶硅薄膜、鍺硅薄膜或砷化鎵薄膜中的一種。
為了在所需要的體硅區(qū)域?qū)⒆⑷氲难蹼x子完全阻擋住，必須在所需要的體硅區(qū)域覆蓋足夠厚的掩模。由于離子注入時(shí)襯底需要比較高的溫度，并且注入離子的劑量很高，所以不能直接采用光刻膠做掩模。步驟(1)中的掩模可以是SiO2、Si3N4、多晶硅或金屬等硬質(zhì)薄膜，首選的掩模是熱氧化的SiO2薄膜。掩模的厚度應(yīng)該足夠厚，200～800nm厚的掩?？梢韵鄳?yīng)阻擋30～200keV的氧離子。掩模的光刻采用常規(guī)的光學(xué)曝光和反應(yīng)離子刻蝕(RIE)工藝即可。
步驟(2)中的氧離子注入是形成高質(zhì)量圖形化SOI材料的關(guān)鍵。因?yàn)镾IMOX SOI材料的質(zhì)量和注入?yún)?shù)有很大關(guān)系。在注入時(shí)，襯底的溫度、注入離子的劑量和能量是三個(gè)關(guān)鍵的參數(shù)。為了避免表層單晶硅的非晶化和進(jìn)行動(dòng)態(tài)退火，注入時(shí)襯底要保持較高的溫度，一般為400～700℃。氧離子注入的能量為30～200keV，劑量為1.0×1017～2.0×1018cm-2。由于SIMOX圖形化SOI材料是氧離子局部注入，常規(guī)注入的高劑量氧離子在退火過程形成SiO2時(shí)體積會(huì)膨脹2.25倍，因此在SOI和體硅的過渡區(qū)域?qū)a(chǎn)生大量的缺陷，延伸2～3μm；同時(shí)導(dǎo)致硅表面有很大的高度差(S.Bagchi，Y.Yu，M.Mendicino，et al.，Defect analysis of patterned SOI material，IEEEInternational SOI Conference，1999，pp.121-122.)。這種在表層單晶硅中包含大量缺陷和很大高度差的高劑量SIMOX圖形化SOI材料不利于后面CVD外延單晶硅。為了獲得高質(zhì)量的圖形化SOI材料，注入的離子必須是低劑量的。與常規(guī)的高劑量SIMOX不同，低劑量SIMOX材料在注入時(shí)并沒有化學(xué)配比的埋氧形成，只是形成大量的氧沉淀。在退火過程中，注入的氧與硅反應(yīng)生成SiO2，生成的SiO2為了獲得足夠的空間容納膨脹的體積，將大量的硅原子排到硅晶格中形成硅間隙子。由于低劑量注入在注入時(shí)沒有形成埋氧，所以這些硅的間隙子可以很容易地遷移到硅表面，并在表面形成外延層(J.Margail，J.Stoemenos，C.Jaussaud，et al.，Reduced defectdensity in silicon-on-insulator structures formed by oxygenimplantation in two steps，Applied Physics Letters，54(6)，1989，pp.526-528.)。所以，為了獲得低缺陷和表面平整的圖形化SOI材料，需要采用低劑量SIMOX技術(shù)。劑量的降低需要能量也相應(yīng)降低，否則無法形成連續(xù)的埋氧層，劑量與能量有一個(gè)優(yōu)化關(guān)系(M.Chen，X.Wang，J.Chen，etal.，Does-energy match for the formation of high-integrity buriedoxide layers in low-dose separation-by-implantation-of-oxygenmaterials，Applied Physics Letters，80(3)，2002，pp.880-882.)。在離子能量E為30～200keV范圍時(shí)，相應(yīng)的低劑量D范圍是1.5～7.0×1017cm-2，用公式表示為D(1017cm-2)＝(0.035±0.005)×E(keV)。
步驟(2)中注入的離子除O+外還可以是O2+、HO+、H2O+、N+、N2+等含氧或含氮的離子以形成SiO2或Si3N4埋層。
完成離子注入并除去掩模之后，注入的硅片需要進(jìn)行步驟(3)的高溫退火。退火的溫度為1200～1375℃，退火時(shí)間為1～24小時(shí)，退火氣氛為Ar或N2與O2的混合氣體，其中O2的體積含量可以為0.1％～20％。
采用優(yōu)化的低劑量氧離子注入和高溫退火，所獲得的圖形化SOI材料是高質(zhì)量的。具體表現(xiàn)在SOI區(qū)域的埋氧是高度完整的，硅島和針孔的密度很低；體硅與SOI過渡區(qū)小于100nm，缺陷密度低于105cm-2；表面也非常平整，體硅與SOI區(qū)域之間的高度差小于5nm。
CVD硅外延技術(shù)是半導(dǎo)體工業(yè)中非常成熟的工藝，其優(yōu)點(diǎn)是設(shè)備簡(jiǎn)單，外延速度快，外延層單晶質(zhì)量高，可以批量生產(chǎn)。本發(fā)明步驟(4)的工藝就是采用CVD法外延單晶硅，形成足夠厚的圖形化SOI材料以滿足MEMS和MOEMS集成的需要。外延前，圖形化SOI襯底用稀釋的HF溶液除去退火過程中氧化生成的SiO2。將襯底放入外延爐反應(yīng)室后，在1000～1200℃通入H2烘烤0.5～2小時(shí)，可以除去襯底表面的自然氧化層，并改善襯底表面的粗糙度，使表面更加平整(N.Sato，T.Yonehara，Hydrogen annealedsilicon-on-insulator，Applied Physics Letters，65(15)，1994，pp.1924-1926.)。外延生長(zhǎng)時(shí)可以采用SiCl4、SiHCl3、SiH2Cl2或SiH4作為硅源，具體反應(yīng)過程分別如下(1150～1200℃)；(1100～1150℃)；(1050～1100℃)；(1000～1050℃)；優(yōu)選的硅源為SiCl4，因?yàn)檫@是工業(yè)上用得最多和研究得最多的硅源。外延生長(zhǎng)時(shí)可以同時(shí)導(dǎo)入摻雜劑以制備不同類型的外延層(n型、p型或本征)。常用的n型摻雜劑為B2H6，p型摻雜劑為PH3或AsH3。用H2作為稀釋劑與摻雜劑混合，并通過控制流量來調(diào)節(jié)摻雜濃度。外延單晶硅的厚度可以通過沉積速率來控制，沉積速率可以在0.2～1μm/min范圍內(nèi)調(diào)節(jié)。外延層的厚度可以在0.7～50μm范圍內(nèi)任意調(diào)節(jié)。
步驟(4)中的CVD外延工藝是廣義的，所外延的薄膜為單晶硅、鍺硅(SiGe)薄膜、砷化鎵(GaAs)薄膜或它們的多層薄膜。例如，先外延SiGe薄膜，然后在所外延的SiGe薄膜上繼續(xù)外延單晶硅以形成應(yīng)變硅的結(jié)構(gòu)(Device structure and electrical characteristics ofstrained-Si-on-insulator(strained-SOI)MOSFETs，S.Takagi，N.Sugiyama，T.Mizuno，et al.，Materials Science and Engineering B，89，2002，pp.426-434.)。
本發(fā)明的方法是將SIMOX技術(shù)和CVD外延技術(shù)有機(jī)地結(jié)合起來制備厚膜圖形化SOI材料。這種圖形化SOI材料的頂層硅薄膜的厚度可以在1～50μm之間任意調(diào)節(jié)，使器件設(shè)計(jì)和制造工藝有很大的靈活性，非常有利于MEMS和MOEMS集成。


圖1為SIMOX技術(shù)和CVD外延技術(shù)相結(jié)合制備厚膜圖形化SOI材料的工藝步驟示意圖。
(A)為硅片上光刻出掩模后的示意圖；(B)為離子注入的示意圖；(C)為高溫退火后的示意圖；(D)CVD硅外延后的示意圖。
圖中，1為單晶硅襯底；2為阻擋離子注入的掩模3為氧離子；4為注入到硅襯底中的氧或退火后形成的埋氧5為退火后SOI區(qū)域的頂層硅；6為CVD外延層。
具體實(shí)施例方式
下面的具體實(shí)施例有助于理解本發(fā)明的特征和優(yōu)點(diǎn)，但本發(fā)明的實(shí)施決不僅局限于以下實(shí)施例。
實(shí)施例1p型(100)單晶硅片上熱氧化生長(zhǎng)500nm的SiO2薄膜，在所需要的體硅區(qū)域光刻生成掩模以阻擋氧離子的注入。O+的注入能量為160keV，劑量為5.5×1017cm-2，襯底的溫度為680℃。注入后用稀釋的HF溶液漂去SiO2掩模。高溫退火在Ar+0.5％O2的氣氛中進(jìn)行，退火溫度為1300℃，退火5個(gè)小時(shí)。用稀釋的HF溶液漂去退火過程中生成的SiO2并清洗，在桶式外延爐中進(jìn)行單晶硅的外延。外延前用H2在1180℃烘烤1.5小時(shí)。外延時(shí)硅源為SiCl4，外延溫度為1180℃，在0.5μm/min的沉積速率下外延單晶硅，外延層厚度為40μm。
實(shí)施例2具體步驟和條件同實(shí)施例1，不同之處在于外延層的厚度為1μm。
實(shí)施例3具體步驟和條件同實(shí)施例1，不同之處在于注入的離子不是O+，而是N+。
實(shí)施例4具體步驟同實(shí)施例1，不同之處在于外延層不是單晶硅，而是SiGe合金薄膜，厚度為2μm，所用的硅源為SiCl4，鍺源為GeCl4。
實(shí)施例5具體步驟同實(shí)施例4，不同之處在于在所外延的SiGe合金薄膜的上面再外延一層單晶硅，厚度為20nm，形成應(yīng)變硅的結(jié)構(gòu)。
實(shí)施例5具體步驟同實(shí)施例4，不同之處在于在所外延的SiGe合金薄膜的上面再外延一層GaAs薄膜，厚度為200nm。外延時(shí)Ga源和As源可采用Ga/AsCl3/H2體系。
權(quán)利要求
1.一種厚膜圖形化SOI材料的制備方法，先采用SIMOX技術(shù)在體硅中注氧隔離形成薄膜圖形化SOI材料，其特征在于然后利用CVD氣相外延生長(zhǎng)方法在襯底的表層形成單晶硅薄膜、鍺硅薄膜或砷化鎵薄膜中的一種。
2.按權(quán)利要求1所述的厚膜圖形化SOI材料的制備方法，其特征在于在外延的鍺硅薄膜上繼續(xù)外延生長(zhǎng)單晶硅以形成應(yīng)變硅的結(jié)構(gòu)。
3.按權(quán)利要求1所述的厚膜圖形化SOI材料的制備方法，其特征在于CVD氣相外延層的厚度為0.7～50μm。
4.按權(quán)利要求1所述的厚膜圖形化SOI材料的制備方法，其特征在于采用SIMOX技術(shù)在體硅中注氧隔離形成薄膜圖形化SOI材料，具體工藝在于(1)在硅襯底上光刻阻擋離子注入的掩模，掩模為SiO2、Si3N4、多晶硅或金屬薄膜中的一種，其厚度為200～800nm，以阻擋30～200keV的氧離子；(2)注入時(shí)，氧離子的能量為30～200keV，劑量為1.0×1017～2.0×1018cm-2，襯底溫度為400～700℃；(3)高溫退火的溫度為1200～1375℃，退火時(shí)間為1～24小時(shí)，退火氣氛為Ar或N2與O2的混合氣體，其中O2的體積含量可以為0.1％～20％；(4)將襯底放入外延爐反應(yīng)室，在1000～1200℃通入H2烘烤0.5～2小時(shí)；外延硅源為SiCl4、SiHCl3、SiH2Cl2或SiH4中的一種，厚度通過沉積速率控制。
5.按權(quán)利要求4所述的厚膜圖形化SOI材料的制備方法，其特征在于注入離子的能量和劑量通過優(yōu)化來提高SIMOX圖形化SOI材料的質(zhì)量，在離子能量E為30～200keV范圍內(nèi)，相應(yīng)的低劑量D為1.5～7.0×1017cm-2，用公式表示為D(1017cm-2)＝(0.035±0.005)×E(keV)。
6.按權(quán)利要求4所述的厚膜圖形化SOI材料的制備方法，其特征在于注入的離子除O+外還可以是O2+、HO+、H2O+、N+、N2+含氧或含氮的離子中的一種以形成SiO2或Si3N4埋層。
7.按權(quán)利要求4所述的厚膜圖形化SOI材料的制備方法，其特征在于外延沉積速率為0.2～1μm/min，外延硅源為SiCl4。
8.按權(quán)利要求4所述的厚膜圖形化SOI材料的制備方法，其特征在于本發(fā)明所制備的厚膜圖形化SOI材料為MEMS和MOEMS集成提供了襯底材料。
全文摘要
本發(fā)明提出了一種厚膜圖形化SOI材料的制備方法，先采用SIMOX技術(shù)在體硅中注氧隔離形成薄膜圖形化SOI材料，其特征在于然后利用CVD氣相外延方法在襯底表層外延形成單晶硅薄膜、鍺硅薄膜或砷化鎵薄膜中的一種，或在鍺硅薄膜上繼續(xù)外延單晶硅形成應(yīng)變硅的結(jié)構(gòu)。具體工藝步驟包括4步(1)在硅襯底上光刻阻擋離子注入的掩模；(2)離子注入；(3)高溫退火；(4)CVD外延生長(zhǎng)單晶硅薄膜、鍺硅薄膜或砷化鎵薄膜中的一種。外延層厚度通過沉積速率調(diào)節(jié)，其厚度為0.7～50μm。本發(fā)明所制備的厚膜圖形化SOI材料為MEMS和MOEMS集成提供了襯底材料。
文檔編號(hào)H01L21/205GK1514472SQ0314188
公開日2004年7月21日 申請(qǐng)日期2003年7月29日 優(yōu)先權(quán)日2003年7月29日
發(fā)明者董業(yè)民, 程新利, 陳猛, 王曦, 張峰 申請(qǐng)人:上海新傲科技有限公司